專利名稱：基于sopc的led顯示控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及采用FPGA大規(guī)模集成電路實現(xiàn)單芯片SOPC實現(xiàn)LED顯示屏控制系統(tǒng)，特別涉及基于SOPC的LED顯示控制系統(tǒng)。
背景技術(shù)：
傳統(tǒng)的大型LED顯示屏控制系統(tǒng)以單片機(jī)MCU、ARM或PLD為核心控制芯片，以FPGA為核心的LED顯示屏控制系統(tǒng)設(shè)計實現(xiàn)起來比較復(fù)雜，并且需要以高性能的FPGA芯片作為基礎(chǔ)，而以微處理器為核心的LED顯示屏控制系統(tǒng)不夠靈活，在改變LED屏幕顯示尺寸時，需要大幅修改系統(tǒng)設(shè)計，PLD雖在處理速度上有較大提高且能很好地控制多模塊顯示，但其在時序電路描述方面明顯不如FPGA。于是提出了基于FPGA的SPOC的大型LED顯示屏系統(tǒng)設(shè)計方案，該系統(tǒng)中FPGA軟核為主控制單元，又集成掃描控制單元，該方案簡化電路，提高系統(tǒng)的靈活性和可靠性。實踐仿真結(jié)果表明系統(tǒng)顯示內(nèi)容較多，能較好地支持彩色顯 示，降低了功耗，實現(xiàn)了現(xiàn)場實時控制顯示。
發(fā)明內(nèi)容本實用新型的發(fā)明目的是提供一種基于SOPC的LED顯示控制系統(tǒng)，該系統(tǒng)中FPGA軟核為主控制單元，又集成掃描控制單元，該方案簡化電路，提高系統(tǒng)的靈活性和可靠性，系統(tǒng)顯示內(nèi)容較多，能較好地支持彩色顯示，降低了功耗，實現(xiàn)了現(xiàn)場實時控制顯示。為實現(xiàn)上述發(fā)明目的本實用新型是這樣實現(xiàn)的，一種基于SOPC的LED顯示控制系統(tǒng)，它是整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，其特征在于嵌入式處理器是由以太網(wǎng)訪問模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊，時鐘控制模塊以及嵌入式軟核構(gòu)成，所述的太網(wǎng)訪問控制模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊以及時鐘控制模塊均通過處理器本機(jī)總線與嵌入式軟核進(jìn)行信息交換；所述嵌入式軟核又經(jīng)過LMB總線與BRAM進(jìn)行雙向通信。所述的LED顯示通訊模塊是由異步收發(fā)器和外設(shè)輸出IP核GPIO構(gòu)成。所述的時鐘控制模塊是由記時器和時間控制構(gòu)成。所述太網(wǎng)訪問控制模塊是采用以太網(wǎng)媒體訪問控制器的TEMAC的IP核；其接口全部按精簡系統(tǒng)設(shè)計。雙通道內(nèi)存控制模塊采用DDR SDRAM存儲器的進(jìn)行控制的多通道控制器MPMC的IP核。所述的LED顯示通訊模塊的異步收發(fā)器采用的是通用異步收發(fā)器器UART的IP核。所述以太網(wǎng)媒體訪問控制器采用開源的LWIP網(wǎng)絡(luò)協(xié)議棧。對上述方案做進(jìn)一步分析，整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，設(shè)計中的IP核均可使用Xilinx提供的IP核資源。在設(shè)計中，使用到了 Xilinx公司的通用外設(shè)輸入輸出IP核GPI0，用來實現(xiàn)對顯示屏和外設(shè)進(jìn)行控制，還包括用于DDR SDRAM存儲器的進(jìn)行控制的的多通道存儲控制器MPMC的IP核，用于終端數(shù)據(jù)顯示的通用異步收發(fā)器UART的IP核，用于網(wǎng)絡(luò)傳輸功能的以太網(wǎng)媒體訪問控制器的TEMAC的IP核，各個類型的接口全部按照精簡系統(tǒng)類型設(shè)計，降低占用的系統(tǒng)資源，智能掃描模塊根據(jù)各個類型顯示模組的規(guī)則采用FSL加速器模塊和MiCToBlaz連接，操作系統(tǒng)采用實時操作系統(tǒng)Xikernel,網(wǎng)絡(luò)協(xié)議棧采用開源的LWIP網(wǎng)絡(luò)協(xié)議棧。本實用新型的優(yōu)勢在于采用單芯片的方案實現(xiàn)了系統(tǒng)所需要的所有功能，降低了系統(tǒng)的硬件成本和維護(hù)難度，處理器和模塊采用芯片的內(nèi)部總線連接，降低了系統(tǒng)的出錯概率，系統(tǒng)內(nèi)存采用DDR2，提高了處理數(shù)據(jù)的吞吐率和速度。

圖I為本實用新型邏輯電路圖。
具體實施方式一種基于SOPC的LED顯示控制系統(tǒng)，它是整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，設(shè)計中的IP核均可使用Xilinx提供的IP核資源。在設(shè)計中，使用到了 Xilinx公司的通用外設(shè)輸入輸出IP核GPI0，用來實現(xiàn)對顯示屏和外設(shè)進(jìn)行控制，還包括用于DDR SDRAM存儲器的進(jìn)行控制的的多通道存儲控制器MPMC的IP核，用于終端數(shù)據(jù)顯示的通用異步收發(fā)器UART的IP核，用于網(wǎng)絡(luò)傳輸功能的以太網(wǎng)媒體訪問控制器的TEMAC的IP核，各個類型的接口全部按照精簡系統(tǒng)類型設(shè)計，降低占用的系統(tǒng)資源，智能掃描模塊根據(jù)各個類型顯示模組的規(guī)則采用FSL加速器模塊和MicroBlaz連接，操作系統(tǒng)采用實時操作系統(tǒng)Xikernel，網(wǎng)絡(luò)協(xié)議棧采用開源的LWIP網(wǎng)絡(luò)協(xié)議棧。一種基于SOPC的LED顯示控制系統(tǒng)，它是整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，嵌入式處理器是由以太網(wǎng)訪問模塊I ;雙通道內(nèi)存控制模塊2，LED顯示通訊模塊3，時鐘控制模塊4以及嵌入式軟核5構(gòu)成，所述的太網(wǎng)訪問控制模塊I ;雙通道內(nèi)存控制模塊2，LED顯示通訊模塊3以及時鐘控制模塊4均通過處理器本機(jī)總線與嵌入式軟核5進(jìn)行信息交換；所述嵌入式軟核又經(jīng)過LMB總線與BRAM進(jìn)行雙向通信。所述的LED顯示通訊模塊是由異步收發(fā)器和外設(shè)輸出IP核GPIO構(gòu)成。所述的時鐘控制模塊4是由記時器和時間控制構(gòu)成。所述太網(wǎng)訪問控制模塊I是采用以太網(wǎng)媒體訪問控制器的TEMAC的IP核；其接口全部按精簡系統(tǒng)設(shè)計。雙通道內(nèi)存控制模塊2采用DDR SDRAM存儲器的進(jìn)行控制的多通道控制器MPMC的IP核。所述的LED顯示通訊模塊3的異步收發(fā)器采用的是通用異步收發(fā)器器UART的IP核。所述以太網(wǎng)媒體訪問控制器采用開源的LWIP網(wǎng)絡(luò)協(xié)議棧。
權(quán)利要求1.一種基于SOPC的LED顯示控制系統(tǒng)，它是整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，其特征在于嵌入式處理器是由以太網(wǎng)訪問模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊，時鐘控制模塊以及嵌入式軟核構(gòu)成，所述的太網(wǎng)訪問控制模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊以及時鐘控制模塊均通過處理器本機(jī)總線與嵌入式軟核進(jìn)行信息交換；所述嵌入式軟核又經(jīng)過LMB總線與BRAM進(jìn)行雙向通信。
2.根據(jù)權(quán)利要求I所述的基于SOPC的LED顯示控制系統(tǒng)，其特征在于所述的LED顯示通訊模塊是由異步收發(fā)器和外設(shè)輸出IP核GPIO構(gòu)成。
3.根據(jù)權(quán)利要求I所述的基于SOPC的LED顯示控制系統(tǒng)，其特征在于所述的時鐘控制模塊是由記時器和時間控制構(gòu)成。
4.根據(jù)權(quán)利要求I所述的基于SOPC的LED顯示控制系統(tǒng)，其特征在于所述太網(wǎng)訪問控制模塊是采用以太網(wǎng)媒體訪問控制器的TEMAC的IP核；其接口全部按精簡系統(tǒng)設(shè)計。
5.根據(jù)權(quán)利要求I所述的基于SOPC的LED顯示控制系統(tǒng)，其特征在于雙通道內(nèi)存控制模塊采用DDR SDRAM存儲器的進(jìn)行控制的多通道控制器MPMC的IP核。
6.根據(jù)權(quán)利要求2所述的基于SOPC的LED顯示控制系統(tǒng)，其特征在于所述的LED顯示通訊模塊的異步收發(fā)器采用的是通用異步收發(fā)器器UART的IP核。
專利摘要本實用新型涉及基于SOPC的LED顯示控制系統(tǒng)。發(fā)明目的是提供一種基于SOPC的LED顯示控制系統(tǒng)，該系統(tǒng)中FPGA軟核為主控制單元，又集成掃描控制單元，提高系統(tǒng)的靈活性和可靠性，系統(tǒng)顯示內(nèi)容較多，能較好地支持彩色顯示，降低了功耗，實現(xiàn)了現(xiàn)場實時控制顯示。為達(dá)目的它由整個嵌入式處理器內(nèi)部集成了系統(tǒng)各種所需的各種IP核，嵌入式處理器是由以太網(wǎng)訪問模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊，時鐘控制模塊以及嵌入式軟核構(gòu)成，太網(wǎng)訪問控制模塊；雙通道內(nèi)存控制模塊，LED顯示通訊模塊以及時鐘控制模塊均通過處理器本機(jī)總線與嵌入式軟核進(jìn)行信息交換；嵌入式軟核又經(jīng)過LMB總線與BRAM進(jìn)行雙向通信。
文檔編號G09G3/32GK202523371SQ20112050231
公開日2012年11月7日 申請日期2011年12月6日 優(yōu)先權(quán)日2011年12月6日
發(fā)明者栗振 申請人:上海萊視電子科技有限公司