專利名稱：一種像素單元驅動電路和方法、像素單元以及顯示裝置的制作方法
技術領域：
本發(fā)明涉及液晶顯示領域，尤其涉及一種像素單元驅動電路和方法、像素單元以及顯示裝置。
背景技術：
AMOLED (Active Matrix Organic Light Emitting Diode,有源矩陣有機發(fā)光二極體)能夠發(fā)光是由驅動TFT在飽和狀態(tài)時產(chǎn)生的電流所驅動，因為輸入相同的灰階電壓時，不同的臨界電壓會產(chǎn)生不同的驅動電流，造成電流的不一致性。LTPS(低溫多晶硅)制程上Vth (晶體管閾值電壓)的均勻性非常差，同時Vth也有漂移，如此傳統(tǒng)的2T1C像素單元驅動電路亮度均勻性一直很差。傳統(tǒng)的2T1C像素單元驅動電路如圖I所示，電路只含有兩個TFT，Tl用作開關，DTFT用于像素驅動。傳統(tǒng)的2T1C像素單元驅動電路操作也比較簡單，對該2T1C像素單元驅動電路的控制時序圖如圖2所示，當掃描線Scan上的掃描電平Vscan為低時，Tl打開，數(shù)據(jù)線Data上的灰階電壓Vdata對電容C充電，當掃描電平Vscan為高時，Tl關閉，電容C用來保存灰階電壓。由于VDD (驅動電源的高電平輸出端的輸出電壓)較高，因此DTFT處于飽和狀態(tài)，OLED 的驅動電流 I = K (Vsg-1 Vth |)2 = K (VDD-Vdata-1 Vth |)2，Vdata 為數(shù)據(jù)線Data輸出的數(shù)據(jù)電壓，K是一個與晶體管尺寸和載流子遷移率有關的常數(shù)，一旦TFT尺寸和工藝確定，K確定。該2T1C電路的驅動電流公式中包含了 Vth，如前所述，由于LTPS工藝的不成熟，即便是同樣的工藝參數(shù)，制作出來的面板不同位置的TFT的Vth也有較大差異，導致了同一灰階電壓下OLED的驅動電流不一樣，因此該驅動方案下的面板不同位置亮度會有差異，亮度均勻性差。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種像素單元驅動電路和方法、像素單元以及顯示裝置，以提高OLED面板亮度的均勻性。為了達到上述目的，本發(fā)明提供了一種像素單元驅動電路，用于驅動0LED，包括驅動薄膜晶體管、匹配薄膜晶體管、信號清除薄膜晶體管、充電控制單元、驅動控制單元和存儲電容，其中，所述驅動薄膜晶體管，柵極與所述存儲電容的第一端連接并通過所述充電控制單元與所述驅動電源的低電平輸出端連接，源極與驅動電源的低電平輸出端連接，漏極與所述OLED的陰極連接；所述匹配薄膜晶體管，柵極和漏極通過所述充電控制單元與數(shù)據(jù)線連接，源極與所述存儲電容的第二端連接；所述信號清除薄膜晶體管，柵極和漏極與所述存儲電容的第二端連接；所述信號清除薄膜晶體管的源極，與所述匹配薄膜晶體管的柵極和漏極連接，并 通過所述充電控制單元與所述數(shù)據(jù)線連接；
所述存儲電容的第二端通過所述驅動控制單元與所述驅動電源的高電平輸出端連接；所述驅動薄膜晶體管、所述匹配薄膜晶體管和所述信號清除薄膜晶體管是n型TFT。實施時，所述充電控制單元包括第一薄膜晶體管和第二薄膜晶體管，所述驅動控制單元包括第三薄膜晶體管；所述匹配薄膜晶體管的柵極和漏極，以及所述信號消除薄膜晶體管的源極，通過所述第一薄膜晶體管與所述數(shù)據(jù)線連接；所述驅動薄膜晶體管的柵極通過所述第二薄膜晶體管與所述驅動電源的低電平輸出端連接；
所述存儲電容的第二端通過所述第三薄膜晶體管與所述驅動電源的高電平輸出端連接。實施時，所述第一薄膜晶體管、所述第二薄膜晶體管和所述第三薄膜晶體管是n型 TFT ；所述第一薄膜晶體管，柵極與第一控制線連接，漏極與所述數(shù)據(jù)線連接；所述第一薄膜晶體管的源極，分別與所述匹配薄膜晶體管的柵極、漏極以及所述信號消除薄膜晶體管的源極連接；所述第二薄膜晶體管，柵極與所述第一控制線連接，源極與所述驅動電源的低電平輸出端連接，漏極與所述驅動薄膜晶體管的柵極連接；所述第三薄膜晶體管，柵極與第二控制線連接，源極與所述存儲電容的第二端連接，漏極與所述驅動電源的高電平輸出端連接。本發(fā)明還提提供了一種像素單元驅動方法，應用于上述的像素單元驅動電路，所述像素單元驅動方法包括以下步驟信號清除薄膜晶體管開啟，充電控制單元控制存儲電容通過信號清除薄膜晶體管對數(shù)據(jù)線放電，直到所述存儲電容的第二端的電壓降低到使得所述清除薄膜晶體管關閉；匹配薄膜晶體管開啟，所述充電控制單元控制所述數(shù)據(jù)線輸出的數(shù)據(jù)電壓Vdata對所述存儲電容進行充電，直到所述存儲電容的第二端的電壓上升至Vdata-Vthm，其中，Vthm為所述匹配薄膜晶體管的閾值電壓；所述驅動控制單元控制所述存儲電容的第二端的電壓跳變?yōu)閂DD，驅動薄膜晶體管的柵極處于懸空狀態(tài)，以使得所述驅動薄膜晶體管的柵極電壓跳變從而所述驅動薄膜晶體管工作并其柵源電壓補償所述驅動薄膜晶體管的閾值電壓。本發(fā)明還提供了一種像素單元，其特征在于，包括OLED和上述的像素單元驅動電路，所述像素單元驅動電路與所述OLED的陰極連接，所述OLED的陽極與驅動電源的高電平輸出端連接。本發(fā)明還提供了一種顯示裝置，包括上述的像素單元。本發(fā)明還提供了一種像素單元驅動電路，用于驅動0LED，包括驅動薄膜晶體管、匹配薄膜晶體管、信號清除薄膜晶體管、充電控制單元、驅動控制單元和存儲電容，其中，所述驅動薄膜晶體管，柵極與所述存儲電容的第一端連接并通過所述充電控制單元與所述驅動電源的高電平輸出端連接，源極與驅動電源的高電平輸出端連接，漏極與所述OLED的陽極連接；所述匹配薄膜晶體管，柵極和源極通過所述充電控制單元與數(shù)據(jù)線連接，漏極與所述存儲電容的第二端連接；所述信號清除薄膜晶體管，柵極和源極與所述存儲電容的第二端連接；所述信號清除薄膜晶體管的漏極，與所述匹配薄膜晶體管的柵極和源極連接，并通過所述充電控制單元與所述數(shù)據(jù)線連接；所述存儲電容的第二端通過所述驅動控制單元與所述驅動電源的低電平輸出端連接；所述驅動薄膜晶體管、所述匹配薄膜晶體管和所述信號清除薄膜晶體管是p型TFT。
實施時，所述充電控制單元包括第一薄膜晶體管和第二薄膜晶體管，所述驅動控制單元包括第三薄膜晶體管；所述匹配薄膜晶體管的柵極和源極，以及所述信號消除薄膜晶體管的漏極，通過所述第一薄膜晶體管與所述數(shù)據(jù)線連接；所述驅動薄膜晶體管的柵極通過所述第二薄膜晶體管與所述驅動電源的高電平輸出端連接；所述存儲電容的第二端通過所述第三薄膜晶體管與所述驅動電源的低電平輸出端連接。實施時，所述第一薄膜晶體管、所述第二薄膜晶體管和所述第三薄膜晶體管是p型 TFT ；所述第一薄膜晶體管，柵極與第一控制線連接，漏極與所述數(shù)據(jù)線連接；所述第一薄膜晶體管的源極，分別與所述匹配薄膜晶體管的柵極、源極以及所述信號消除薄膜晶體管的漏極連接；所述第二薄膜晶體管，柵極與所述第一控制線連接，源極與所述驅動電源的高電平輸出端連接，漏極與所述驅動薄膜晶體管的柵極連接；所述第三薄膜晶體管，柵極與第二控制線連接，源極與所述存儲電容的第二端連接，漏極與所述驅動電源的低電平輸出端連接。本發(fā)明還提供了一種像素單元，包括OLED和上述的像素單元驅動電路，所述像素單元驅動電路與所述OLED的陽極連接，所述OLED的陰極與驅動電源的低電平輸出端連接。本發(fā)明還提供了一種顯示裝置，包括上述的像素單元。與現(xiàn)有技術相比，本發(fā)明所述的像素單元驅動電路和方法、像素單元以及顯示裝置，利用同一像素內(nèi)兩個相同設計的TFT電性較匹配的原理，補償OLED驅動管的臨界電壓，改善了 OLED面板亮度不均勻性。


圖I是傳統(tǒng)的2T1C像素單元驅動電路的電路圖；圖2是對該傳統(tǒng)的2T1C像素單元驅動電路的控制時序圖；圖3是本發(fā)明第一實施例所述的像素單元驅動電路的電路圖；圖4是本發(fā)明第二實施例所述的像素單元驅動電路的電路圖5是本發(fā)明第三實施例所述的像素單元驅動電路的電路圖；圖6是本發(fā)明第四實施例所述的像素單元驅動電路的電路圖；圖7是本發(fā)明第五實施例所述的像素單元驅動電路的電路圖；圖8是本發(fā)明第六實施例所述的像素單元驅動電路的電路圖；圖9A是本發(fā)明第三實施例所述的像素單元驅動電路工作時在第一時間段的等效電路圖；圖9B是本發(fā)明第三實施例所述的像素單元驅動電路工作時在第二時間段的等效 電路圖；圖9C是本發(fā)明第三實施例所述的像素單元驅動電路工作時在第三時間段的等效電路圖；圖10是本發(fā)明第三實施例所述的像素單元驅動電路在工作時，第一控制信號SI、數(shù)據(jù)線Data輸出的信號以及第二控制信號S2的時序圖；圖11是本發(fā)明第六實施例所述的像素單元驅動電路在工作時，第一控制信號SI、數(shù)據(jù)線Data輸出的信號以及第二控制信號S2的時序圖。
具體實施例方式如圖3所示，本發(fā)明第一實施例所述的像素單元驅動電路，用于驅動0LED，包括驅動薄膜晶體管DTFT、匹配薄膜晶體管MTFT、信號清除薄膜晶體管ETFT、充電控制單元31、驅動控制單元32和存儲電容Cs，其中，所述驅動薄膜晶體管DTFT的柵極，與所述存儲電容Cs的第一端連接，還通過所述充電控制單元31與所述驅動電源的低電平輸出端連接；所述驅動薄膜晶體管DTFT，源極與驅動電源的低電平輸出端連接，漏極與所述OLED的陰極連接；所述匹配薄膜晶體管MTFT，柵極和漏極通過所述充電控制單元31與數(shù)據(jù)線Data連接，源極與所述存儲電容Cs的第二端連接；所述信號清除薄膜晶體管ETFT，柵極和漏極與所述存儲電容Cs的第二端連接；所述信號清除薄膜晶體管ETFT的源極，與所述匹配薄膜晶體管MTFT的柵極和漏極連接，并通過所述充電控制單元31與數(shù)據(jù)線Data連接；所述存儲電容Cs的第二端通過所述驅動控制單元32與所述驅動電源的高電平輸出端連接；所述OLED的陽極與所述驅動電源的高電平輸出端連接；所述驅動薄膜晶體管DTFT、所述匹配薄膜晶體管MTFT和所述信號清除薄膜晶體管ETFT是n型TFT ;所述驅動電源的高電平輸出端的輸出電壓為VDD，所述驅動電源的低電平輸出端的輸出電壓為VSS。如圖4所示，本發(fā)明第二實施例所述的像素單元驅動電路的電路圖。本發(fā)明第二實施例所述的像素單元驅動電路基于本發(fā)明第一實施例所述的像素單元驅動電路。在本發(fā)明第二實施例所述的像素單元驅動電路中，所述充電控制單元31包括第一薄膜晶體管Tl和第二薄膜晶體管T2，所述驅動控制單元32包括第三薄膜晶體管T3 ；所述匹配薄膜晶體管MTFT的柵極和漏極，以及所述信號消除薄膜晶體管ETFT的源極，通過所述第一薄膜晶體管Tl與所述數(shù)據(jù)線Data連接； 所述驅動薄膜晶體管DTFT的柵極通過所述第二薄膜晶體管T2與所述驅動電源的低電平輸出端連接；所述存儲電容Cs的第二端通過所述第三薄膜晶體管T3與所述驅動電源的高電平輸出端連接。如圖5所示，本發(fā)明第三實施例所述的像素單元驅動電路的電路圖。本發(fā)明第三實施例所述的像素單元驅動電路基于本發(fā)明第二實施例所述的像素單元驅動電路。在本發(fā)明第三實施例所述的像素單元驅動電路中，所述第一薄膜晶體管Tl、所述第二薄膜晶體管T2和所述第三薄膜晶體管T3是n型TFT ;所述第一薄膜晶體管Tl,柵極與輸出第一控制信號SI的第一控制線連接,漏極與所述數(shù)據(jù)線Data連接；所述第一薄膜晶體管Tl的源極，分別與所述匹配薄膜晶體管MTFT的柵極、漏極以及所述信號消除薄膜晶體管ETFT的源極連接；所述第二薄膜晶體管T2，柵極與所述第一控制線連接，源極與所述驅動電源的低電平輸出端連接，漏極與所述驅動薄膜晶體管DTFT的柵極連接；所述第三薄膜晶體管T3，柵極與輸出第二控制信號S2的第二控制線連接，源極與 所述存儲電容Cs的第二端連接，漏極與所述驅動電源的高電平輸出端連接。如圖6所示，本發(fā)明第四實施例所述的像素單元驅動電路，用于驅動0LED，包括驅動薄膜晶體管DTFT、匹配薄膜晶體管MTFT、信號清除薄膜晶體管ETFT、充電控制單元61、驅動控制單元62和存儲電容Cs，其中，所述驅動薄膜晶體管DTFT的柵極與所述存儲電容Cs的第一端連接，還通過所述充電控制單元61與所述驅動電源的高電平輸出端連接；所述驅動薄膜晶體管DTFT，源極與驅動電源的高電平輸出端連接，漏極與所述OLED的陽極連接；所述匹配薄膜晶體管MTFT，柵極和源極通過所述充電控制單元61與數(shù)據(jù)線Data連接，漏極與所述存儲電容Cs的第二端連接；所述信號清除薄膜晶體管ETFT，柵極和源極與所述存儲電容Cs的第二端連接；所述信號清除薄膜晶體管ETFT的漏極，與所述匹配薄膜晶體管MTFT的柵極和源極連接，并通過所述充電控制單元61與數(shù)據(jù)線Data連接；所述存儲電容Cs的第二端通過所述驅動控制單元62與所述驅動電源的低電平輸出端連接；所述OLED的陰極與所述驅動電源的低電平輸出端連接；所述驅動薄膜晶體管DTFT、所述匹配薄膜晶體管MTFT和所述信號清除薄膜晶體管ETFT是p型TFT ;所述驅動電源的高電平輸出端的輸出電壓為VDD，所述驅動電源的低電平輸出端的輸出電壓為VSS。如圖7所示，在本發(fā)明第五實施例所述的像素單元驅動電路中，所述充電控制單元61包括第一薄膜晶體管Tl和第二薄膜晶體管T2，所述驅動控制單元62包括第三薄膜晶體管T3 ；
所述匹配薄膜晶體管MTFT的柵極和源極，以及所述信號消除薄膜晶體管ETFT的漏極，通過所述第一薄膜晶體管Tl與所述數(shù)據(jù)線Data連接； 所述驅動薄膜晶體管DTFT的柵極通過所述第二薄膜晶體管T2與所述驅動電源的高電平輸出端連接； 所述存儲電容Cs的第二端通過所述第三薄膜晶體管T3與所述驅動電源的低電平輸出端連接。如圖8所示，在本發(fā)明第六實施例所述的像素單元驅動電路中，所述第一薄膜晶體管Tl、所述第二薄膜晶體管T2和所述第三薄膜晶體管T3是p型TFT ;所述第一薄膜晶體管Tl，柵極與輸出第一控制信號SI的第一控制線連接，漏極與所述數(shù)據(jù)線Data連接；所述第一薄膜晶體管Tl的源極，分別與所述匹配薄膜晶體管MTFT的柵極、源極以及所述信號消除薄膜晶體管ETFT的漏極連接；所述第二薄膜晶體管T2，柵極與所述第一控制線連接，源極與所述驅動電源的高電平輸出端連接，漏極與所述驅動薄膜晶體管DTFT的柵極連接；所述第三薄膜晶體管T3，柵極與輸出第二控制信號S2的第二控制線連接，源極與所述存儲電容Cs的第二端連接，漏極與所述驅動電源的低電平輸出端連接。下面介紹本發(fā)明第三實施例所述的像素單元驅動電路的工作過程圖10是本發(fā)明第三實施例所述的像素單元驅動電路在工作時，第一控制信號SI、數(shù)據(jù)線Data輸出的信號以及第二控制信號S2的時序圖，其中，A、B、C分別指的是第一時間段、第二時間段、第三時間段。如圖10所示，本發(fā)明第三實施例所述的像素單元驅動電路在工作時，在第一時間段，即開始階段，如圖9A所示，T1、T2均開啟，T3為關閉，由于Tl打開，數(shù)據(jù)線Data輸入一個很低的電壓Vdl ;由于ETFT為二極管連接，且舊的訊號電壓遠大于Vdl，因此ETFT開啟。此時由于T2打開，DTFT的柵極被下拉為VSS，DTFT關閉；由于ETFT開啟，存儲電容Cs通過ETFT對數(shù)據(jù)線放電以清除上一幀的訊號，放電直到P點(即與所述存儲電容Cs的第二端連接的節(jié)點)的電位Vp為Vdl+Vthe，此時ETFT關閉；接著在第二時間段，如圖9B所示，T1、T2開啟，T3為關閉。DTFT由于柵極的下拉仍然關閉，處于工作停止狀態(tài)；數(shù)據(jù)線Data輸出的電壓從Vdl跳變?yōu)閂data，由于Vdata遠大于Vdl，因此MTFT開啟，數(shù)據(jù)線Data輸出的數(shù)據(jù)電壓Vdata對存儲電容Cs充電，直到P點電位上升為 Vdata-Vthm, Vc = Vg-Vp = VSS- (Vdata-Vthm)；在第三時間段，如圖9C所示，T1、T2關閉，T3開啟，由于P點電位由Vdata-Vthm跳變至VDD，T2關閉，DTFT的柵極處于懸空狀態(tài)，因此G點(即與DTFT的柵極和存儲電容Cs的第一端連接的節(jié)點)的電位Vg跳變?yōu)閂g = VSS- (Vdata-Vthm) +VDD,此時Vgs = Vg-VSS=VSS-(Vdata-Vthm) +VDD-VSS = VDD-(Vdata-Vthm) ;DTFT 工作，流過 DTFT 的電流 I =K (Vgs-Vthd)2 = K (VDD- (Vdata-Vthm) -Vthd)2 = K (VDD-Vdata)2, (Vthm = Vthd)，OLED 開始發(fā)光，直到下一巾貞;Vthm為MTFT的閾值電壓，Vgs為DTFT的柵源電壓，Vthd為DTFT的閾值電壓，Vthe為ETFT的閾值電壓，Vdata為數(shù)據(jù)電壓，VDD為驅動電源的高電平輸出端的輸出電壓，VSS為驅動電源的低電平輸出端的輸出電壓；
可以發(fā)現(xiàn)流過DTFT的電流I和DTFT的閾值電壓Vth沒有關系了，如此可以改善電流的均勻性，達到亮度的均勻。圖11是本發(fā)明第六實施例所述的像素單元驅動電路在工作時，第一控制信號SI、數(shù)據(jù)線Data輸出的信號以及第二控制信號S2的時序圖，其中，A、B、C分別指的是第一時間段、第二時間段、第三時間段。如圖11所示，本發(fā)明第六實施例所述的像素單元驅動電路在工作時第一時間段，T1、T2開啟，T3關閉，DTFT柵極的電壓被拉到VDD，DTFT關閉，此時數(shù)據(jù)線上的電壓為Vdh，該電壓是比所有Vdata高的電壓，由于ETFT是二極管連接，因此ETFT開啟，P點電位被充電至Vdh-1 Vthe I，然后ETFT關閉。第二時間段，Tl、T2開啟，T3關閉，數(shù)據(jù)線上的電壓從Vdh跳變到Vdata，由于Vdata相比Vdh要低很多，因此MTFT的連接形成一個二極管，MTFT開啟，P點通過MTFT對數(shù)據(jù)線放電，直到P點電位下降到Vdata+1 Vthm |，此時MTFT關閉。 第三時間段，Tl，T2關閉，T3開啟，此時DTFT的柵極處于懸空狀態(tài)，而P點的電位從Vdata+1 Vthm |跳變到VSS，因此G點的電位Vg的電位也跳變?yōu)閂g =VDD+VSS-(Vdata+|Vthm|), DTFT的源極和柵極之間的電壓差值Vsg = VDD-Vg =Vdata+1 Vthm | -VSS,流過 DTFT 的電流 I=K (Vsg-1 Vthd )2 = (Vdata+1 Vthm | -VSS-1 Vthd |)2=(Vdata-VSS)2 ;其中，Vthm = Vthd ；0LED開始發(fā)光,直到下一中貞；其中，Vthm為MTFT的閾值電壓，Vsg為DTFT的源極和柵極之間的電壓差值，Vthd為DTFT的閾值電壓，Vthe為ETFT的閾值電壓，Vdata為數(shù)據(jù)電壓，VDD為驅動電源的高電平輸出端的輸出電壓，VSS為驅動電源的低電平輸出端的輸出電壓。本發(fā)明所述的像素單元驅動電路的最大特點是利用同一像素內(nèi)兩個相同設計的TFT電性較匹配的原理，補償OLED驅動管的臨界電壓(在同一個像素內(nèi)部，兩個相同設計的TFT由于相互的位置非常接近，即使在現(xiàn)有的不成熟的工藝條件下，它們的工藝環(huán)境也非常一致，因此工藝上引起的電性差異非常小，可以視為等同，即匹配薄膜晶體管的閾值電壓Vthm與驅動管DTFT的閾值電壓Vthd相同)。以上說明對本發(fā)明而言只是說明性的，而非限制性的，本領域普通技術人員理解，在不脫離所附權利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本發(fā)明的保護范圍內(nèi)。
權利要求
1.一種像素單元驅動電路，用于驅動OLED，包括驅動薄膜晶體管、匹配薄膜晶體管、信號清除薄膜晶體管、充電控制單元、驅動控制單元和存儲電容，其中， 所述驅動薄膜晶體管，柵極與所述存儲電容的第一端連接并通過所述充電控制單元與所述驅動電源的低電平輸出端連接，源極與驅動電源的低電平輸出端連接，漏極與所述OLED的陰極連接； 所述匹配薄膜晶體管，柵極和漏極通過所述充電控制單元與數(shù)據(jù)線連接，源極與所述存儲電容的第二端連接； 所述信號清除薄膜晶體管，柵極和漏極與所述存儲電容的第二端連接，源極與所述匹配薄膜晶體管的柵極和漏極連接，并通過所述充電控制單元與所述數(shù)據(jù)線連接； 所述存儲電容的第二端通過所述驅動控制單元與所述驅動電源的高電平輸出端連接; 所述驅動薄膜晶體管、所述匹配薄膜晶體管和所述信號清除薄膜晶體管是n型TFT。
2.如權利要求I所述的像素單元驅動電路，其特征在于，所述充電控制單元包括第一薄膜晶體管和第二薄膜晶體管，所述驅動控制單元包括第三薄膜晶體管； 所述匹配薄膜晶體管的柵極和漏極，以及所述信號消除薄膜晶體管的源極，通過所述第一薄膜晶體管與所述數(shù)據(jù)線連接； 所述驅動薄膜晶體管的柵極通過所述第二薄膜晶體管與所述驅動電源的低電平輸出端連接； 所述存儲電容的第二端通過所述第三薄膜晶體管與所述驅動電源的高電平輸出端連接。
3.如權利要求2所述的像素單元驅動電路，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管和所述第三薄膜晶體管是n型TFT ; 所述第一薄膜晶體管，柵極與第一控制線連接，漏極與所述數(shù)據(jù)線連接； 所述第一薄膜晶體管的源極，分別與所述匹配薄膜晶體管的柵極、漏極以及所述信號消除薄膜晶體管的源極連接； 所述第二薄膜晶體管，柵極與所述第一控制線連接，源極與所述驅動電源的低電平輸出端連接，漏極與所述驅動薄膜晶體管的柵極連接； 所述第三薄膜晶體管，柵極與第二控制線連接，源極與所述存儲電容的第二端連接，漏極與所述驅動電源的高電平輸出端連接。
4.一種像素單元驅動方法，應用于如權利要求I所述的像素單元驅動電路，其特征在于，所述像素單元驅動方法包括以下步驟 信號清除薄膜晶體管開啟，充電控制單元控制存儲電容通過信號清除薄膜晶體管對數(shù)據(jù)線放電，直到所述存儲電容的第二端的電壓降低到使得所述清除薄膜晶體管關閉； 匹配薄膜晶體管開啟，所述充電控制單元控制所述數(shù)據(jù)線輸出的數(shù)據(jù)電壓Vdata對所述存儲電容進行充電，直到所述存儲電容的第二端的電壓上升至Vdata-Vthm,其中，Vthm為所述匹配薄膜晶體管的閾值電壓； 所述驅動控制單元控制所述存儲電容的第二端的電壓跳變?yōu)閂DD，驅動薄膜晶體管的柵極處于懸空狀態(tài)，以使得所述驅動薄膜晶體管的柵極電壓跳變從而所述驅動薄膜晶體管工作并其柵源電壓補償所述驅動薄膜晶體管的閾值電壓。
5.一種像素單元，其特征在于，包括OLED和如權利要求I至3中任一權利要求所述的像素單元驅動電路，所述像素單元驅動電路與所述OLED的陰極連接，所述OLED的陽極與驅動電源的高電平輸出端連接。
6.一種顯示裝置，其特征在于，包括如權利要求5所述的像素單元。
7.一種像素單元驅動電路，用于驅動0LED，其特征在于，包括驅動薄膜晶體管、匹配薄膜晶體管、信號清除薄膜晶體管、充電控制單元、驅動控制單元和存儲電容，其中， 所述驅動薄膜晶體管，柵極與所述存儲電容的第一端連接并通過所述充電控制單元與所述驅動電源的高電平輸出端連接，源極與驅動電源的高電平輸出端連接，漏極與所述OLED的陽極連接； 所述匹配薄膜晶體管，柵極和源極通過所述充電控制單元與數(shù)據(jù)線連接，漏極與所述存儲電容的第二端連接； 所述信號清除薄膜晶體管，柵極和源極與所述存儲電容的第二端連接，漏極與所述匹配薄膜晶體管的柵極和源極連接，并通過所述充電控制單元與所述數(shù)據(jù)線連接； 所述存儲電容的第二端通過所述驅動控制單元與所述驅動電源的低電平輸出端連接; 所述驅動薄膜晶體管、所述匹配薄膜晶體管和所述信號清除薄膜晶體管是p型TFT。
8.如權利要求7所述的像素單元驅動電路，其特征在于，所述充電控制單元包括第一薄膜晶體管和第二薄膜晶體管，所述驅動控制單元包括第三薄膜晶體管； 所述匹配薄膜晶體管的柵極和源極，以及所述信號消除薄膜晶體管的漏極，通過所述第一薄膜晶體管與所述數(shù)據(jù)線連接； 所述驅動薄膜晶體管的柵極通過所述第二薄膜晶體管與所述驅動電源的高電平輸出端連接； 所述存儲電容的第二端通過所述第三薄膜晶體管與所述驅動電源的低電平輸出端連接。
9.如權利要求8所述的像素單元驅動電路，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管和所述第三薄膜晶體管是p型TFT ; 所述第一薄膜晶體管，柵極與第一控制線連接，漏極與所述數(shù)據(jù)線連接； 所述第一薄膜晶體管的源極，分別與所述匹配薄膜晶體管的柵極、源極以及所述信號消除薄膜晶體管的漏極連接； 所述第二薄膜晶體管，柵極與所述第一控制線連接，源極與所述驅動電源的高電平輸出端連接，漏極與所述驅動薄膜晶體管的柵極連接； 所述第三薄膜晶體管，柵極與第二控制線連接，源極與所述存儲電容的第二端連接，漏極與所述驅動電源的低電平輸出端連接。
10.一種像素單元，其特征在于，包括OLED和如權利要求7至9中任一權利要求所述的像素單元驅動電路，所述像素單元驅動電路與所述OLED的陽極連接，所述OLED的陰極與驅動電源的低電平輸出端連接。
11.一種顯示裝置，其特征在于，包括如權利要求10所述的像素單元。
全文摘要
本發(fā)明提供了一種像素單元驅動電路和方法、像素單元以及顯示裝置。像素單元驅動電路包括驅動薄膜晶體管、匹配薄膜晶體管、信號清除薄膜晶體管、充電控制單元、驅動控制單元和存儲電容，驅動薄膜晶體管，柵極與存儲電容的第一端連接并通過充電控制單元與驅動電源連接，源極與驅動電源連接，漏極與OLED連接；匹配薄膜晶體管通過充電控制單元與數(shù)據(jù)線連接，源極與存儲電容的第二端連接；信號清除薄膜晶體管與存儲電容的第二端連接；信號清除薄膜晶體管的源極，與匹配薄膜晶體管的柵極和漏極連接，并通過充電控制單元與數(shù)據(jù)線連接。本發(fā)明可以提高OLED面板亮度的均勻性。
文檔編號G09G3/32GK102708792SQ20121004126
公開日2012年10月3日 申請日期2012年2月21日 優(yōu)先權日2012年2月21日
發(fā)明者李天馬, 祁小敬, 青海剛 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司