專利名稱：一種用于計算機(jī)硬件系列課程的實驗裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子計算機(jī)領(lǐng)域，具體而言，涉及ー種用于計算機(jī)硬件系列課程的實
驗裝置。
背景技術(shù)：
目前國內(nèi)的計算機(jī)硬件系列課程實驗主要還是使用分離器件進(jìn)行實驗。其中的運(yùn)算器等部件大多采用現(xiàn)成的功能芯片，造成計算機(jī)硬件系列課程實驗中所使用的模型機(jī)的結(jié)構(gòu)相對固定，因而影響了實驗的靈活性、系統(tǒng)性和開放性。采用現(xiàn)成的功能芯片，使得實驗內(nèi)容不能進(jìn)行調(diào)整，造成實驗主要是以驗證性為主的實驗，難以進(jìn)行更加靈活的設(shè)計型實驗；采用固定結(jié)構(gòu)的實驗裝置造成可以開展的實驗大部分是以驗證性為主的部件實驗，缺少可以體現(xiàn)計算機(jī)整體組成的系統(tǒng)實驗內(nèi)容；同時實驗太依賴于固有芯片，難以進(jìn)行開放式的設(shè)計實驗，使得實驗內(nèi)容無法更接近于教學(xué)內(nèi)容。

發(fā)明內(nèi)容
本發(fā)明要解決的就是如何構(gòu)造ー套完整的、可靈活實現(xiàn)各種有關(guān)計算機(jī)硬件系列課程內(nèi)容的實驗裝置。為此，本發(fā)明提供了一種用于計算機(jī)硬件系列課程的實驗裝置，其包括用于下載實驗需要的硬件代碼和實驗測試程序的下載電路；用于根據(jù)所述硬件代碼配置邏輯功能從而執(zhí)行所述實驗測試程序的實驗核心模塊和擴(kuò)展模塊；通過數(shù)據(jù)總線、地址總線以及讀寫控制線與所述實驗核心模塊相連的存儲器，其用于存儲所述實驗測試程序、所述硬件代碼和數(shù)據(jù)；以及用干與外部進(jìn)行通信的通信接ロ電路，其中，所述實驗核心模塊為現(xiàn)場可編程門陣列元件FPGA，所述擴(kuò)展模塊為復(fù)雜可編程邏輯器件CPLD。根據(jù)本發(fā)明的一個實施例，所述下載電路是通過Jtag線路將所述硬件代碼和所述實驗測試程序下載到所述存儲器中的。在一個實施例中，所述存儲器包括Flash存儲器。采用Flash存儲器可以防止裝置斷電時，不會丟失已下載的程序。在一個實施例中，所述通信接ロ電路包括由所述擴(kuò)展模塊控制的串行通信接ロ電路。通過該串行通信接ロ電路，實驗核心模塊可以同例如外部個人計算機(jī)等設(shè)備進(jìn)行通信。在一個實施例中，所述通信接ロ電路還包括USB轉(zhuǎn)串ロ電路，以便為實驗者提供USB接ロ的選擇。在一個實施例中，所述FPGA是型號為X3C1200E的芯片。此外，所述實驗裝置還包括由下列組成的的實驗用接ロ PS2鍵盤鼠標(biāo)接ロ、視頻圖像陣列VGA顯示接ロ、單色128*64點(diǎn)陣液晶顯示器IXD接ロ或數(shù)碼管電路接ロ，從而保證本實驗裝置可以靈活地應(yīng)用于各種實驗內(nèi)容。在一個實施例中，所述實驗裝置還包括通過數(shù)據(jù)線連接在所述實驗核心模塊上的撥碼電路。通過該撥碼電路，實驗者可以根據(jù)課程內(nèi)容需要，人工輸入數(shù)據(jù)以完成實驗。
在一個實施例中，所述實驗裝置還包括連接在總線上以觀察所述實驗核心模塊的總線數(shù)據(jù)的指示電路。通過該指示電路，實驗者可以很直接地觀察到總線上的數(shù)據(jù)狀態(tài)變化，有利于實驗程序的調(diào)試。縱上所述，本發(fā)明具有以下有益效果(I)本發(fā)明的實驗裝置采用FPGA作為實驗核心模塊，采用CPLD作為擴(kuò)展模塊，可以根據(jù)實驗內(nèi)容很靈活地進(jìn)行配置，通過下載不同的硬件代碼就可完成不同的邏輯功能，因此實驗內(nèi)容豐富，不僅可以實現(xiàn)部件實驗，也可進(jìn)行關(guān)于計算機(jī)硬件系列組成的系統(tǒng)性實驗；(2)本發(fā)明的實驗裝置提供了多種接ロ電路，方便實驗者以根據(jù)需要靈活地采用不同的方式進(jìn)行實驗數(shù)據(jù)的輸入和實驗結(jié)果的觀察，從而使得實驗更貼近教學(xué)內(nèi)容。本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。


附圖用來提供對本發(fā)明的進(jìn)ー步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實 施例共同用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中圖I是根據(jù)本發(fā)明的用于計算機(jī)硬件系列課程的實驗裝置的結(jié)構(gòu)框圖；圖2A — 2K是構(gòu)成本發(fā)明的實驗裝置的各個模塊的電路原理圖。
具體實施例方式以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。如圖I所示，其中顯示了一種用于計算機(jī)硬件系列課程的實驗裝置100的結(jié)構(gòu)框圖。該實驗裝置100包括實驗核心模塊101、擴(kuò)展模塊102、SRAM存儲器103和104、FLASH存儲器105、通信接ロ電路(包括USB轉(zhuǎn)串ロ電路110和串行通信接ロ 106)、下載電路109以及各類實驗用接ロ 112。其中實驗核心模塊101采用現(xiàn)場可編程門陣列元件FPGA，由實驗者寫入代碼、進(jìn)行實驗;擴(kuò)展模塊102，用于串行通信控制，并提供擴(kuò)展功能；SRAM存儲器103和104，分別為基本內(nèi)存和擴(kuò)展內(nèi)存，二者具有獨(dú)立的數(shù)據(jù)總線和地址總線，可以用來分別存儲實驗測試程序以及數(shù)據(jù)，也可以統(tǒng)ー編址存儲測試程序和數(shù)據(jù)；串行通信接ロ 106，用于與個人計算機(jī)等進(jìn)行通信；USB轉(zhuǎn)串ロ電路110，將實驗核心模塊的串行ロ轉(zhuǎn)換為USB接ロ；Flash存儲器105，存儲實驗核心模塊所需的程序和數(shù)據(jù)；下載電路109，用于通過JTAG方式配置實驗核心模塊和擴(kuò)展模塊；各類實驗用接ロ 112，用于輔助進(jìn)行各種硬件實驗。此外，如圖I所示，實驗裝置100還包括用于向數(shù)據(jù)總線撥入數(shù)據(jù)的撥碼電路108和用于觀察總線數(shù)據(jù)的指示電路107。上述實驗核心模塊101通過基本數(shù)據(jù)總線、基本地址線、基本內(nèi)存讀寫線、擴(kuò)展信號線和擴(kuò)展模塊102相連，通過基本數(shù)據(jù)總線、基本地址線、基本內(nèi)存讀寫線和基本存儲器103相連，通過擴(kuò)展數(shù)據(jù)總線、擴(kuò)展地址線、擴(kuò)展內(nèi)存讀寫線和擴(kuò)展存儲器104相連，通過基本數(shù)據(jù)總線和撥碼電路108相連，通過基本數(shù)據(jù)總線、基本地址線、基本內(nèi)存讀寫線和指示電路107相連，通過Flash數(shù)據(jù)線、Flash地址線、Flash控制線和Flash存儲器105相連；上述擴(kuò)展模塊102與串行通信接ロ 106相連；上述各類實驗用接ロ 112直接與實驗核心模塊101相連；上述USB轉(zhuǎn)串ロ電路110直接與實驗核心模塊101相連；上述下載電路109通過Jtag線與實驗核心模塊101和擴(kuò)展模塊102相連。設(shè)計使用了如下的實驗流程一、部件實驗SlOl實驗者通過下載電路109將實驗需要的硬件代碼配置到實驗核心模塊101·中；S102根據(jù)需要通過撥碼電路108將實驗數(shù)據(jù)發(fā)送給實驗核心模塊101 ；S103實驗者通過觀察指示電路107或者各類實驗用接ロ 112就能夠進(jìn)行實驗操作。ニ、計算機(jī)模型機(jī)實驗，即系統(tǒng)實驗S104實驗者將RS232通信控制程序通過下載電路109配置到擴(kuò)展模塊102中；S105通過RS232通信接ロ 106、擴(kuò)展模塊102和實驗核心模塊101將實驗測試程序及實驗數(shù)據(jù)下載到Flash存儲器105中；S106接著通過下載電路109將實驗需要的硬件代碼配置到實驗核心模塊101中；S107實驗核心模塊101根據(jù)所配置的硬件代碼將FLASH存儲器105中的實驗測試程序及實驗數(shù)據(jù)根據(jù)需要分別下載到SRAM存儲器103和104中；S108實驗核心模塊101就能夠從SRAM存儲器103和104中讀出實驗測試程序及實驗數(shù)據(jù)并運(yùn)行；S109運(yùn)行結(jié)果會寫入SRAM存儲器103和104中、顯示到指示電路107以及通過串行通信接ロ 106、擴(kuò)展模塊102發(fā)送給個人計算機(jī)通信程序111，如果程序能夠正確運(yùn)行則表示實驗成功。下面結(jié)合附圖2，詳細(xì)介紹本發(fā)明的一個實施例。在圖I中顯示了實驗裝置100還與個人計算機(jī)通信程序111進(jìn)行通信。個人計算機(jī)通信程序111主要分為界面模塊、下載模塊和通信模塊等部分。界面模塊接受用戶的選擇將實驗內(nèi)容通過通信模塊下載到實驗裝置100上，通過通信模塊獲取實驗裝置100上的內(nèi)存內(nèi)容顯示在界面模塊。計算機(jī)通信程序111能夠通過串行通信接ロ 106、擴(kuò)展模塊102與實驗核心模塊101進(jìn)行通信。串行通信接ロ 106負(fù)責(zé)個人計算機(jī)通信程序111通與實驗核心模塊101之間的數(shù)
據(jù)通信。擴(kuò)展模塊102主要負(fù)責(zé)RS232通信控制，并為實驗裝置100提供擴(kuò)展功能。在本實施例中，擴(kuò)展模塊102是一片CPLD，實驗者可以根據(jù)需要將其配置為各種功能模塊。在進(jìn)行組成原理模型機(jī)設(shè)計的實驗中，它被配置成串行通信控制模塊。通過該模塊，串行通信接ロ 106才能正常工作，從而使實驗核心模塊101與外部進(jìn)行串行通信。擴(kuò)展模塊102同時還可以被配置成其他類型的模塊，比如完成電平的轉(zhuǎn)換、擴(kuò)展實驗的支持等。SRAM存儲器103和104分別為基本存儲器和擴(kuò)展存儲器。這兩個存儲器都是靜態(tài)存儲器，有獨(dú)立的地址線、數(shù)據(jù)線和控制線。它們可以分別用來作為指令存儲器和數(shù)據(jù)存儲器，也可以統(tǒng)ー編址當(dāng)做同一塊內(nèi)存來使用。指示電路107用于顯示基本數(shù)據(jù)線、基本地址線和基本內(nèi)存讀寫線上的數(shù)據(jù)，讓實驗者了解目前基本信號線的內(nèi)容，方便進(jìn)行實驗。本實驗裝置100還包括了 Flash存儲器105。當(dāng)在進(jìn)行計算機(jī)組成原理模型機(jī)設(shè)計實驗吋，由于SRAM存儲器103和104的內(nèi)容斷電后不能保存，因此需要一個非易失的存儲器來保存啟動程序、測試程序以及數(shù)據(jù)等。當(dāng)實驗裝置斷電時Flash存儲器中的內(nèi)容并不會丟失，當(dāng)實驗裝置100上電時，實驗核心模塊101需要將實驗程序數(shù)據(jù)等從Flash存儲器105中讀出并寫入SRAM存儲器103和104中，并開始執(zhí)行代碼。
撥碼電路108 —方面對于需要手撥開關(guān)的部件實驗，形成手撥開關(guān)與實驗核心模塊101的連接，進(jìn)行實驗。在系統(tǒng)實驗中，當(dāng)需要手動撥入總線數(shù)據(jù)的時候，由實驗核心模塊101控制撥碼電路108的數(shù)據(jù)三態(tài)狀態(tài)，使SRAM存儲器103不可用，同時控制自身在基本數(shù)據(jù)總線上讀取到手撥開關(guān)的輸入數(shù)據(jù)。下載電路109采用JTAG下載模式。實驗者只要將JTAG下載線連接到實驗裝置100上就可以對實驗核心模塊101和擴(kuò)展模塊102進(jìn)行配置。 USB轉(zhuǎn)串ロ電路110用于將實驗核心模塊101的串行ロ轉(zhuǎn)換為USB接ロ，它為實驗核心模塊101提供了另外ー種通信連接方式。各類實驗用接ロ 112包括PS2、VGA、單色128*64點(diǎn)陣IXD以及串ロ、數(shù)碼管等。各類實驗接ロ 112直接或間接與實驗核心模塊101連接。需要使用時，在實驗核心模塊101中添加相應(yīng)的模塊即可使用。在圖2的具體電路實現(xiàn)中實驗核心模塊101即為XC1(參看圖2A和2B)，由一片F(xiàn)PGA構(gòu)成，型號為X3C1200E，有320個管腳，除了電源、地外對外形成了如下的接ロ信號
權(quán)利要求
1.一種用于計算機(jī)硬件系列課程的實驗裝置，包括 用于下載實驗需要的硬件代碼和實驗測試程序的下載電路(109); 用于根據(jù)所述硬件代碼配置邏輯功能從而執(zhí)行所述實驗測試程序的實驗核心模塊(101)和擴(kuò)展模塊(102)； 通過數(shù)據(jù)總線、地址總線以及讀寫控制線與所述實驗核心模塊(101)相連的存儲器(103，104，105)，其用于存儲所述實驗測試程序、所述硬件代碼和數(shù)據(jù)；以及 用于與外部進(jìn)行通信的通信接口電路(106，110)， 其中，所述實驗核心模塊(101)為現(xiàn)場可編程門陣列元件FPGA，所述擴(kuò)展模塊(102)為復(fù)雜可編程邏輯器件CPLD。
2.如權(quán)利要求I所述的實驗裝置，其特征在于，所述下載電路是通過Jtag線路將所述硬件代碼和所述實驗測試程序下載到所述存儲器(103，104，105)中的。
3.如權(quán)利要求I所述的實驗裝置，其特征在于，所述存儲器(103，104，105)包括Flash存儲器(105)。
4.如權(quán)利要求I所述的實驗裝置，其特征在于，所述通信接口電路(106，110)包括由所述擴(kuò)展模塊(102 )控制的串行通信接口電路(106 )。
5.如權(quán)利要求I所述的實驗裝置，其特征在于，所述通信接口電路(106，110)包括USB轉(zhuǎn)串口電路(110)。
6.如權(quán)利要求I所述的實驗裝置，其特征在于，所述FPGA是型號為X3C1200E的芯片。
7.如權(quán)利要求I一 6中任一項所述的實驗裝置，其特征在于，所述實驗裝置還包括由下列組成的的實驗用接口( 112 ) :PS2鍵盤鼠標(biāo)接口、視頻圖像陣列VGA顯示接口、單色128*64點(diǎn)陣液晶顯示器IXD接口或數(shù)碼管電路接口。
8.如權(quán)利要求7所述的實驗裝置，其特征在于，所述實驗裝置還包括通過數(shù)據(jù)線連接在所述實驗核心模塊上的撥碼電路(108)。
9.如權(quán)利要求8所述的實驗裝置，其特征在于，所述實驗裝置還包括連接在總線上以觀察所述實驗核心模塊(101)的總線數(shù)據(jù)的指示電路(107 )。
全文摘要
本發(fā)明公開了一種向用于計算機(jī)硬件系列課程的實驗裝置，其包括用于下載實驗需要的硬件代碼和實驗測試程序的下載電路；用于根據(jù)所述硬件代碼配置邏輯功能從而執(zhí)行所述實驗測試程序的實驗核心模塊和擴(kuò)展模塊；通過數(shù)據(jù)總線、地址總線以及讀寫控制線與所述實驗核心模塊相連的存儲器，其用于存儲所述實驗測試程序、所述硬件代碼和數(shù)據(jù)；以及用于與外部進(jìn)行通信的通信接口電路，其中，所述實驗核心模塊為現(xiàn)場可編程門陣列元件FPGA，所述擴(kuò)展模塊(為復(fù)雜可編程邏輯器件CPLD。本發(fā)明的實驗裝置可以根據(jù)實驗內(nèi)容很靈活地進(jìn)行配置，因此實驗內(nèi)容豐富，不僅可以實現(xiàn)部件實驗，也可進(jìn)行關(guān)于計算機(jī)硬件系列組成的系統(tǒng)性實驗。
文檔編號G09B23/18GK102831805SQ20121019511
公開日2012年12月19日 申請日期2012年6月13日 優(yōu)先權(quán)日2012年6月13日
發(fā)明者李山山, 劉衛(wèi)東, 劉亞楠 申請人:清華大學(xué)