專利名稱：電平移位電路、掃描電路、顯示裝置和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本公開涉及電平移位電路、掃描電路、顯示裝置和電子設(shè)備。
背景技術(shù)：
作為一種平面型(平板型)顯示裝置，存在使用所謂的電流驅(qū)動(dòng)型光電元件作為像素的發(fā)光單元(發(fā)光元件)的顯示裝置，其中其發(fā)光亮度根據(jù)裝置中流動(dòng)的電流值變化。作為電流驅(qū)動(dòng)型光電元件，例如，存在其中(例如)使用有機(jī)材料的電致發(fā)光(EL)并且利用當(dāng)在有機(jī)薄膜上施加電場就發(fā)光的現(xiàn)象的有機(jī)EL元件。使用有機(jī)EL作為像素的發(fā)光單元的有機(jī)EL顯示裝置具有以下特征。也就是說，由于有機(jī)EL可由小于或等于IOV的施加的電壓來驅(qū)動(dòng)，所以功耗低。由于有機(jī)EL是發(fā)光元件，相比于液晶顯示裝置而言，圖像的可見性高，并且由于沒有提供諸如背光的發(fā)光構(gòu)件，因此可以容易地是質(zhì)輕并且小型的。此外，由于有機(jī)EL的響應(yīng)速度非常高可達(dá)幾微秒，所以當(dāng)顯示運(yùn)動(dòng)圖像時(shí)不會(huì)發(fā)生余像。以有機(jī)EL顯示裝置為代表的平面型顯示裝置具有如下配置:像素設(shè)置在矩陣的二維陣列中，像素具有至少寫入晶體管、保持電容器和驅(qū)動(dòng)晶體管以及光電元件(例如，日本未經(jīng)審查的專利申請公開N0.2007-310311)。在這種顯示裝置中，寫入晶體管是由控制脈沖(掃描脈沖)驅(qū)動(dòng)的，控制脈沖是從掃描電路(掃描部分)通過連線到各像素行的控制線(掃描線)施加的，從而通過信號(hào)線提供的視頻信號(hào)的信號(hào)電壓寫入到像素中。保持電容器保持寫入晶體管所寫入的信號(hào)電壓。驅(qū)動(dòng)晶體管根據(jù)保持電容器保持的信號(hào)電壓驅(qū)動(dòng)光電元件。

發(fā)明內(nèi)容
然而，一般來講，當(dāng)顯示面板大小變大時(shí)，由于從掃描電路傳輸控制脈沖到寫入晶體管的控制線的負(fù)載大，所以控制脈沖的波形的銳度由于其負(fù)載的影響而減小。為了抑制其負(fù)載的影響，考慮增大構(gòu)成掃描電路的末級(jí)的反相電路的晶體管的大小并且降低反相電路的電阻。然而，當(dāng)增大晶體管的大小時(shí)，由于掃描電路的規(guī)模以及包括掃描電路的外圍電路的電路的規(guī)模增大，所以就可能阻礙窄化顯示面板的框架。因此，在不發(fā)生改變的情況下，保持了構(gòu)成掃描電路的末級(jí)的反相電路的晶體管的大小，換句話講，有必要在不增大晶體管的大小的情況下減小末級(jí)的反相電路的電阻(構(gòu)成反相電路的晶體管的開啟(ON)電阻)。一般來講，晶體管的電阻值取決于晶體管的大小以及柵極-源極電壓。因此，如果沒有增大構(gòu)成末級(jí)的反相電路的晶體管的大小，則有必要升高晶體管的柵極-源極電壓，換句話講，增大末級(jí)的反相電路的輸入電壓的振幅。為了增大末級(jí)的反相電路的輸入電壓的振幅，有必要將施加到末級(jí)的反相電路的前級(jí)的電路的電源電壓增大為高于輸入電壓。然而，簡單地，如果施加到前級(jí)的電路的電源電壓增大，則施加到構(gòu)成前級(jí)的電路的晶體管的源極-漏極電壓增大并且超過預(yù)定的源極-漏極耐受電壓。
一般來講，晶體管的源極-漏極耐受電壓小于(低于)柵極-源極耐受電壓。因此，如果施加到構(gòu)成前級(jí)的電路的晶體管的源-漏耐受電壓超過晶體管的預(yù)定的源極-漏極耐受電壓，則晶體管的可靠度顯著地降低。期望提供一種在保持構(gòu)成電路的晶體管的源極-漏極耐受電壓的同時(shí)能增大掃描電路中末級(jí)的反相電路的輸入電壓的振幅的電平移位電路、使用電平移位電路的掃描電路、配備有掃描電路的顯示裝置以及具有顯示裝置的電子設(shè)備。根據(jù)本公開的實(shí)施例，提供了一種電平移位電路，其中由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接；其中第一輸入電壓施加到第二晶體管電路的輸入端，并且第二輸入電壓施加到第四晶體管電路的輸入端，其中第一晶體管電路的輸入端連接到第三晶體管電路和第四晶體管電路的輸出端，并且第三晶體管電路的輸入端連接到第一晶體管電路和第二晶體管電路的輸出端，其中第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的，并且其中所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。本公開的電平移位電路可以用作在具有末級(jí)的反相電路的掃描電路中的末級(jí)的反相電路的前級(jí)的電路。此外，在每個(gè)像素布置成矩陣狀的顯示裝置中或固態(tài)成像裝置中，使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路可以配備為掃描每個(gè)像素的掃描電路。此外，在包括顯示部分的各種電子設(shè)備中，具有使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路的顯示裝置可以作用其顯示部分。在具有以上描述的配置的電平移位電路中，由于第一晶體管電路和第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，當(dāng)一側(cè)的電源側(cè)的晶體管電路例如第一晶體管電路處于工作狀態(tài)時(shí)，輸出端的電壓是第一固定電源的電壓。相似地，由于第三晶體管電路和第四晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，當(dāng)一側(cè)的電源側(cè)的晶體管電路例如第三晶體管電路處于工作狀態(tài)時(shí)，輸出端的電壓是第一固定電源的電壓。因此，第一固定電源和第二固定電源的電壓施加到第二晶體管電路和第四晶體管電路。此時(shí)，第三固定電源的電壓施加到另一側(cè)的電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)，例如，通過開關(guān)元件施加到第二晶體管電路和第四晶體管電路。因此，第一固定電源與第二固定電源之間的電壓沒有應(yīng)用，但是第一固定電源與第三固定電源之間的電壓以及第三固定電源與第二固定電源之間的電壓施加到配置雙柵極結(jié)構(gòu)的兩個(gè)晶體管的源極與漏極之間。這里，所述第一固定電源與所述第三固定電源之間的電壓和所述第三固定電源與所述第二固定電源之間的電壓是在構(gòu)成所述第一晶體管電路至第四晶體管電路的每個(gè)晶體管的源極-漏極耐受電壓的范圍內(nèi)的電壓。因此，施加到晶體管的源極-漏極電壓在其耐受電壓的范圍內(nèi)，并且可以得到具有比輸入電壓的振幅更大的振幅的輸出電壓。根據(jù)本公開，由于晶體管的源極與漏極之間的電壓是在其耐受電壓范圍內(nèi)并且可以得到具有比輸入電壓的振幅更大的振幅的輸出電壓，所以在保持晶體管的源極-漏極耐受電壓的同時(shí)，末級(jí)的反相電路的輸入電壓的振幅在掃描電路中可以增大。


圖1為圖示了根據(jù)本公開的第一實(shí)施例的電平移位電路的配置的示例的電路圖。圖2為提供了當(dāng)一側(cè)的輸入電壓Vin是低電平Vss并且另一側(cè)的輸入電壓Vxin是高電平V。。時(shí)，根據(jù)第一實(shí)施例的電平移位電路的電路操作的描述的操作說明圖。圖3為提供了當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxin是低電平Vss時(shí)，根據(jù)第一實(shí)施例的電平移位電路的電路操作的描述的操作說明圖。圖4為圖示了根據(jù)第一實(shí)施例的電平移位電路中的兩個(gè)輸入電壓Vin和Vxin、電平移位電路的輸出電壓Va以及電平移位電路的末級(jí)的反相電路的輸出電壓Votit的每個(gè)波形的波形圖。圖5為圖示了根據(jù)本公開的第二實(shí)施例的電平移位電路的配置的示例的電路圖。圖6為提供了當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxin是低電平Vss時(shí)，根據(jù)第二實(shí)施例的電平移位電路的電路操作的描述的操作說明圖。圖7為提供了當(dāng)一側(cè)的輸入電壓Vin是低電平Vss并且另一側(cè)的輸入電壓Vxin是高電平V。。時(shí)，根據(jù)第二實(shí)施例的電平移位電路的電路操作的描述的操作說明圖。圖8為圖示了根據(jù)第二實(shí)施例的電平移位電路中的兩個(gè)輸入電壓Vin和Vxin、電平移位電路的輸出電壓Va以及電平移位電路的末級(jí)的反相電路的輸出電壓Votit的每個(gè)波形的波形圖。圖9為圖示了根據(jù)本公開的第三實(shí)施例的電平移位電路的配置的示例的電路圖。圖10為圖示了根據(jù)第三實(shí)施例的電平移位電路的輸入電壓Vin、第一級(jí)中的電平移位電路的輸出電壓Va、第二級(jí)中的電平移位電路的輸出電壓Vb以及電平移位電路的末級(jí)中的反相電路的輸出電壓Vot的每個(gè)波形的波形圖。圖11是示意性地圖示了本公開的有機(jī)EL顯示裝置的配置的系統(tǒng)配置圖。圖12為圖示了像素(像素電路)的具體電路配置的示例的電路圖。圖13為圖示了寫入及掃描電路的配置的示例的方塊圖。
具體實(shí)施例方式以下，使用附圖詳細(xì)描述用于實(shí)現(xiàn)本公開的技術(shù)的模式(以下，稱為“實(shí)施例”)。本公開并不局限于這些實(shí)施例。在以下描述中，相同的附圖標(biāo)記用于相同的元件或具有相同的功能的元件，并且省略了其重復(fù)描述。此外，按照以下順序進(jìn)行描述。1.本公開的整個(gè)電平移位電路的描述2.根據(jù)第一實(shí)施例的電平移位電路2-1.電路配置2-2.電路操作2-3.作用和效果3.根據(jù)第二實(shí)施例的電平移位電路3-1.電路配置
3-2.電路操作3-3.作用和效果4.根據(jù)第三實(shí)施例的電平移位電路
5.顯示裝置(有機(jī)EL顯示裝置)5-1.系統(tǒng)配置5-2.像素電路5-3.掃描電路5-4.其他6.電子設(shè)備7.本公開的配置1.本公開的整個(gè)電平移位電路的描述本公開的電平移位電路具有由第一導(dǎo)電型晶體管配置成的第一晶體管電路和第三晶體管電路以及由第二導(dǎo)電型晶體管配置成的第二晶體管電路和第四晶體管電路。第一晶體管電路與第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)。第三晶體管電路與第四晶體管電路在第一固定電源與第二固定電源之間串聯(lián)。第一晶體管電路和第二晶體管電路的共同連接節(jié)點(diǎn)是這些晶體管電路的輸出端。此外，第三晶體管電路和第四晶體管電路的共同連接節(jié)點(diǎn)是這些晶體管電路的輸出端。因此，第一輸入電壓施加到第二晶體管電路的輸入端并且第二輸入電壓施加到第四晶體管電路的輸入端。第一輸入電壓和第二輸入電壓可以是反相電壓。第一晶體管電路的輸入端連接到第三晶體管電路和第四晶體管電路的共同連接節(jié)點(diǎn)，并且第三晶體管電路的輸入端連接到第一晶體管電路和第二晶體管電路的共同連接節(jié)點(diǎn)。因此，第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路的至少一側(cè)的兩個(gè)晶體管電路是由具有雙柵極結(jié)構(gòu)的晶體管(即，雙柵極晶體管)配置成的。這里，第一固定電源側(cè)的兩個(gè)晶體管電路是第一晶體管電路和第三晶體管電路，并且第二固定電源側(cè)的兩個(gè)晶體管電路是第二晶體管電路和第四晶體管電路。本公開的晶體管電路可以采用兩種電路形式。第一種電路形式是第一固定電源是正極側(cè)電源，第二固定電源是負(fù)極側(cè)電源，第一導(dǎo)電型晶體管是P溝道型晶體管，并且第二導(dǎo)電型晶體管是N溝道型晶體管。第二種電路形式是第一固定電源是負(fù)極側(cè)電源，第二固定電源是正極側(cè)電源，第一導(dǎo)電型晶體管是N溝道型晶體管，并且第二導(dǎo)電型晶體管是P溝道型晶體管。當(dāng)采用第一種電路形式時(shí)，優(yōu)選的是，第一固定電源的電壓設(shè)置成高于第一輸入電壓和第二輸入電壓的高電壓側(cè)的電壓，第二固定電源的電壓設(shè)置成低于或等于第一輸入電壓和第二輸入電壓的低電壓側(cè)的電壓。此外，當(dāng)采用第二種電路形式時(shí)，優(yōu)選的是，第一固定電源的電壓設(shè)置成低于第一輸入電壓和第二輸入電壓的低電壓側(cè)的電壓，第二固定電源的電壓設(shè)置成高于或等于第一輸入電壓和第二輸入電壓的高電壓側(cè)的電壓。本公開的電平移位電路可以通過裝配末級(jí)的反相電路來使用，末級(jí)的反相電路連接到第三晶體管電路和第四晶體管電路的共同連接節(jié)點(diǎn)。在此情況下，在第一種電路形式中，優(yōu)選的是，第一固定電源的電壓設(shè)置成高于末級(jí)的反相電路的正極側(cè)電源的電壓，并且第二固定電源的電壓設(shè)置成低于或等于末級(jí)的反相電路的負(fù)極側(cè)電源的電壓。另外，在第二種電路形式中，優(yōu)選的是，第一固定電源的電壓設(shè)置成低于末級(jí)的反相電路的負(fù)極側(cè)電源的電壓，并且第二固定電源的電壓設(shè)置成高于或等于末級(jí)的反相電路的正極側(cè)電源的電壓。因此，當(dāng)一側(cè)的電源的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，本公開的電平移位電路具有開關(guān)元件用于應(yīng)用第三固定電源的電壓到另一側(cè)的電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。優(yōu)選的是，第三固定電源的電壓是介于第一固定電源和第二固定電源的電壓之間的值，并且更為有利的是第一固定電源和第二固定電源的每個(gè)電壓的平均值。選擇性地應(yīng)用第三固定電源的電壓的開關(guān)元件可以是與配置另一側(cè)的電源側(cè)的兩個(gè)晶體管電路的晶體管相同的導(dǎo)電型晶體管。同一種導(dǎo)電型晶體管具有第一輸入電壓或第二輸入電壓作為柵極輸入。優(yōu)選的是，第一固定電源與第三固定電源之間的電壓和第三固定電源與第二固定電源之間的電壓是在配置第一晶體管電路至第四晶體管電路的每個(gè)晶體管的源極-漏極耐受電壓的范圍內(nèi)的電壓。執(zhí)行以上描述的電壓設(shè)置，然后施加到配置第一晶體管電路至第四晶體管電路的每個(gè)晶體管的源極-漏極電壓可以在其耐受電壓范圍內(nèi)，并且可以得到具有比第一輸入電壓和第二輸入電壓的振幅更大的振幅的輸出電壓。本公開的電平移位電路并不局限于其用途并且作為通用的電平移位電路用于各種用途。作為示例，本公開的電平移位電路具有末級(jí)的反相電路并且可以在掃描電路中用作末級(jí)的反相電路的前級(jí)的電路，掃描電路輸出掃描信號(hào)，掃描信號(hào)掃描布置在矩陣中的像素。此外，使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路可以在顯示裝置中或固態(tài)成像裝置中用作掃描每個(gè)像素的掃描電路，在顯示裝置中，包括光電元件的像素布置在矩陣中，在固態(tài)成像裝置中，包括光電轉(zhuǎn)換元件的像素布置在矩陣中。在此情況下，掃描電路可以是掃描電路配備在顯示面板上的形式或可以是掃描電路布置在除顯示面板之外的位置作為驅(qū)動(dòng)器IC的形式。此外，在包括顯示部分的各種電子設(shè)備中，具有使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路的顯示裝置可以作用顯示部分。以下，描述了根據(jù)本公開的具體實(shí)施例的電平移位電路。2.第一實(shí)施例2-1.電路配置圖1為圖示了根據(jù)本公開的第一實(shí)施例的電平移位電路的配置示例的電路圖。根據(jù)第一實(shí)施例的電平移位電路IOOa采用以上描述的第一種電路形式。也就是說，第一固定電源101是正極側(cè)電源，第二固定電源102是負(fù)極側(cè)電源，并且從而P溝道型晶體管(以下稱作“P溝道晶體管”)用作第一導(dǎo)電型晶體管并且N溝道型晶體管(以下稱作“N溝道晶體管”)用作第二導(dǎo)電型晶體管。在圖1中，根據(jù)第一實(shí)施例的電平移位電路IOOa是由四個(gè)晶體管電路配置成的，即，第一晶體管電路111、第二晶體管電路112、第三晶體管電路113和第四晶體管電路114。第一晶體管電路111和第二晶體管電路112在作為正極側(cè)電源的第一固定電源101與作為負(fù)極側(cè)電源的第二固定電源102之間串聯(lián)連接。相似地，第三晶體管電路113與第四晶體管電路114在第一固定電源101與第二固定電源102之間串聯(lián)連接。第一固定電源101側(cè)的兩個(gè)晶體管電路，也就是說，第一晶體管電路111和第三晶體管電路113是由P溝道晶體管配置成的。第二固定電源102側(cè)的兩個(gè)晶體管電路，也就是說，第二晶體管電路112和第四晶體管電路114是由N溝道晶體管配置成的。這樣，第一固定電源101側(cè)的兩個(gè)晶體管電路111和113以及第二固定電源102側(cè)的兩個(gè)晶體管電路112和114 一起是由具有雙柵極結(jié)構(gòu)的晶體管(即，雙柵極晶體管)配置成的。然而，這僅僅是個(gè)示例，第一固定電源101側(cè)的兩個(gè)晶體管電路111和113以及第二固定電源102側(cè)的兩個(gè)晶體管電路112和114中僅一側(cè)的兩個(gè)晶體管電路可以采用由雙柵極晶體管配置成的配置。如上所述，當(dāng)僅一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成時(shí)，另一側(cè)的兩個(gè)晶體管電路是由單柵極晶體管配置成的。第一晶體管電路111是由具有雙柵極結(jié)構(gòu)的兩個(gè)P溝道晶體管P11和P12配置成的，其中各個(gè)柵電極共同連接。P溝道晶體管P11的源電極連接到第一固定電源101。P溝道晶體管P11的漏電極和P溝道晶體管P12的源電極共同連接從而成為雙柵極晶體管$11和P12)的共同連接節(jié)點(diǎn)nil。P溝道晶體管P12的漏電極是第一晶體管電路111的輸出端Tn。第二晶體管電路112是由具有雙柵極結(jié)構(gòu)的兩個(gè)N溝道晶體管N11和N12配置成的，其中各個(gè)柵電極共同連接。N溝道晶體管N11的漏電極是第二晶體管電路112的輸出端T110第二晶體管電路112的輸出端T11也是第一晶體管電路111的輸出端Τη。換句話講，P溝道晶體管P12的漏電極和N溝道晶體管N11的漏電極共同連接從而成為第一晶體管電路111和第二晶體管電路112的輸出端Τη。共同連接到兩個(gè)N溝道晶體管N11和N12的柵電極是第二晶體管電路112的輸入端T120 N溝道晶體管N11的源電極和N溝道晶體管N12的漏電極共同連接從而成為雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)η12。N溝道晶體管N12的源電極連接到第二固定電源102。第三晶體管電路113是由具有雙柵極結(jié)構(gòu)的兩個(gè)P溝道晶體管P13和P14配置成的，其中各個(gè)柵電極共同連接在一起。P溝道晶體管P13的源電極連接到第一固定電源101。P溝道晶體管P13的漏電極和P溝道晶體管P14的源電極共同連接從而成為雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)η13。P溝道晶體管P14的漏電極是第三晶體管電路113的輸出端Τ13。第四晶體管電路114是由具有雙柵極結(jié)構(gòu)的兩個(gè)N溝道晶體管N13和N14配置成的，其中各個(gè)柵電極共同連接在一起。N溝道晶體管N13的漏電極是第四晶體管電路114的輸出端Τ13。第四晶體管電路114的輸出端T13也是第三晶體管電路113的輸出端Τ13。換句話講，P溝道晶體管P14的漏電極和N溝道晶體管N13的漏電極共同連接從而成為第三晶體管電路113和第四晶體管電路114的輸出端Τ13。此外，第三晶體管電路113和第四晶體管電路114的輸出端T13還是本電平移位電路IOOa的輸出端。共同連接到兩個(gè)N溝道晶體管N13和N14的柵電極是第四晶體管電路114的輸入端T140 N溝道晶體管N13的源電極和N溝道晶體管N14漏電極共同連接從而成為雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)η14。N溝道晶體管N14的源電極連接到第二固定電源102。在具有以上描述的配置的電平移位電路IOOa中，第一輸入電壓Vxin和第二輸入電壓Vin施加到第二固定電源102側(cè)的兩個(gè)晶體管電路，也就是說，施加到第二晶體管電路112和第四晶體管電路114的每個(gè)輸入端T12和Τ14。第一輸入電壓Vxin和第二輸入電壓Vin互為逆相位電壓(reverse phased voltage),其中高電壓側(cè)的電壓(高電平)是V。。并且低電壓側(cè)的電壓(低電平)是Vss。相對于第一輸入電壓Vxin和第二輸入電壓Vin,第一固定電源101的電壓設(shè)置成高于高電壓側(cè)的電壓V。。的電壓，例如，設(shè)置成2V。。，并且第二固定電源102的電壓設(shè)置成低于或等于低電壓側(cè)的電壓Vss，例如設(shè)置成相同的電壓。此外，構(gòu)成電平移位電路IOOa (也就是說，第一晶體管電路111至第四晶體管電路114)的每個(gè)晶體管的源極-漏極耐受電壓被認(rèn)為是(Vcc-Vss) O第一晶體管電路111的輸入端T15，也就是說，雙柵極晶體管(P1JPP12)的柵電極連接到第三晶體管電路113和第四晶體管電路114的輸出端T13。此外，第三晶體管電路113的輸入端T16，也就是說，雙柵極晶體管$13和？14)的柵電極連接到第一晶體管電路111和第二晶體管電路112的輸出端T11。如上所述，除第一晶體管電路111、第二晶體管電路112、第三晶體管電路113和第四晶體管電路114的四個(gè)晶體管電路是由雙柵極晶體管配置成的特征之外，根據(jù)本實(shí)施例的電平移位電路IOOa還具有以下特征。開關(guān)元件，例如，與構(gòu)成第一晶體管電路111的晶體管具有相同的導(dǎo)電型的P溝道晶體管P15連接到構(gòu)成第一晶體管電路111的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)H11和第三固定電源103之間。P溝道晶體管P15配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)H11并且另一側(cè)的源電極/漏電極連接到第三固定電源103。P溝道晶體管P15配置成使得柵電極連接到第一開關(guān)電路111和第二開關(guān)電路112的輸出端Τη。因此，當(dāng)?shù)诙w管電路112處于工作狀態(tài)時(shí)，P溝道晶體管P15處于導(dǎo)通(ON)狀態(tài)，然后第三固定電源103的電壓施加到第一晶體管電路111的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)nil。這里，“當(dāng)?shù)诙w管電路112處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第二晶體管電路112的N溝道晶體管N11和N12處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第二晶體管電路112的晶體管具有相同的導(dǎo)電型的N溝道晶體管N15連接到構(gòu)成第二晶體管電路112的雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)η12和第三固定電源103之間。N溝道晶體管N15配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(N1JPN12)的共同連接節(jié)點(diǎn)η12并且另一側(cè)的源電極/漏電極連接到第三固定電源103。N溝道晶體管N15配置成使得第二輸入電壓Vin施加到柵電極。因此，當(dāng)?shù)谝痪w管電路111處于工作狀態(tài)時(shí)，N溝道晶體管N15處于導(dǎo)通狀態(tài)，然后第三固定電源103的電壓Vm施加到第二晶體管電路112的雙柵極晶體管(^和^。的共同連接節(jié)點(diǎn)η12。這里，“當(dāng)?shù)谝痪w管電路111處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第一晶體管電路111的P溝道晶體管P11和Pi2處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第三晶體管電路113的晶體管具有相同的導(dǎo)電型的P溝道晶體管P16連接到構(gòu)成第三晶體管電路113的雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)η13和第三固定電源103之間。 P溝道晶體管P16配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)H13并且另一側(cè)的源電極/漏電極連接到第三固定電源103。P溝道晶體管P16配置成使得柵電極連接到第三開關(guān)電路113和第四開關(guān)電路114的輸出端113。因此，當(dāng)?shù)谒木w管電路114處于工作狀態(tài)時(shí)，P溝道晶體管P16處于導(dǎo)通狀態(tài)，然后第三固定電源103的電壓￥ 1施加到第三晶體管電路113的雙柵極晶體管(P1JPP14)的共同連接節(jié)點(diǎn)η13。這里，“當(dāng)?shù)谒木w管電路114處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第四晶體管電路114的N溝道晶體管N13和N14處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第四晶體管電路114的晶體管具有相同的導(dǎo)電型的N溝道晶體管N16連接到構(gòu)成第四晶體管電路114的雙柵極晶體管013和&4)的共同連接節(jié)點(diǎn)η14和第三固定電源103之間。N溝道晶體管N16配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)η14并且另一側(cè)的源電極/漏電極連接到第三固定電源103。N溝道晶體管N16配置成使得第一輸入電壓Vxin施加到柵電極。因此，當(dāng)?shù)谌w管電路113處于工作狀態(tài)時(shí)，N溝道晶體管N16處于導(dǎo)通狀態(tài)，然后第三固定電源103的電壓Vm施加到第四晶體管電路114的雙柵極晶體管013和&4)的共同連接節(jié)點(diǎn)η14。這里，“當(dāng)?shù)谌w管電路113處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第三晶體管電路113的P溝道晶體管P13和Pi4處于導(dǎo)通狀態(tài)時(shí)。這里，作為第三固定電源103的電壓Vm，使用介于第一固定電源101和第二固定電源102的電壓之間的值，從優(yōu)地使用第一固定電源101和第二固定電源102的每個(gè)電壓2V。。和Vss的平均值。在本示例的情況下，Vm = V。。。此外，第一固定電源101與第三固定電源103之間的電壓以及第三固定電源103與第二固定電源102之間的電壓是在構(gòu)成第一晶體管電路111至第四晶體管電路114的每個(gè)晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)的電壓。優(yōu)選的是，以上描述的配置的電平移位電路100Α通過組裝有末級(jí)(final stage)的反相電路(inverter circuit) 200而被使用，在末級(jí)中輸入端連接到其輸出端T13,也就是說，連接到第三晶體管電路113和第四晶體管電路114的輸出端T13。末級(jí)的反相電路200是CMOS反相電路配置,該CMOS反相電路配置是由P溝道晶體管P21和N溝道晶體管N21配置成的。換句話講，P溝道晶體管P21和N溝道晶體管N21在正極側(cè)電源201與負(fù)極側(cè)電源202之間串聯(lián)連接。因此，在本示例的情況下，正極側(cè)電源201的電壓設(shè)置成與輸入電壓Vin和Vxra的高電壓側(cè)相同的電壓V。。，并且負(fù)極側(cè)電源202的電壓設(shè)置成與輸入電壓Vin和Vxin的低電壓側(cè)相同的電壓1。因此，前級(jí)(preceding stage)的電平移位電路IOOa的第一固定電源101的電壓2V。。高于末級(jí)的反相電路200的正極側(cè)電源201的電壓V。。，并且第二固定電源102的電壓Vss與末級(jí)的反相電路200的負(fù)極側(cè)電源102的電壓Vss相同。P溝道晶體管P21和N溝道晶體管N21的各自的柵電極共同連接在一起并且然后作為本反相電路200的輸入端T21,并且連接到前級(jí)的電平移位電路IOOa的輸出端T13。此外，P溝道晶體管P21和N溝道晶體管N21的各自的漏電極共同連接在一起并且然后作為反相電路200的輸出端Τ22。這樣，從輸出端T22獲得了振幅為Vcx-Vss的輸出電壓Vtm，其中高電壓側(cè)是V。。并且低電壓側(cè)是Vss。2-2.電路操作隨后，使用圖2和圖3來描述根據(jù)以上配置的第一實(shí)施例的電平移位電路IOOa的電路操作。圖4中圖示了互為逆相位的兩個(gè)輸入電壓Vin和Vxin、電平移位電路IOOa的輸出電壓\以及末級(jí)的反相電路200的輸出電壓Votit的每個(gè)的波形。首先，當(dāng)一側(cè)的輸入電壓Vin是低電壓(低電平)Vss并且另一側(cè)的輸入電壓Vxin是高電壓(高電平)Vss時(shí)，使用圖2的操作說明圖來描述電路操作。當(dāng)一側(cè)的輸入電壓Vin是低電平Vss并且另一側(cè)的輸入電壓Vxin是高電平V。。時(shí),第二晶體管電路112的N溝道晶體管N11和N12以及第四晶體管電路114側(cè)的N溝道晶體管N16處于導(dǎo)通(ON)狀態(tài)。因此，第三晶體管電路113的P溝道晶體管P13和P14以及第一晶體管電路111側(cè)的P溝道晶體管P15的每個(gè)柵極電勢都是低電平Vss。根據(jù)操作，由于第三晶體管電路113的P溝道晶體管P13和P14以及第一晶體管電路111側(cè)的P溝道晶體管P15處于導(dǎo)通狀態(tài)，本電平移位電路IOOa的輸出電壓Va是第一固定電源101的電壓2V。。。此時(shí)，由于Vm = V。。，所以第一晶體管電路111的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)H11的電勢是V。。。此外，當(dāng)N溝道晶體管N16的閾值電壓是Vth時(shí)，第四晶體管電路114的雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)n14的電勢是Vcx-Va的值。接下來，當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxra是低電平Vss時(shí)，使用圖3的操作說明圖來描述電路操作。當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxin是低電平Vss時(shí),第四晶體管電路114的N溝道晶體管N13和N14以及第二晶體管電路112側(cè)的N溝道晶體管N15處于導(dǎo)通狀態(tài)。因此，第一晶體管電路111的P溝道晶體管P11和P12以及第三晶體管電路113側(cè)的P溝道晶體管P16的每個(gè)柵極電勢(這也是本電平移位電路IOOa的輸出電壓)VaW第一固定電源101的電壓2V。。跳變到第二固定電源102的電壓Vss。第一晶體管電路111的P溝道晶體管P11和P12的柵極電勢是低電平Vss，并且然后P溝道晶體管P11和P12是處于導(dǎo)通狀態(tài)。因此，由于第三晶體管電路113的P溝道晶體管P13和P14的柵極電勢是第一固定電源101的電壓2V。。，所以P溝道晶體管P13和P14處于非導(dǎo)通(OFF)狀態(tài)。此時(shí)，第三晶體管電路113的雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)Ii13的電勢是V。。。此外，當(dāng)N溝道晶體管N15的閾值電壓是Vth時(shí)，第二晶體管電路112的雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)n12的電勢是Vcx-Vthtl這里，考慮構(gòu)成本電平移位電路IOOa的每個(gè)晶體管的源極-漏極電壓。施加到每個(gè)晶體管的源極-漏極電壓是由第一固定電源101的電壓2V。。、第二固定電源102的電壓Vss以及第三固定電源103的電壓Vm( = VJ的每個(gè)值確定的。因此，如上所述，每個(gè)電源電壓的值被設(shè)置成使得:第一固定電源101與第三固定電源103之間的電壓以及第三固定電源103與第二固定電源102之間的電壓被設(shè)置成在每個(gè)晶體管的源極-漏極耐受電壓(在示例中為Vcx-Vss)的范圍內(nèi)的電壓。以上描述的電路操作是在以上條件下執(zhí)行的，使得當(dāng)構(gòu)成本電平移位電路IOOa的每個(gè)晶體管的源極-漏極電壓被抑制在晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)時(shí)，可以得到振幅為2H的輸出電壓VA。2-3.第一實(shí)施例的作用和效果根據(jù)第一實(shí)施例的電平移位電路IOOa在輸入電壓Vin和Vxin增大的方向上完成電平移位(電平轉(zhuǎn)換)作用。因此，電平移位電路IOOaW置成末級(jí)的反相電路200的前級(jí)電路。如此，在減小末級(jí)的反相電路200的電阻時(shí)，可以增大晶體管P21和N21的柵極-源極電壓，也就是說，可以在不增大構(gòu)成反相電路200的晶體管P21和N21的大小的情況下增大反相電路200的輸入電壓的振幅。此外，當(dāng)?shù)谝痪w管電路111至第四晶體管電路114是由雙柵極晶體管配置成的并且一側(cè)的電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，第三固定電源103的電壓Vm施加到另一側(cè)的電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。具體地講，當(dāng)?shù)诙w管電路112處于工作狀態(tài)時(shí)，第三固定電源103的電壓Vm通過P溝道晶體管P15施加到第一晶體管電路111的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)nn。此外，當(dāng)?shù)谒捏w管電路114處于工作狀態(tài)時(shí)，第三固定電源103的電壓Vm通過P溝道晶體管P16施加到第三晶體管電路113的雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)η13。因此，構(gòu)成本電平移位電路IOOa的每個(gè)晶體管的源極-漏極電壓可以被抑制在晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)。因此，可以在保持構(gòu)成電平移位電路IOOa的每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)增大末級(jí)的反相電路200的輸入電壓的振幅。在這種情況下，輸入到末級(jí)的反相電路200的波形的振幅是(2NCC_NJ并且超過源極-漏極耐受電壓(Vcx-Vss)的電壓施加到構(gòu)成末級(jí)的反相電路200的晶體管P21和N21的柵極與源極之間。然而，一般來講，晶體管的柵極-源極耐受電壓大于(高于)源極-漏極耐受電壓。因此，超過源極-漏極耐受電壓的電壓可以施加到晶體管P21和N21的柵極與源極之間。這樣，晶體管P21和N21的柵極-源極電壓增大，也就是說，末級(jí)的反相電路200的輸入電壓的振幅增大并且從而可以減小反相電路200的電阻。如上所述，根據(jù)第一實(shí)施例的電平移位電路IOOa，可以在保持構(gòu)成電平移位電路IOOa的每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)增大末級(jí)的反相電路200的輸入電壓的振幅。此外，末級(jí)的反相電路200的輸入電壓的振幅被進(jìn)一步增大，從而可以減小構(gòu)成反相器200的晶體管P21和N21的大小。此外，由于在正常狀態(tài)下沒有直通電流流動(dòng)，所以功耗可以很低。3.第二實(shí)施例3-1.電路配置圖5為圖示了根據(jù)本公開的第二實(shí)施例的電平移位電路的配置示例的電路圖。第二實(shí)施例的電平移位電路IOOb采用以上描述的第二種電路形式。換句話講，第一固定電源101是負(fù)極側(cè)電源，第二固定電源102是正極側(cè)電源，N溝道型晶體管用作第一導(dǎo)電型晶體管，并且P溝道型晶體管用作第二導(dǎo)電型晶體管。在圖5中，根據(jù)第二實(shí)施例的電平移位電路IOOb是由四個(gè)晶體管電路配置成的，即，第一晶體管電路211、第二晶體管電路212、第三晶體管電路213和第四晶體管電路214。第一晶體管電路211和第二晶體管電路212在作為負(fù)極側(cè)電源的第一固定電源101與作為正極側(cè)電源的第二固定電源102之間串聯(lián)連接。相似地，第三晶體管電路213與第四晶體管電路214在第一固定電源101與第二固定電源102之間串聯(lián)連接。第一固定電源101側(cè)的兩個(gè)晶體管電路，也就是說，第一晶體管電路211和第三晶體管電路213是由N溝道晶體管配置成的。第二固定電源102側(cè)的兩個(gè)晶體管電路，也就是說，第二晶體管電路212和第四晶體管電路214是由P溝道晶體管配置成的。這樣，第一固定電源101側(cè)的兩個(gè)晶體管電路211和213以及第二固定電源102側(cè)的兩個(gè)晶體管電路212和214 —起是由雙柵極晶體管形成的。然而，這僅僅是個(gè)示例，第一固定電源101側(cè)的兩個(gè)晶體管電路211和213以及第二固定電源102側(cè)的兩個(gè)晶體管電路212和214中僅一側(cè)的兩個(gè)晶體管電路可以采用由雙柵極晶體管配置成的配置。當(dāng)僅一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成時(shí)，另一側(cè)的兩個(gè)晶體管電路是由單柵極晶體管配置成的。第一晶體管電路211是由具有雙柵極結(jié)構(gòu)的兩個(gè)N溝道晶體管N11和N12配置成的，其中各個(gè)柵電極共同連接。N溝道晶體管N11的源電極是第一晶體管電路211的輸出端Tno N溝道晶體管N11的漏電極和N溝道晶體管N12漏電極共同連接從而成為雙柵極晶體管(&和&2)的共同連接節(jié)點(diǎn)nn。N溝道晶體管N12的源電極連接到第一固定電源101。第二晶體管電路212是由具有雙柵極結(jié)構(gòu)的兩個(gè)P溝道晶體管P11和P12配置成的，其中柵電極共同連接在一起。共同連接到兩個(gè)P溝道晶體管P11和P12的柵電極是第二晶體管電路212的輸入端Τ12。P溝道晶體管P11的源電極連接到第二固定電源102。P溝道晶體管P11的漏電極和P溝道晶體管P12的源電極共同連接并且從而成為雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)η12。P溝道晶體管P12的漏電極是第二晶體管電路212的輸出端Τη。第二晶體管電路212的輸出端T11也是第一晶體管電路211的輸出端Τη。換句話講，P溝道晶體管P12的漏電極和N溝道晶體管N11的漏電極共同連接并且從而成為第一晶體管電路211和第二晶體管電路212的輸出端T11。第三晶體管電路213是由具有雙柵極結(jié)構(gòu)的兩個(gè)N溝道晶體管N13和N14配置成的，其中各個(gè)柵電極共同連接在一起。N溝道晶體管N13的漏電極是第三晶體管電路213的輸出端Τ13。N溝道晶體管N13的源電極和N溝道晶體管N14的漏電極共同連接并且從而成為雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)η13。N溝道晶體管N14的源電極連接到第一固定電源101。第四晶體管電路214是由具有雙柵極結(jié)構(gòu)的兩個(gè)P溝道晶體管P13和P14配置成的，其中柵電極共同連接在一起。共同連接到兩個(gè)P溝道晶體管P13和P14的柵電極是第四晶體管電路214的輸入端Τ14。P溝道晶體管P13的源電極連接到第二固定電源102。P溝道晶體管P13的的漏電極和P溝道晶體管P14的源電極共同連接并且從而成為雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)η14。P溝道晶體管P14的漏電極是第四晶體管電路214的輸出端Τ13。第四晶體管電路214的輸出端T13也是第三晶體管電路213的輸出端Τ13。換句話講，P溝道晶體管P14的漏電極和N溝道晶體管N13的漏電極共同連接并且從而成為第三晶體管電路213和第四晶體管電路214的輸出端T13。此外，第三晶體管電路213和第四晶體管電路214的輸出端T13也是本電平移位電路IOOb的輸出端。在以上描述的電平移位電路IOOb中，第一輸入電壓Vxin和第二輸入電壓Vin施加到第二固定電源102側(cè)的兩個(gè)晶體管電路，也就是說，施加到第二晶體管電路212和第四晶體管電路214的每個(gè)輸入端T12和Τ14。第一輸入電壓Vxin和第二輸入電壓Vin互為逆相位電壓，其中高電平是V。。并且低電平是Vss。相對于第一輸入電壓Vxin和第二輸入電壓Vin,第一固定電源101的電壓設(shè)置成例如2VSS (低于低電壓側(cè)的電壓Vss的電壓)并且第二固定電源102的電壓設(shè)置成高于或等于高電壓側(cè)的電壓V。。，例如設(shè)置成相同的電壓。此外，構(gòu)成電平移位電路IOOb(也就是說，第一晶體管電路211至第四晶體管電路214)的每個(gè)晶體管的源極-漏極耐受電壓被認(rèn)為是(Vcc-Vss)。第一晶體管電路211的輸入端T15，也就是說，雙柵極晶體管(N1JPN12)的柵電極連接到第三晶體管電路213和第四晶體管電路214的輸出端T13。此外，第三晶體管電路213的輸入端T16，也就是說，雙柵極晶體管013和&4)的柵電極連接到第一晶體管電路211和第二晶體管電路212的輸出端T11。如上所述，除第一晶體管電路211、第二晶體管電路212、第三晶體管電路213和第四晶體管電路214的四個(gè)晶體管電路是由雙柵極晶體管配置成的特征之外，根據(jù)本實(shí)施例的電平移位電路IOOb還具有以下特征。開關(guān)元件，例如，與構(gòu)成第一晶體管電路211的晶體管具有相同的導(dǎo)電型的N溝道晶體管N15連接到構(gòu)成第一晶體管電路211的雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)ηη和第三固定電源103之間。N溝道晶體管N15配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)ηη并且另一側(cè)的源電極/漏電極連接到第三固定電源103。N溝道晶體管N15配置成使得柵電極連接到輸出端Τη。因此，當(dāng)?shù)诙w管電路212處于工作狀態(tài)時(shí)，N溝道晶體管N15處于導(dǎo)通狀態(tài)，并且從而第三固定電源103的電壓Vm施加到第一晶體管電路211的雙柵極晶體管(^和^^的共同連接節(jié)點(diǎn)ηη。這里，“當(dāng)?shù)诙w管電路212處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第二晶體管電路212的P溝道晶體管P11和Pi2處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第二晶體管電路212的晶體管具有相同的導(dǎo)電型的P溝道晶體管P15連接到構(gòu)成第二晶體管電路212的雙柵極晶體管$11和？12)的共同連接節(jié)點(diǎn)η12和第三固定電源103之間。P溝道晶體管P15配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(P1JPP12)的共同連接節(jié)點(diǎn)H12并且另一側(cè)的源電極/漏電極連接到第三固定電源103。P溝道晶體管P15配置成使得第二輸入電壓Vin施加到柵電極。這樣，當(dāng)?shù)谝痪w管電路211處于工作狀態(tài)時(shí)，P溝道晶體管P15處于導(dǎo)通狀態(tài)，并且從而第三固定電源103的電壓V111施加到第二晶體管電路212的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)η12。這里，“當(dāng)?shù)谝痪w管電路211處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第一晶體管電路211的N溝道晶體管N11和N12處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第三晶體管電路213的晶體管相同的導(dǎo)電型的N溝道晶體管N16連接到構(gòu)成第三晶體管電路213的雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)η13和第三固定電源103之間。N溝道晶體管N16配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(N1^PN14)的共同連接節(jié)點(diǎn)η13并且另一側(cè)的源電極/漏電極連接到第三固定電源 103。N溝道晶體管N16配置成使得柵電極連接到輸出端Τ13。因此，當(dāng)?shù)谒木w管電路214處于工作狀態(tài)時(shí)，N溝道晶體管N16處于導(dǎo)通狀態(tài)，并且從而第三固定電源103的電壓Vm施加到第三晶體管電路213的雙柵極晶體管013和&4)的共同連接節(jié)點(diǎn)η13。這里，“當(dāng)?shù)谒木w管電路214處于工作狀態(tài)時(shí)” 是當(dāng)構(gòu)成第四晶體管電路214的P溝道晶體管P13和Pi4處于導(dǎo)通狀態(tài)時(shí)。開關(guān)元件，例如，與構(gòu)成第四晶體管電路214的晶體管具有相同的導(dǎo)電型的P溝道晶體管P16連接到構(gòu)成第四晶體管電路214的雙柵極晶體管$13和？14)的共同連接節(jié)點(diǎn)n14和第三固定電源103之間。P溝道晶體管P16配置成使得一側(cè)的源電極/漏電極連接到雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)H14并且另一側(cè)的源電極/漏電極連接到第三固定電源103。P溝道晶體管P16配置成使得第一輸入電壓Vxin施加到柵電極。因此，當(dāng)?shù)谌w管電路213處于工作狀態(tài)時(shí)，P溝道晶體管P16處于導(dǎo)通狀態(tài)，并且從而第三固定電源103的電壓Vm施加到第四晶體管電路214的雙柵極晶體管$13和？14)的共同連接節(jié)點(diǎn)n14。這里，“當(dāng)?shù)谌w管電路213處于工作狀態(tài)時(shí)”是當(dāng)構(gòu)成第三晶體管電路213的N溝道晶體管N13和N14處于導(dǎo)通狀態(tài)時(shí)。這里，作為第三固定電源103的電壓Vm,使用介于第一固定電源101和第二固定電源102的電壓之間的值，有利地使用第一固定電源101和第二固定電源102的每個(gè)電壓Vcx和2VSS的平均值。在本示例的情況下，Vm = Vss。此外，第一固定電源101與第三固定電源103之間的電壓以及第三固定電源103與第二固定電源102之間的電壓是在構(gòu)成第一晶體管電路211至第四晶體管電路214的每個(gè)晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)的電壓。優(yōu)選的是，以上描述的配置的電平移位電路IOOb可以通過組裝有類似于第一實(shí)施例的末級(jí)的反相電路200而被使用。末級(jí)的反相電路200配置成使得正極側(cè)電源201的電壓設(shè)置成與輸入電壓Vin和Vxin的高電壓側(cè)的電壓V。。相同，并且負(fù)極側(cè)電源202的電壓設(shè)置成與輸入電壓Vin和Vxin的低電壓側(cè)的電壓Vss相同。因此，前級(jí)的電平移位電路IOOb的第一固定電源101的電壓2VSS低于末級(jí)的反相電路200的負(fù)極側(cè)電源102的電壓Vss，并且第二固定電源102的電壓V。。與末級(jí)的反相電路200的正極側(cè)電源201的電壓V。。相同。3-2.電路操作隨后，使用圖6和圖7來描述根據(jù)以上配置的第二實(shí)施例的電平移位電路IOOb的電路操作。圖8中圖示了互為逆相位的兩個(gè)輸入電壓Vin和Vxin、電平移位電路IOOb的輸出電壓Vb以及末級(jí)的反相電路200的輸出電壓Votit的每個(gè)的波形。首先，當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxin是低電平Vss時(shí)，使用圖6的說明操作圖來描述電路操作。當(dāng)一側(cè)的輸入電壓Vin是高電平V。。并且另一側(cè)的輸入電壓Vxin是低電平Vss時(shí),第二晶體管電路212的P溝道晶體管P11和P12以及第四晶體管電路214側(cè)的P溝道晶體管P16處于導(dǎo)通狀態(tài)。因此，第三晶體管電路213的N溝道晶體管N13和N14以及第一晶體管電路211側(cè)的N溝道晶體管N15的每個(gè)柵極電勢都是高電平V。。。根據(jù)操作，由于第三晶體管電路213的N溝道晶體管N13和N14以及第一晶體管電路211側(cè)的N溝道晶體管N15處于導(dǎo)通狀態(tài)，本電平移位電路IOOb的輸出電壓Vb是第一固定電源101的電壓2VSS。此時(shí)，由于Vm = Vss，所以第一晶體管電路211的雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)nn的電勢是Vss。此外，當(dāng)P溝道晶體管P16的閾值電壓是Vth時(shí)，第四晶體管電路214的雙柵極晶體管(P13和P14)的共同連接節(jié)點(diǎn)n14的電勢是Vss+Va的值。接下來，當(dāng)一側(cè)的輸入電壓Vin是低電平Vss并且另一側(cè)的輸入電壓Vxra是高電平Vcc時(shí)，使用圖7的說明操作圖來描述電路操作。當(dāng)一側(cè)的輸入電壓Vin是低電平Vss并且另一側(cè)的輸入電壓Vxin是高電平V。。時(shí),第四晶體管電路214的P溝道晶體管P13和P14以及第二晶體管電路212側(cè)的P溝道晶體管P15處于導(dǎo)通狀態(tài)。因此，第一晶體管電路211的N溝道晶體管N11和N12以及第三晶體管電路213的N溝道晶體管N16的每個(gè)柵極電勢(這也是本電平移位電路IOOb的輸出電壓)Vb從第一固定電源101的電壓2VSS跳變到第二固定電源102的電壓V。。。第一晶體管電路211的N溝道晶體管N11和N12的柵極電勢是高電平V。。，并且N溝道晶體管N11和N12處于導(dǎo)通狀態(tài)。因此，由于第三晶體管電路213的N溝道晶體管N13和N14的柵極電勢是第一固定電源101的電壓2VSS，所以N溝道晶體管N13和N14處于非導(dǎo)通狀態(tài)。此時(shí)，第三晶體管電路213的雙柵極晶體管(&3和&4)的共同連接節(jié)點(diǎn)n13的電勢是Vss0此外，當(dāng)P溝道晶體管P15的閾值電壓是Vth，第二晶體管電路212的雙柵極晶體管(P11和P12)的共同連接節(jié)點(diǎn)n12的電勢是Vss+Vth。這里，考慮構(gòu)成本電平移位電路IOOb的每個(gè)晶體管的源極-漏極電壓。施加到每個(gè)晶體管的源極-漏極電壓是由第一固定電源101的電壓2VSS、第二固定電源102的電壓Vcc以及第三固定電源103的電壓Vm( = Vss)的每個(gè)值確定的。因此，如上所述，每個(gè)電源電壓的值被設(shè)置成使得第一固定電源101與第三固定電源103之間的電壓、以及第三固定電源103與第二固定電源102之間的電壓被設(shè)置成在每個(gè)晶體管的源極-漏極耐受電壓(在示例中為Vcx-Vss)的范圍內(nèi)的電壓。以上的電路操作是在以上描述的條件下執(zhí)行的，使得當(dāng)構(gòu)成本電平移位電路IOOb的每個(gè)晶體管的源極-漏極電壓被抑制在晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)時(shí)，可以得到振幅為2VSS-V。。的輸出電壓VA。3-3.第二實(shí)施例的作用和效果根據(jù)第二實(shí)施例的電平移位電路IOOb —般可以獲得類似于根據(jù)第一實(shí)施例的電平移位電路IOOa的作用和效果。換句話講，可以在不增大構(gòu)成末級(jí)的反相電路200的晶體管P21和N21的大小的情況下、在保持每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)、增大末級(jí)的反相電路200的輸入電壓的振幅。在電路操作中，其配置不同于根據(jù)第一實(shí)施例的電平移位電路IOOa，然而，所獲得的其作用和效果與電平移位電路IOOa相同。具體地講，當(dāng)?shù)诙w管電路212處于工作狀態(tài)時(shí)，第三固定電源103的電壓Vm通過N溝道晶體管N15施加到第一晶體管電路211的雙柵極晶體管(N11和N12)的共同連接節(jié)點(diǎn)nn。此外，當(dāng)?shù)谒木w管電路214處于工作狀態(tài)時(shí)，第三固定電源103的電壓Vm通過P溝道晶體管P16施加到第三晶體管電路213的雙柵極晶體管(N13和N14)的共同連接節(jié)點(diǎn)
η13ο因此，構(gòu)成本電平移位電路IOOb的每個(gè)晶體管的源極-漏極電壓可以被抑制在晶體管的源極-漏極耐受電壓(Vcx-Vss)的范圍內(nèi)。因此，可以在保持構(gòu)成電平移位電路IOOb的每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)增大末級(jí)的反相電路200的輸入電壓的振幅。如上所述，根據(jù)第二實(shí)施例的電平移位電路IOOb，可以獲得類似于根據(jù)第一實(shí)施例的電平移位電路IOOa的作用和效果。換句話講，可以在保持構(gòu)成電平移位電路IOOb的每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)增大末級(jí)的反相電路200的輸入電壓的振幅。此外，末級(jí)的反相電路200的輸入電壓的振幅被進(jìn)一步增大，從而可以減小構(gòu)成反相電路200的晶體管P21和N21的大小。此外，由于在正常狀態(tài)下沒有直通電流流動(dòng)，所以功耗可以很低。
4.第三實(shí)施例圖9為圖示了根據(jù)本公開的第三實(shí)施例的電平移位電路的配置的示例的電路圖。如圖9所示，根據(jù)第三實(shí)施例的電平移位電路100。是由組裝有根據(jù)第一實(shí)施例的電平移位電路IOOa和根據(jù)第二實(shí)施例的電平移位電路IOOb而配置成的。布置電平移位電路IOOJP電平移位電路IOOb的順序是任意的，并且在本示例中，采用了以下配置:電平移位電路IOOa布置在前級(jí)側(cè)(第一級(jí))并且電平移位電路IOOb布置在后級(jí)側(cè)(第二級(jí))。此外，優(yōu)選的是，根據(jù)第三實(shí)施例的電平移位電路100。也可以通過組裝有末級(jí)的反相電路200來使用，類似于第一實(shí)施例和第二實(shí)施例的情況。在第一級(jí)的電平移位電路IOOa中，正極側(cè)電源的電壓設(shè)置成2V。。并且負(fù)極側(cè)電源的電壓設(shè)置成Vss。因此，獲得了振幅為2H的電壓作為第一級(jí)的電平移位電路IOOa的輸出電壓VA。此外，在第二級(jí)的電平移位電路IOOb中，正極側(cè)電源的電壓設(shè)置成2V。。并且負(fù)極側(cè)電源的電壓設(shè)置成2VSS。因此，獲得了振幅為2YCC-2YSS的電壓作為第二級(jí)的電平移位電路IOOb的輸出電壓Vb。圖10圖示了第一級(jí)的電平移位電路IOOa的輸入電壓Vin、輸出電壓Va和第二級(jí)的電平移位電路IOOb的輸出電壓Vb以及末級(jí)的反相電路200的輸出電壓Vqut的每個(gè)的波形。如上所述，電平移位電路100。是由多個(gè)級(jí)(本示例中為二級(jí))的級(jí)聯(lián)連接配置成的，并且然后末級(jí)的反相電路200的輸入電壓的振幅可在保持構(gòu)成電平移位電路100。的每個(gè)晶體管的源極-漏極耐受電壓的同時(shí)被進(jìn)一步增大。因此，可以進(jìn)一步減小構(gòu)成末級(jí)的反相電路200的晶體管P21和N21的大小。此外，在正常狀態(tài)下，可以可靠地抑制直通電流并且功耗可以很低。根據(jù)以上描述的每個(gè)實(shí)施例的電平移位電路1004、10(^和IOOc可以(例如)在具有末級(jí)的反相電路的掃描電路中用作末級(jí)的反相電路的前級(jí)電路，并且也可以作為通用的電平移位電路用于各種用途。此外，電平移位電路1004、10(^和100。可以用作末級(jí)的反相電路的前級(jí)電路，并且掃描電路(本公開的掃描電路)可以用作顯示裝置或固態(tài)成像裝置中掃描每個(gè)像素的掃描電路，在顯示裝置中，包括光電元件的像素布置成矩陣狀，在固態(tài)成像裝置中，包括光電轉(zhuǎn)換元件的像素布置成矩陣狀。以下，顯示裝置被描述作為本公開的顯示裝置，該顯示裝置配備有掃描電路，該掃描電路具有根據(jù)第一實(shí)施例、第二實(shí)施例和第三實(shí)施例的電平移位電路100A、100B和100。作為末級(jí)反相電路的前級(jí)電路。5.顯示裝置5-1.系統(tǒng)配置圖11為示意性地圖示了本公開的顯示裝置(例如有源矩陣型顯示裝置)的配置的系統(tǒng)配置圖。有源矩陣型顯示裝置是使用有源元件來控制在光電元件中流動(dòng)的電流的顯示裝置，有源元件例如是設(shè)置在與光電元件相同的像素中的絕緣柵極型場效應(yīng)晶體管。作為絕緣柵極型場效應(yīng)晶體管，通常使用TFT (薄膜晶體管)。這里，作為示例，有源矩陣型有機(jī)EL顯示裝置被描述，其中電流驅(qū)動(dòng)型光電元件的發(fā)光亮度根據(jù)裝置中流動(dòng)的電流值而改變， 例如，有機(jī)EL元件用作像素(像素電路)的發(fā)光元件。
如圖11所示，根據(jù)本示例的有機(jī)EL顯示裝置10具有像素陣列單元30，其中包括有機(jī)EL元件的多個(gè)像素20以二維形式布置成矩陣狀，并且驅(qū)動(dòng)電路部分布置在像素陣列單元30的周圍。驅(qū)動(dòng)電路部分是由寫入和掃描電路40、供電掃描電路50、信號(hào)輸出電路60等配置成的，并且驅(qū)動(dòng)像素陣列單元30的每個(gè)像素20。這里，當(dāng)有機(jī)EL顯示裝置10支持彩色顯示時(shí)，作為形成彩色圖像的單元的一個(gè)像素(單位像素)是由多個(gè)子像素配置成的，并且每個(gè)子像素等同于圖11中的像素20。更具體地講，一個(gè)像素是由(例如)三個(gè)子像素配置成的，即，發(fā)紅(R)光的子像素、發(fā)綠(G)光的子像素和發(fā)藍(lán)(B)光的子像素。然而，一個(gè)像素并不局限于RGB的三個(gè)基本顏色的子像素的組合，并且一個(gè)像素可以是將一種顏色或多種顏色的子像素進(jìn)一步增加到三個(gè)基本顏色的子像素而配置成的。更具體地講，例如，一個(gè)像素有可能是通過增加發(fā)白(W)光的子像素以便提高亮度而配置成的，或一個(gè)像素是通過增加至少一個(gè)發(fā)補(bǔ)充光的子像素以便擴(kuò)大色彩再現(xiàn)范圍而配置成的。在像素陣列單元30的m行η列的像素20的布置中，掃描線Sl1至3Ini以及電源線32:至32^沿著行方向(沿著像素行的方向/像素行的像素的布置方向)連線到每個(gè)像素行。此外，在m行η列的像素20的布置中，信號(hào)線331至33 沿著列方向(沿著像素列的方向/像素列的像素的布置方向)連線到每個(gè)像素列。掃描線Sl1至31m分別連接到對應(yīng)于寫入和掃描電路40的行的輸出端。供電線32!至32m分別連接到對應(yīng)于供電掃描電路50的行的輸出端。信號(hào)線33i至33n分別連接到對應(yīng)于信號(hào)輸出電路60的列的輸出端。像素陣列單元30通常形成在諸如玻璃基板的透明絕緣基板上。因此，有機(jī)EL顯示裝置10具有平面式(平板式)顯示裝置的平板結(jié)構(gòu)。像素陣列單元30的每個(gè)像素20的驅(qū)動(dòng)電路可以是由使用非晶硅或低溫多晶硅TFT形成的。寫入和掃描電路40是由與時(shí)鐘脈沖ck同步地順序移位開始脈沖sp的移位寄存器電路等配置成的。寫入和掃描電路40順序地供應(yīng)寫入和掃描信號(hào)WS (WS1至WSm)到掃描線31 (Sl1至31J，從而當(dāng)對像素陣列單元30的每個(gè)像素20執(zhí)行圖像信號(hào)的信號(hào)電壓寫入時(shí)以行為單位掃描(行順序掃描)像素陣列單元30的每個(gè)像素20。供電掃描電路50是由與時(shí)鐘脈沖ck同步地順序移位開始脈沖sp的移位寄存器電路等配置成的。供電掃描電路50與寫入和掃描電路40中的行順序掃描同步地供應(yīng)電源電勢DS (DS1至DSm)到電源線32 (32!至32m)，電源電勢DS可以改變第一電源電勢Vcxp和低于第一電源電勢Vcxp的第二電源電勢Vini。根據(jù)電源電勢DS的VcxlZVini的改變來執(zhí)行像素20的發(fā)光/不發(fā)光的控制。信號(hào)輸出電路60根據(jù)從信號(hào)供應(yīng)源(未示出)供應(yīng)的亮度信息選擇性地輸出圖像信號(hào)的信號(hào)電壓(以下，也簡單地稱為“信號(hào)電壓”)Vsig和參考電壓V&。這里，參考電壓Vtjfs是作為圖像信號(hào)的信號(hào)電壓Vsig的參考的電勢(例如，對應(yīng)于圖象信號(hào)的黑色電平的電勢)。從信號(hào)輸出電路60輸出的信號(hào)電壓Vsig/參考電壓Vtjfs經(jīng)由信號(hào)線33 (SS1至33n)寫入通過寫入和掃描電路40相對于像素陣列單元30的每個(gè)像素20執(zhí)行掃描而選擇的像素行的單元中。換句話講， 信號(hào)輸出電路60采用行順序?qū)懭氲尿?qū)動(dòng)形式，行順序?qū)懭雽⑿盘?hào)電壓Vsig寫入到行(線)單元中。5-2.像素電路圖12為圖示了像素(像素電路)20的具體電路配置的示例的電路圖。像素20的發(fā)光單元是由有機(jī)EL元件21形成的，有機(jī)EL元件是發(fā)光亮度根據(jù)裝置中流動(dòng)的電流值而發(fā)生變化的電流驅(qū)動(dòng)型光電元件。如圖12所示，像素20是由有機(jī)EL元件21和驅(qū)動(dòng)電路配置的，驅(qū)動(dòng)電路通過使電流流到有機(jī)EL元件21而驅(qū)動(dòng)有機(jī)EL元件21。有機(jī)EL元件21配置成使得陰極電極連接到共同的電源線34，該電源線共同連線到所有的像素20。驅(qū)動(dòng)有機(jī)EL兀件21的驅(qū)動(dòng)電路具有驅(qū)動(dòng)晶體管22、與入晶體管23和保持電容器24。N溝道型TFT可以用作驅(qū)動(dòng)晶體管22和寫入晶體管23。然而，驅(qū)動(dòng)晶體管22和寫入晶體管23的導(dǎo)電型組裝僅僅作為示例，并且本公開并不局限于這種組裝。驅(qū)動(dòng)晶體管22配置成使得一側(cè)的電極(源電極/漏電極)連接到有機(jī)EL元件21的陽極電極，并且另一側(cè)的電極(源電極/漏電極)連接到電源線32(321至32111)。寫入晶體管23配置成使得一側(cè)的電極(源電極/漏電極)連接到信號(hào)線33(33i至33n)，并且另一側(cè)的電極(源電極/漏電極)連接到驅(qū)動(dòng)晶體管22的柵電極。此外，寫入晶體管23的柵電極連接到掃描線31 (31!至31m)。在驅(qū)動(dòng)晶體管22和寫入晶體管23中，一側(cè)的電極是電氣地連接到源極區(qū)/漏極區(qū)的金屬連線，并且另一側(cè)的電極是電氣地連接到漏極區(qū)/源極區(qū)的金屬連線。此外，根據(jù)一側(cè)的電極與另一側(cè)的電極的電勢關(guān)系，如果一側(cè)的電極是源電極，那么它也是漏電極，并且如果另一側(cè)的電極是漏電極，那么它也是源電極。保持電容器24配置成使得一側(cè)的電極連接到驅(qū)動(dòng)晶體管22的柵電極，并且另一側(cè)的電極連接到驅(qū)動(dòng)晶體管22的另一側(cè)的電極并且連接到有機(jī)EL元件21的陽極電極。在以上描述的構(gòu)造的像素20中，寫入晶體管23響應(yīng)于從寫入和掃描電路40通過掃描線31施加到柵電極的寫入和高活動(dòng)性的掃描信號(hào)WS而處于導(dǎo)通狀態(tài)。因此，寫入晶體管23根據(jù)從信號(hào)輸出電路60通過信號(hào)線33供應(yīng)的亮度信息對圖像信號(hào)的信號(hào)電壓Vsig或參考電壓Vtjfs進(jìn)行采樣并且將它們寫入到像素20中。使用寫入晶體管23寫入的信號(hào)電壓Vsig或參考電壓Vtjfs施加到驅(qū)動(dòng)晶體管22的柵電極并且保持在保持電容器24。當(dāng)供電線32(321至32 1)的電源電勢DS是第一電源電勢Vcxp時(shí)，驅(qū)動(dòng)晶體管22在飽和區(qū)操作，其中一側(cè)的電極是漏電極并且另一側(cè)的電極是源電極。因此，驅(qū)動(dòng)晶體管22接收來自供電線32供應(yīng)的電流并且執(zhí)行電流驅(qū)動(dòng)，并且然后執(zhí)行有機(jī)EL元件21的發(fā)光驅(qū)動(dòng)。更具體地講，驅(qū)動(dòng)晶體管22在飽和區(qū)操作并且將根據(jù)保持在保持電容器24中的信號(hào)電壓Vsig的電壓值的電流值的驅(qū)動(dòng)電流施加到有機(jī)EL元件21，并且然后通過執(zhí)行有機(jī)EL元件21的電流驅(qū)動(dòng)而發(fā)光。當(dāng)電源電勢DS從第一電源電勢Vcxp改變到第二電源電勢Vini時(shí)，驅(qū)動(dòng)晶體管22充當(dāng)開關(guān)晶體管，其中一側(cè)的電極是源電極并且另一側(cè)的電極是漏電極。因此，驅(qū)動(dòng)晶體管22停止供應(yīng)驅(qū)動(dòng)電流到有機(jī)EL元件21并且有機(jī)EL元件21處于不發(fā)光狀態(tài)。換句話講，驅(qū)動(dòng)晶體管22還充當(dāng)控制有機(jī)EL元件21的發(fā)光/不發(fā)光的晶體管。有機(jī)EL元件21處于不發(fā)光狀態(tài)的時(shí)段是根據(jù)驅(qū)動(dòng)晶體管22的開關(guān)操作提供的，并且可以控制有機(jī)EL元件21的發(fā)光時(shí)段和不發(fā)光時(shí)段的比例( 占空比)。因?yàn)橛捎谠谝粋€(gè)顯示幀時(shí)段中根據(jù)占空比的像素發(fā)光使得模糊的余像減少，所以，具體地講，運(yùn)動(dòng)圖像的
圖像質(zhì)量可以更佳。從供電掃描電路50經(jīng)由電源線32選擇性地供應(yīng)的第一電源電勢Vcxp和第二電源電勢Vini中的第一電源電勢Vcxp是用于供應(yīng)執(zhí)行有機(jī)EL元件21的發(fā)光驅(qū)動(dòng)的驅(qū)動(dòng)電流到驅(qū)動(dòng)晶體管22的電源電勢。此外，第二電源電勢Vini是用于對于有機(jī)EL元件21采取反向偏壓的電源電勢。第二電源電勢Vini被設(shè)置成低于參考電壓Vtjfs的電勢，例如，當(dāng)驅(qū)動(dòng)晶體管22的閾值電壓為Vth時(shí)被設(shè)置成低于Vtxfs-Vth的電勢,優(yōu)選地被設(shè)置成充分低于Vtxfs-Vth的電勢。5-3.掃描電路在以上描述的有機(jī)EL顯示裝置10中，根據(jù)以上描述的第一實(shí)施例、第二實(shí)施例和第三實(shí)施例的電平移位電路100A、100B和100?？梢杂米髯鳛橄袼仃嚵袉卧?0的外圍電路的寫入和掃描電路40或供電掃描電路50的末級(jí)反相電路的前級(jí)電路。以下，作為示例，描述了根據(jù)第一實(shí)施例、第二實(shí)施例和第三實(shí)施例的電平移位電路100A、100B和100。，其中電平移位電路用作寫入和掃描電路40的末級(jí)反相電路的前級(jí)電路。圖13為圖示了寫入和掃描電路40的配置的示例的方塊圖。如圖13所示，寫入和掃描電路40是由(例如)移位寄存器電路41、邏輯電路組42、電平移位電路組43和末級(jí)的反相電路組44配置成的。移位寄存器電路41配置成使得對應(yīng)于像素陣列單元30的的行數(shù)m的級(jí)數(shù)的移位級(jí)(轉(zhuǎn)移級(jí)/單位電路)級(jí)聯(lián)連接，并且開始脈沖sp與時(shí)鐘脈沖ck同步地順序移位并且然后移位脈沖從每個(gè)移位級(jí)順序輸出。邏輯電路組42、電平移位電路組43和反相電路組44分別是由與像素陣列單元30的的行數(shù)m相對應(yīng)的數(shù)目個(gè)的邏輯電路42i至42m、電平移位電路43i至43m以及末級(jí)反相電路441至44 1配置成的。邏輯電路組42的每個(gè)邏輯電路42i至42m將從與移位寄存器電路41對應(yīng)的移位級(jí)輸出的移位脈沖的定時(shí)調(diào)節(jié)為預(yù)定定時(shí)的掃描脈沖。電平移位電路組43的每個(gè)電平移位電路431至43 1將邏輯電平的掃描脈沖電平移位(電平轉(zhuǎn)換)到更高電平的掃描脈沖。末級(jí)的反相電路組44的每個(gè)反相電路41至44m將電平移位后的掃描脈沖供應(yīng)到像素陣列單元30的掃描線至31m作為具有逆極性的寫入和掃描信號(hào)(脈沖WS1至WSm。在以上描述的配置的寫入和掃描電路40中，根據(jù)以上描述的每個(gè)實(shí)施例的電平移位電路100A、100B和IOOc可以用作末級(jí)的反相電路組44的每個(gè)反相電路4七至44m。如上所述，電平移位電路100A、100B和100?？梢栽龃筝斎氲侥┘?jí)的反相電路200的電壓的振幅，同時(shí)保持構(gòu)成電平移位電路的每個(gè)晶體管的源極-漏極耐受電壓。因此，構(gòu)成末級(jí)的反相電路200的晶體管P21和N21的柵極-源極電壓增大并且末級(jí)的反相電路200的電阻(也就是說，晶體管P21和N21的開啟電阻)減小，使得顯示面板70的大小可以增大。更具體地講，由于掃描線3^至31m的負(fù)載因顯示面板70的增大而變大，所以存在掃描脈沖WS1至WSni的波形的銳度由于負(fù)載的影響而減小的問題。此外，末級(jí)的反相電路200的電阻減小并且從而負(fù)載的影響可以被抑制到最小。因此，顯示面板70可以更大。此外， 末級(jí)的反相電路200的輸入電壓的振幅進(jìn)一步增大并且從而可以減小配置反相電路200的晶體管P21和N21的大小。因此，可以減小電平移位電路100A、100B和IOOc的電路規(guī)模以及具有和像素陣列單元30的像素行的行數(shù)相同數(shù)量的電平移位電路100A、100B和100。的寫入和掃描電路40或供電掃描電路50的電路規(guī)模。結(jié)果，例如，如圖11所示，在與像素陣列單元30—樣裝備在顯示面板70上的寫入和掃描電路40或供電掃描電路50配置成的有機(jī)EL顯示裝置中，能夠窄化顯示面板70的框架。此外，在由置于顯示面板70的外部作為驅(qū)動(dòng)器IC的寫入和掃描電路40或供電掃描電路50配置的有機(jī)EL顯示裝置中，能夠減小驅(qū)動(dòng)器IC的大小。5-4.其他在以上描述的有機(jī)EL顯示裝置中，描述了電路配置作為示例，其中像素20的電路是由兩個(gè)N溝道晶體管22和23以及一個(gè)保持電容器24配置成的，然而，像素20并不局限于以上描述的電路配置。換句話講，例如，像素20可以提供在P溝道型TFT用作驅(qū)動(dòng)晶體管22的電路配置中或具有輔助電容器的電路配置中，其中輔助電容器用于彌補(bǔ)有機(jī)EL元件21的電容器的缺點(diǎn)并且增大圖像信號(hào)相對于保持電容器24的寫入增益，這彌補(bǔ)了有機(jī)EL元件21的電容器的缺點(diǎn)。此外，可以提供單獨(dú)地具有開關(guān)晶體管的電路配置的像素20，開關(guān)晶體管用于選擇性地寫入?yún)⒖茧妷篤tjfs或第二電源電勢Vini。此外，在以上描述的應(yīng)用示例中，描述了像素20的光電元件作為示例，其中通過使用有機(jī)EL元件將光電元件應(yīng)用到有機(jī)EL顯示裝置，然而，本公開的技術(shù)并不局限于此應(yīng)用示例。具體地講，本公開的技術(shù)可以施加到具有掃描電路的所有的顯示裝置，諸如液晶顯示裝置或等離子體顯示裝置以及使用電流驅(qū)動(dòng)型光電元件(發(fā)光元件)的顯示裝置，在電流驅(qū)動(dòng)型光電元件中，發(fā)光亮度根據(jù)裝置中流動(dòng)的電流值發(fā)生改變。此外，本公開的技術(shù)并不局限于顯示裝置并且可以應(yīng)用到諸如固態(tài)成像裝置的具有掃描電路的所有裝置。6.電子設(shè)備在輸出端配備有使用本公開的電平移位電路的掃描電路的顯示裝置可以用作所有領(lǐng)域中的電子設(shè)備的顯示部分(顯示裝置)，用于將輸入到電子設(shè)備中的圖像信號(hào)顯示為圖像，或?qū)㈦娮釉O(shè)備中生成的圖像信號(hào)顯示為圖像或圖片。從以上描述的每個(gè)實(shí)施例的描述中可以理解的是，使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路可以窄化顯示面板的框架，例如，在裝備在與像素陣列單元相同的顯示面板上的顯示裝置中。因此，在具有顯示部分的所有領(lǐng)域的電子設(shè)備中，作為其顯示部分，在顯示裝置中，使用本公開的電平移位電路作為末級(jí)的反相電路的前級(jí)的電路的掃描電路并且從而電子設(shè)備的主體的大小可以減小。電子設(shè)備可以包括，例如，諸如PDA(個(gè)人數(shù)字助理)的移動(dòng)信息用具、游戲機(jī)、筆記本式個(gè)人電腦、電子書和諸如移動(dòng)電話的移動(dòng)通信設(shè)備以及電視機(jī)、數(shù)碼相機(jī)、攝像機(jī)
坐寸ο7.本公開的配置本公開可以使用以下描述的配置。(I) 一種電平移位電路，其中由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接；其中第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端；其中所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端；其中第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且其中所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。(2)根據(jù)⑴所述的電平移位電路，其中所述第一固定電源與所述第三固定電源之間的電壓和所述第三固定電源與所述第二固定電源之間的電壓是在構(gòu)成所述第一晶體管電路至第四晶體管電路的每個(gè)晶體管的源極-漏極耐受電壓的范圍內(nèi)的電壓。(3)根據(jù)⑴或⑵所述的電平移位電路，其中所述第一輸入電壓和所述第二輸入電壓互為逆相位電壓。(4)根據(jù)⑴至(3)任一項(xiàng)所述的電平移位電路，其中所述第三固定電源的電壓具有介于所述第一固定電源的電壓與所述第二固定電源的電壓之間的值。(5)根據(jù)⑷所述的電平移位電路，其中所述第三固定電源的電壓是所述第一固定電源與所述第二固定電源的各個(gè)電壓的平均值。(6)根據(jù)⑴至(5)任一項(xiàng)所述的電平移位電路，其中所述開關(guān)元件是與構(gòu)成所述另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的晶體管具有相同導(dǎo)電型的晶體管。(7)根據(jù)⑴至(6)任一項(xiàng)所述的電平移位電路，其中所述開關(guān)元件將所述第一輸入電壓或所述第二輸入電壓用作柵極輸入。(8)根據(jù)⑴至(7)任一項(xiàng)所述的電平移位電路，其中末級(jí)的反相電路連接到所述第三晶體管電路和所述第四晶體管電路的共同連接節(jié)點(diǎn)。(9)根據(jù)⑴至⑶任一項(xiàng)所述的電平移位電路，其中所述第一固定電源是正極側(cè)電源，并且所述第二固定電源是負(fù)極側(cè)電源，并且所述第一導(dǎo)電型晶體管是P溝道型晶體管，并且所述第二導(dǎo)電型晶體管是N溝道型晶體管。(10)根據(jù)(9)所述的電平移位電路，其中所述第一固定電源的電壓高于所述第一輸入電壓和所述第二輸入電壓的高電壓側(cè)的電壓，并且
所述第二固定電源的電壓低于或等于所述第一輸入電壓和所述第二輸入電壓的低電壓側(cè)的電壓。(11)根據(jù)(9)所述的電平移位電路，其中所述第一固定電源的電壓高于末級(jí)的反相電路的正極側(cè)電源的電壓，并且所述第二固定電源的電壓與末級(jí)的反相電路的負(fù)極側(cè)電源的電壓相同。(12)根據(jù)⑴至⑶任一項(xiàng)所述的電平移位電路，其中所述第一固定電源是負(fù)極側(cè)電源，并且所述第二固定電源是正極側(cè)電源，并且所述第一導(dǎo)電型晶體管是N溝道型晶體管，并且所述第二導(dǎo)電型晶體管是P溝道型晶體管。(13)根據(jù)(12)所述的電平移位電路，其中所述第一固定電源的電壓低于所述第一輸入電壓和所述第二輸入電壓的低電壓側(cè)的電壓，并且所述第二固定電源的電壓高于或等于所述第一輸入電壓和所述第二輸入電壓的高電壓側(cè)的電壓。(14)根據(jù)(12)所述的電平移位電路，其中所述第一固定電源的電壓低于末級(jí)的反相電路的負(fù)極側(cè)電源的電壓，并且所述第二固定電源的電壓與末級(jí)的反相電路的正極側(cè)電源的電壓相同。(15) —種掃描電路，包括:末級(jí)中的反相電路；以及所述反相電路的前級(jí)中的電平移位電路，其中在所述電平移位電路中，由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接；其中第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端；其中所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端；其中第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且其中兩個(gè)晶體管電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。(16) —種顯示裝置，包括；像素陣列單元，其中包括光電元件的像素布置成矩陣狀；以及掃描電路，具有在末級(jí)中的反相電路和在所述反相電路的前級(jí)中的電平移位電路，并且掃描所述像素陣列單元的每個(gè)像素；并且其中在所述電平移位電路中，由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接；第一輸入電壓施加到第二晶體管電路，并且第二輸入電壓施加到第四晶體管電路；所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端；第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且其中開關(guān)元件被包括，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。(17) —種電子設(shè)備，包括:顯示裝置，包括:像素陣列單元，其中包括光電元件的像素布置成矩陣狀；以及掃描電路，具有在末級(jí)中的反相電路和在所述反相電路的前級(jí)中的電平移位電路，并且掃描所述像素陣列單元的每個(gè)像素；并且其中在所述電平移位電路中，由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接；其中第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端；其中所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端；其中第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且其中所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。本公開包含涉及2011年11月11日提交到日本專利局的日本優(yōu)先專利申請JP2011-247141中公開內(nèi)容的主題，其全部內(nèi)容通過引用并入與此。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，根據(jù)設(shè)計(jì)要求或其他因素，可以進(jìn)行多種修改、組合、子組合和更改，只要它們在所附權(quán)利要求書或其等效內(nèi)容的范圍內(nèi)。
權(quán)利要求
1.一種電平移位電路， 其中由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接； 其中第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端； 其中所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端； 其中第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且 其中所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。
2.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述第一固定電源與所述第三固定電源之間的電壓和所述第三固定電源與所述第二固定電源之間的電壓是在構(gòu)成所述第一晶體管電路至第四晶體管電路的每個(gè)晶體管的源極-漏極耐受電壓的范圍內(nèi)的電壓。
3.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述第一輸入電壓和所述第二輸入電壓互為逆相位電壓。
4.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述第三固定電源的電壓具有介于所述第一固定電源的電壓與所述第二固定電源的電壓之間的值。
5.根據(jù)權(quán)利要求4所述的電平移位電路， 其中所述第三固定電源的電壓是所述第一固定電源與所述第二固定電源的各個(gè)電壓的平均值。
6.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述開關(guān)元件是與構(gòu)成所述另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的晶體管具有相同導(dǎo)電型的晶體管。
7.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述開關(guān)元件將所述第一輸入電壓或所述第二輸入電壓用作柵極輸入。
8.根據(jù)權(quán)利要求1所述的電平移位電路， 其中末級(jí)的反相電路連接到所述第三晶體管電路和所述第四晶體管電路的共同連接節(jié)點(diǎn)。
9.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述第一固定電源是正極側(cè)電源，并且所述第二固定電源是負(fù)極側(cè)電源，并且 所述第一導(dǎo)電型晶體管是P溝道型晶體管， 并且所述第二導(dǎo)電型晶體管是N溝道型晶體管。
10.根據(jù)權(quán)利要求9所述的電平移位電路， 其中所述第一固定電源的電壓高于所述第一輸入電壓和所述第二輸入電壓的高電壓側(cè)的電壓，并且 所述第二固定電源的電壓低于或等于所述第一輸入電壓和所述第二輸入電壓的低電壓側(cè)的電壓。
11.根據(jù)權(quán)利要求9所述的電平移位電路， 其中所述第一固定電源的電壓高于末級(jí)的反相電路的正極側(cè)電源的電壓，并且 所述第二固定電源的電壓與末級(jí)的反相電路的負(fù)極側(cè)電源的電壓相同。
12.根據(jù)權(quán)利要求1所述的電平移位電路， 其中所述第一固定電源是負(fù)極側(cè)電源，并且所述第二固定電源是正極側(cè)電源，并且所述第一導(dǎo)電型晶體管是N溝道型晶體管，并且所述第二導(dǎo)電型晶體管是P溝道型晶體管。
13.根據(jù)權(quán)利要求12所述的電平移位電路， 其中所述第一固定電源的電壓 低于所述第一輸入電壓和所述第二輸入電壓的低電壓側(cè)的電壓，并且 所述第二固定電源的電壓高于或等于所述第一輸入電壓和所述第二輸入電壓的高電壓側(cè)的電壓。
14.根據(jù)權(quán)利要求12所述的電平移位電路， 其中所述第一固定電源的電壓低于末級(jí)的反相電路的負(fù)極側(cè)電源的電壓，并且 所述第二固定電源的電壓與末級(jí)的反相電路的正極側(cè)電源的電壓相同。
15.—種掃描電路,包括: 末級(jí)中的反相電路；以及 所述反相電路的前級(jí)中的電平移位電路， 其中在所述電平移位電路中， 由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接； 第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端； 所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端； 第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且 所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。
16.一種顯示裝置，包括:像素陣列單元，其中包括光電元件的像素布置成矩陣狀；以及掃描電路，具有在末級(jí)中的反相電路和在所述反相電路的前級(jí)中的電平移位電路，并且掃描所述像素陣列單元的每個(gè)像素； 其中在所述電平移位電路中， 由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接； 第一輸入電壓施加到所述第二晶體管電路的輸入端并且第二輸入電壓施加到所述第四晶體管電路的輸入端； 所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端； 第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且 所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。
17.—種電子設(shè)備,包括: 顯示裝置，包括: 像素陣列單元，其中包括光`電元件的像素布置成矩陣狀；以及掃描電路，具有在末級(jí)中的反相電路和在所述反相電路的前級(jí)中的電平移位電路，并且掃描所述像素陣列單元的每個(gè)像素； 其中在所述電平移位電路中， 由第一導(dǎo)電型晶體管配置成的第一晶體管電路和由第二導(dǎo)電型晶體管配置成的第二晶體管電路在第一固定電源與第二固定電源之間串聯(lián)連接，并且由所述第一導(dǎo)電型晶體管配置成的第三晶體管電路和由所述第二導(dǎo)電型晶體管配置成的第四晶體管電路在所述第一固定電源與所述第二固定電源之間串聯(lián)連接； 第一輸入電壓施加到所述第二晶體管電路的輸入端，并且第二輸入電壓施加到所述第四晶體管電路的輸入端； 所述第一晶體管電路的輸入端連接到所述第三晶體管電路和所述第四晶體管電路的輸出端，并且所述第三晶體管電路的輸入端連接到所述第一晶體管電路和所述第二晶體管電路的輸出端； 第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且 所述電平移位電路具有開關(guān)元件，所述開關(guān)元件用于當(dāng)一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路處于工作狀態(tài)時(shí)，將第三固定電源的電壓施加到另一側(cè)的所述電源側(cè)的兩個(gè)晶體管電路的雙柵極晶體管的共同連接節(jié)點(diǎn)。
全文摘要
公開了電平移位電路、掃描電路、顯示裝置和電子設(shè)備。一種電平移位電路，其中第一晶體管電路和第二晶體管電路串聯(lián)連接，第三晶體管電路和第四晶體管電路串聯(lián)連接；第一輸入電壓應(yīng)用到第二晶體管電路，并且第二輸入電壓應(yīng)用到第四晶體管電路；第一晶體管電路的輸入端連接到第三晶體管電路和第四晶體管電路的輸出端，并且第三晶體管電路的輸入端連接到第一晶體管電路和第二晶體管電路的輸出端；第一固定電源側(cè)的兩個(gè)晶體管電路和第二固定電源側(cè)的兩個(gè)晶體管電路中的至少一側(cè)的兩個(gè)晶體管電路是由雙柵極晶體管配置成的；并且電平移位電路具有用于將電壓施加到共同連接節(jié)點(diǎn)的開關(guān)元件。
文檔編號(hào)G09G3/32GK103106869SQ20121044694
公開日2013年5月15日 申請日期2012年11月5日 優(yōu)先權(quán)日2011年11月11日
發(fā)明者山本哲郎, 內(nèi)野勝秀 申請人:索尼公司