專利名稱：一種嵌入式系統(tǒng)綜合實驗平臺的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于實驗設(shè)備技術(shù)領(lǐng)域，尤其是涉及一種嵌入式系統(tǒng)綜合實驗平臺。
背景技術(shù)：
隨著計算機技術(shù)和半導(dǎo)體技術(shù)的迅猛發(fā)展，單片機等嵌入式微控制器在各個領(lǐng)域取得了廣泛的應(yīng)用。目前ARM微處理器和FPGA微處理器已廣泛應(yīng)用于無線產(chǎn)品、PDA、GPS、消費電子、汽車電子、工業(yè)控制、醫(yī)療產(chǎn)品、智能卡等領(lǐng)域。傳統(tǒng)的ARM實驗箱和FPGA實驗箱是獨立設(shè)置的，沒有既能進行ARM學(xué)習，又能進行FPGA學(xué)習的綜合實驗箱，而且傳統(tǒng)的ARM實驗箱和FPGA實驗箱是將所有的模塊集合在一塊電路板上，在學(xué)生進行實驗時只需根據(jù)實驗手冊進行簡單操作即可，也只能將自己編好的程序加載到ARM微處理器或FPGA微處理器上進行實驗，學(xué)生只會對程序進行修改，但不能很好的了解硬件電路的連接關(guān)系，也不能很好地理解軟件和硬件之間的聯(lián)系，所以不利于掌握這門技術(shù)，也不利于學(xué)生實際動手能力的培養(yǎng)。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)中的不足，提供一種嵌入式系統(tǒng)綜合實驗平臺，其結(jié)構(gòu)簡單，設(shè)計合理，接線方便，使用靈活方便，有利于學(xué)生迅速掌握當前飛速發(fā)展的ARM微處理器和FPGA微處理器技術(shù)，實現(xiàn)成本低且使用效果好，便于推廣使用。為解決上述技術(shù)問題，本實用新型采用的技術(shù)方案是一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于包括ARM最小系統(tǒng)、FPGA最小系統(tǒng)、總線接口、輸入設(shè)備、輸出設(shè)備和為各用電單元供電的電源電路，所述ARM最小系統(tǒng)包括ARM微處理器以及與ARM微處理器相接的第一晶振電路、第一復(fù)位電路、第一 JTAG接口電路和第一測試電路；所述FPGA最小系統(tǒng)包括FPGA微處理器以及與FPGA微處理器相接的第二晶振電路、第二復(fù)位電路、第二 JTAG接口電路、ASP接口電路和第二測試電路；所述總線接口包括與ARM微處理器相接的以太網(wǎng)接口和串行總線接口，以及與FPGA微處理器相接的CAN總線接口 ；所述輸入設(shè)備包括與ARM微處理器的輸入端相接的第一 4X4矩陣鍵盤和與FPGA微處理器的輸入端相接的第二4X4矩陣鍵盤；所述輸出設(shè)備包括與ARM微處理器的輸出端相接的數(shù)碼管和點陣式液晶顯示器，以及與FPGA微處理器的輸出端相接的VGA顯示器。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述ARM微處理器為ARMCotex-M3微處理器。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述FPGA微處理器為Cyclone系列的FPGA器件。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述FPGA微處理器為芯片EP1C3T144C8N。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述第一測試電路和第二測試電路均為LED燈。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述電源電路上連接有USB接口。上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述數(shù)碼管和點陣式液晶顯示器均通過IDCio連接線與ARM微處理器的輸出端相接。 上述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述VGA顯示器通過IDClO連接線與FPGA微處理器的輸出端相接。本實用新型與現(xiàn)有技術(shù)相比具有以下優(yōu)點1、本實用新型電路結(jié)構(gòu)簡單，設(shè)計合理，接線方便。2、本實用新型既可以加工成成品直接提供給學(xué)生使用，也可以制作成開發(fā)板套件提供給學(xué)生學(xué)習使用，開發(fā)板套件由本實用新型的電路圖、印制好的PCB板和PCB板上需要焊接的元器件構(gòu)成，使用靈活方便。3、使用本實用新型進行實驗，學(xué)生既能夠掌握ARM和FPGA嵌入式系統(tǒng)的電路連接，又能夠掌握ARM和FPGA編程，能夠很好的了解硬件電路的連接關(guān)系以及軟件和硬件之間的聯(lián)系，有利于學(xué)生迅速掌握當前飛速發(fā)展的ARM微處理器和FPGA微處理器技術(shù)，也利于學(xué)生實際動手能力的培養(yǎng)。4、本實用新型的實用性強，較之傳統(tǒng)的實驗箱實現(xiàn)成本低且使用效果好，便于推廣使用。綜上所述，本實用新型結(jié)構(gòu)簡單，設(shè)計合理，接線方便，使用靈活方便，有利于學(xué)生迅速掌握當前飛速發(fā)展的ARM微處理器和FPGA微處理器技術(shù)，實現(xiàn)成本低且使用效果好，便于推廣使用。下面通過附圖和實施例，對本實用新型的技術(shù)方案做進一步的詳細描述。

圖1為本實用新型的電路原理框圖。附圖標記說明I一ARM最小系統(tǒng)；1-1 一ARM微處理器； 1-2—第一晶振電路；1-3—第一復(fù)位電路；1-4一第一 JTAG接口電路；1-5—第一測試電路； 2 — FPGA最小系統(tǒng)； 2-1—FPGA微處理器；2-2一第二晶振電路； 2-3—第二復(fù)位電路；2-4-第二 JTAG 接口電路；2-5-ASP 接口電路；2-6—第二測試電路； 3_1—以太網(wǎng)接口； 3-2—串行總線接口；3-3-CAN總線接口 ；4_1_第一 4X4矩陣鍵盤；4-2—第二 4X4矩陣鍵盤；5-1—數(shù)碼管；5-2-點陣式液晶顯示器；5-3-VGA顯示器；6—USB 接口； 7—電源電路。
具體實施方式
如圖1所示，本實用新型包括ARM最小系統(tǒng)1、FPGA最小系統(tǒng)2、總線接口、輸入設(shè)備、輸出設(shè)備和為各用電單兀供電的電源電路7，所述ARM最小系統(tǒng)I包括ARM微處理器1_1以及與ARM微處理器1-1相接的第一晶振電路1-2、第一復(fù)位電路1-3、第一 JTAG接口電路1-4和第一測試電路1-5 ;所述FPGA最小系統(tǒng)2包括FPGA微處理器2_1以及與FPGA微處理器2-1相接的第二晶振電路2-2、第二復(fù)位電路2-3、第二 JTAG接口電路2_4、ASP接口電路2-5和第二測試電路2-6 ;所述總線接口包括與ARM微處理器1-1相接的以太網(wǎng)接口 3_1和串行總線接口 -2，以及與FPGA微處理器2-1相接的CAN總線接口 -3 ;所述輸入設(shè)備包括與ARM微處理器1-1的輸入端相接的第一 4X4矩陣鍵盤4-1和與FPGA微處理器2_1的輸入端相接的第二 4X4矩陣鍵盤4-2 ;所述輸出設(shè)備包括與ARM微處理器1-1的輸出端相接的數(shù)碼管5-1和點陣式液晶顯示器5-2，以及與FPGA微處理器2-1的輸出端相接的VGA顯示器5-3。本實施例中，所述ARM微處理器1-1為ARM Cotex_M3微處理器，例如選擇LM3S8xx系列芯片。所述FPGA微處理器2-1為Cyclone系列的FPGA器件，具體地，所述FPGA微處理器2-1為芯片EP1C3T144C8N。所述第一測試電路1-5和第二測試電路2-6均為LED燈，第一測試電路1-5用于測試ARM最小系統(tǒng)I是否能夠正常工作，第二測試電路2-6用于測試FPGA最小系統(tǒng)2是否能夠正常工作。所述電源電路7上連接有USB接口 6，這樣使得本實用新型既可以采用5V直流電源供電，也可以采用USB線纜連接電腦的USB接口進行供電，使用靈活方便。所述數(shù)碼管5-1和點陣式液晶顯示器5-2均通過I DClO連接線與ARM微處理器1-1的輸出端相接。所述VGA顯示器5-3通過I DClO連接線與FPGA微處理器2_1的輸出端相接。具體實施時，所述電源電路7由用于將5V電壓轉(zhuǎn)換成3. 3V電壓的3. 3V降壓電路和用于將3. 3V電壓轉(zhuǎn)換成1. 5V電壓的1. 5V降壓電路構(gòu)成，具體地，3. 3V降壓電路可以采用芯片ASM1117-3. 3來實現(xiàn)，1. 5V降壓電路可以采用芯片ASM1117-1. 5來實現(xiàn)。本實用新型中，芯片EP1C3T144C8N由1. 5V降壓電路和3. 3V降壓電路共同供電，其余用電單元均由3. 3V降壓電路供電。本實用新型使用時，實驗老師可以提供開發(fā)板套件給學(xué)生，套件包括本實用新型的電路圖、印制好的PCB板和PCB板上需要焊接的元器件，即構(gòu)成本實用新型中各功能單元的元器件。學(xué)生拿到開發(fā)板套件后，可以先學(xué)習電路圖，然后根據(jù)電路圖中的連接關(guān)系將元器件焊接在PCB板上，這樣就完成了本實用新型的制作。制作完成后，學(xué)生可以通過第一測試電路1-5測試ARM最小系統(tǒng)I是否能夠正常工作，并通過第二測試電路2-6測試FPGA最小系統(tǒng)2是否能夠正常工作，當ARM最小系統(tǒng)I和FPGA最小系統(tǒng)2均能夠正常工作時，學(xué)生便可以根據(jù)具體的課程內(nèi)容，將自己編好的程序加載到ARM微處理器1-1或FPGA微處理器2-1上進行實驗，學(xué)習第一 4X4矩陣鍵盤4-1和第二 4X4矩陣鍵盤4_2的使用，學(xué)習數(shù)碼管5-1、點陣式液晶顯示器5-2和VGA顯示器5-3的使用，并學(xué)習以太網(wǎng)接口 3_1、串行總線接口 3-2和CAN總線接口 3-3的使用。使用本實用新型進行實驗，學(xué)生既能夠掌握ARM和FPGA嵌入式系統(tǒng)的電路連接，又能夠掌握ARM和FPGA編程，有利于學(xué)生迅速掌握當前飛速發(fā)展的ARM微處理器和FPGA微處理器技術(shù)，必將使學(xué)生在未來的工作中能夠迅速進入角色。以上所述，僅是本實用新型的較佳實施例，并非對本實用新型作任何限制，凡是根據(jù)本實用新型技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、變更以及等效結(jié)構(gòu)變化，均仍屬于本實用新型技術(shù)方案的保護范圍內(nèi)。
權(quán)利要求1.一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于包括ARM最小系統(tǒng)(1)、FPGA最小系統(tǒng) (2)、總線接口、輸入設(shè)備、輸出設(shè)備和為各用電單元供電的電源電路(7)，所述ARM最小系統(tǒng)(I)包括ARM微處理器(1-1)以及與ARM微處理器(1-1)相接的第一晶振電路(1-2)、第一復(fù)位電路(1-3)、第一 JTAG接口電路(1-4)和第一測試電路(1-5);所述FPGA最小系統(tǒng)(2)包括FPGA微處理器(2-1)以及與FPGA微處理器(2-1)相接的第二晶振電路(2-2)、第二復(fù)位電路(2-3)、第二 JTAG接口電路(2-4)、ASP接口電路(2-5)和第二測試電路(2_6); 所述總線接口包括與ARM微處理器(1-1)相接的以太網(wǎng)接口(3-1)和串行總線接口(3-2)， 以及與FPGA微處理器(2-1)相接的CAN總線接口(3_3);所述輸入設(shè)備包括與ARM微處理器(1-1)的輸入端相接的第一 4X4矩陣鍵盤(4-1)和與FPGA微處理器(2-1)的輸入端相接的第二 4X4矩陣鍵盤(4-2);所述輸出設(shè)備包括與ARM微處理器(1-1)的輸出端相接的數(shù)碼管(5-1)和點陣式液晶顯示器(5-2)，以及與FPGA微處理器(2-1)的輸出端相接的VGA 顯不器(5-3)。
2.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述ARM微處理器(1-1)為ARM Cotex-M3微處理器。
3.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述FPGA微處理器(2-1)為Cyclone系列的FPGA器件。
4.按照權(quán)利要求3所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述FPGA微處理器(2-1)為芯片 EP1C3T144C8N。
5.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述第一測試電路(1-5)和第二測試電路(2-6)均為LED燈。
6.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述電源電路(7)上連接有USB接口(6)。
7.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述數(shù)碼管 (5-1)和點陣式液晶顯示器(5-2)均通過I DClO連接線與ARM微處理器(1_1)的輸出端相接。
8.按照權(quán)利要求1所述的一種嵌入式系統(tǒng)綜合實驗平臺，其特征在于所述VGA顯示器(5-3)通過IDClO連接線與FPGA微處理器(2-1)的輸出端相接。
專利摘要本實用新型公開了一種嵌入式系統(tǒng)綜合實驗平臺，包括ARM最小系統(tǒng)、FPGA最小系統(tǒng)、總線接口、輸入設(shè)備、輸出設(shè)備和電源電路，ARM最小系統(tǒng)包括ARM微處理器以及第一晶振電路、第一復(fù)位電路、第一JTAG接口電路和第一測試電路；FPGA最小系統(tǒng)包括FPGA微處理器以及第二晶振電路、第二復(fù)位電路、第二JTAG接口電路、ASP接口電路和第二測試電路；總線接口包括以太網(wǎng)接口、串行總線接口和CAN總線接口；輸入設(shè)備包括第一4×4矩陣鍵盤和第二4×4矩陣鍵盤；輸出設(shè)備包括數(shù)碼管、點陣式液晶顯示器和VGA顯示器。本實用新型結(jié)構(gòu)簡單，設(shè)計合理，接線方便，使用靈活方便，實現(xiàn)成本低且使用效果好，便于推廣使用。
文檔編號G09B23/18GK202855155SQ201220509400
公開日2013年4月3日 申請日期2012年9月27日 優(yōu)先權(quán)日2012年9月27日
發(fā)明者柴鈺, 尚長春, 張肖波, 安靜宇 申請人:西安科技大學(xué)