專利名稱：一種用于計算機硬件課程共享實驗設備的方法及裝置的制作方法
技術領域：
本發(fā)明涉及一種用于計算機硬件課程共享實驗設備的方法及裝置，屬于計算機實驗儀器領域。
背景技術：
高校計算機及其相關專業(yè)硬件課程實踐教學的重要性不言而喻，但長期以來，各門課程的實驗平臺相對獨立。如計算機組成原理TEC系列實驗箱、微機原理與接口的TPC系列實驗箱、數(shù)字邏輯電路的TPE和TDS系列實驗箱、單片機和嵌入式系統(tǒng)的TEB系列實驗箱等。這些箱式實驗平臺普遍存在以下幾個方面的問題，首先，實驗平臺成本較高，其控制電路由單片機和相關邏輯組成，設計固定、控制復雜，不便于實驗系統(tǒng)的升級和功能擴展，除非更換實驗平臺；其次，一門課程一個平臺，開設了多少門課就可能需要多少個平臺，沒有充分利用實驗環(huán)境，資源利用率低；另外，對學生而言，一門課需要學習一個新的平臺，課程結(jié)束這個平臺也可能不會再用，這樣增加了學生負擔，也會造成了知識掌握不牢固、學藝不精的狀況。為了改變這種狀況，國內(nèi)有些高水平大學直接采用通用的FPGA開發(fā)板作為硬件課程的實驗平臺，這些大學的數(shù)字邏輯、組成原理、系統(tǒng)結(jié)構(gòu)、接口技術及嵌入式系統(tǒng)等硬件實驗都在FPGA開發(fā)板上設計實現(xiàn),如Xilinx Spartan系列開發(fā)板和ALTERA DE2系列開發(fā)板等。通用FPGA開發(fā)板方式解決了獨立實驗箱存在的問題，降低了成本，提高了實驗資源利用率，減輕了學生需要學習多個實驗平臺的負擔，但仍存在一些問題，如驗證實驗結(jié)果時，需要將內(nèi)部邏輯引出到芯片的外部引腳上，此時，實驗者的輸入、輸出數(shù)量受到FPGA引腳的限制，從而限制了實驗者設計的靈活性和設計規(guī)模，又如缺乏通用的實驗軟件，導致實驗現(xiàn)象不直觀、實驗調(diào)試不方便，學生設計完成后，除了通過仿真來檢查實驗設計的正確性夕卜，只能通過開發(fā)板開關輸入信息、通過指示燈顯示結(jié)果的方式來驗證和判斷設計的正確性。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術中存在的問題，本發(fā)明提出一種用于計算機硬件課程共享實驗設備的方法及裝置，該方法及裝置可以實現(xiàn)多門硬件課程對實驗設備的需求，可滿足不同課程實驗內(nèi)容的要求，提高了實驗設備的利用率，大大節(jié)省實驗成本，同時可以直觀地顯示實驗結(jié)果，便于教師與學生的使用和操作。為了實現(xiàn)上述發(fā)明目的，本發(fā)明提出了這樣一種技術方案一種用于計算機硬件課程共享實驗設備的方法，包括以下步驟(I)將通用FPGA開發(fā)板與計算機通過USB總線相連；(2)計算機安裝具有自定義功能的實驗軟件；(3)在FPGA內(nèi)設計接口電路，通過通用內(nèi)部端口與學生實驗模塊連接；(4)在FPGA內(nèi)設計控制電路，控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信，所述控制電路通過USB總線與計算機相連,通過Avalon總線與接口電路相連。其中，步驟(2)中的實驗軟件以圖形化的界面為實驗者提供通用的實驗操作平臺，以自定義的方式為不同的硬件課程的實驗提供統(tǒng)一的操作界面，通過按需動態(tài)加載實驗原理圖達到操作界面與實驗內(nèi)容的一致性；通過在原理圖上任意添加并配置虛擬端口、利用虛擬端口實現(xiàn)實驗數(shù)據(jù)及命令的輸入和實驗結(jié)果及中間數(shù)據(jù)的顯示的方法。其中，步驟(3 )中的接口電路是自定義邏輯，由一組基本PIO組成，提供兩類端口，一類面向Avalon總線,一類面向?qū)W生實驗模塊。其中，步驟(4)中的控制電路是嵌入在FPGA內(nèi)以NIOS為核心的的SOPC系統(tǒng)，通過執(zhí)行NIOS程序接收實驗軟件的命令和數(shù)據(jù)，解析后傳送給學生實驗模塊，封裝學生實驗模塊的輸出傳送給實驗軟件，實現(xiàn)實驗軟件與學生實驗模塊間的數(shù)據(jù)通信。同時，本發(fā)明還提出了一種用于計算機硬件課程共享實驗設備的裝置，包括計算機、控制電路、接口電路和學生實驗模塊；其中計算機安裝具有自定義功能的實驗軟件；控制電路控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信，并與計算機通過USB總線相連；接口電路連接控制電路和學生實驗模塊，并與控制電路通過Avalon總線相連，學生實驗模塊是學生實驗設計的承載載體，并與接口電路通過通用內(nèi)部端口相連。進一步地，上述控制電路包括NIOS軟核處理器、USB接口邏輯、存儲器模塊和JTAG接口邏輯,它們之間通過Avalon總線連接。進一步地，上述接口電路是自定義邏輯，由一組基本PIO組成，提供兩類端口，一類面向Avalon總線，一類面向?qū)W生實驗模塊。更近一步地，控制電路、接口電路和學生實驗模塊在通用FPGA開發(fā)板上設計實現(xiàn)，其中控制電路、接口電路固化在FPGA內(nèi)，學生實驗模塊由學生設計并在FPGA內(nèi)實現(xiàn)。其中，開發(fā)板選用ALTERA DE2-115開發(fā)板。上述技術方案有以下有益效果本方法及裝置滿足了數(shù)字邏輯電路、計算機組成原理、系統(tǒng)結(jié)構(gòu)、接口技術及嵌入式系統(tǒng)等硬件實驗對實驗設備的要求，充分利用實驗環(huán)境，提高資源利用率；便于實驗系統(tǒng)的升級和功能擴展；減輕了學生需要學習多個實驗平臺的負擔，同時實驗軟件為使用者提供更直觀的實驗過程與結(jié)果，便于學生和教師的使用和操作。


圖1為本發(fā)明的邏輯結(jié)構(gòu)圖。圖2為本發(fā)明的實驗軟件流程圖。圖3為本發(fā)明的實驗軟件添加并配置輸入輸出接口的流程圖。圖4為計算機組成原理加減運算電路實驗整體測試界面圖。圖5為計算機組成原理加減運算電路實驗局部測試界面圖。
具體實施例方式下面結(jié)合附圖和具體施實例對本發(fā)明做進一步描述本發(fā)明提出了一種用于計算機硬件課程共享實驗設備的方法，包括(I)將通用FPGA開發(fā)板與計算機通過USB總線相連；
(2)計算機安裝具有自定義功能的實驗軟件；(3)在FPGA內(nèi)設計接口電路，通過通用內(nèi)部端口與學生實驗模塊連接；(4)在FPGA內(nèi)設計控制電路，控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信，所述控制電路通過USB總線與計算機相連,通過Avalon總線與接口電路相連。本發(fā)明的優(yōu)選實施例基于計算機和ALTERA DE2-115開發(fā)板，如圖1所示，包括計算機、控制電路、接口電路和學生實驗模塊四個部分；其中學生實驗模塊是ALTERA DE2-115開發(fā)板FPGA內(nèi)的自由區(qū)域，實驗內(nèi)容由實驗者設計實現(xiàn)，可以是不同硬件課程的實驗內(nèi)容；計算機通過運行EDA開發(fā)軟件完成實驗的硬件設計并下載，然后運行PC機實驗軟件，以圖形化的界面完成實驗過程的控制，通過加載實驗原理圖、添加并配置虛擬端口、利用虛擬端口完成實驗數(shù)據(jù)的輸入和實驗結(jié)果及中間數(shù)據(jù)的顯示；控制電路由基于FPGA的以NIOS處理器為核心的SOPC系統(tǒng)組成，通過NIOS處理器執(zhí)行NIOS軟件為計算機和實驗模塊之間的數(shù)據(jù)通信提供服務；接口電路連接控制電路和學生實驗模塊，為學生實驗模塊提供通用的內(nèi)部端口 ；控制電路、接口電路和學生實驗模塊集成在一塊FPGA芯片內(nèi)部。如圖1所示，控制電路是嵌入在FPGA內(nèi)以NIOS為核心的的SOPC系統(tǒng)，通過執(zhí)行NIOS程序接收實驗軟件的命令和數(shù)據(jù)，解析后傳送給學生實驗模塊，封裝學生實驗模塊的輸出傳送給實驗軟件，實現(xiàn)實驗軟件與學生實驗模塊間的數(shù)據(jù)通信?？刂齐娐钒∟IOS軟核處理器、USB接口邏輯、存儲器模塊和JTAG接口邏輯，它們之間通過Avalon總線連接；其中，NIOS II軟核處理器執(zhí)行NIOS程序，一方面與PC機實驗軟件通信，另一方面直接訪問硬件，完成對實驗模塊的讀寫，以實現(xiàn)PC機實驗軟件與實驗模塊的數(shù)據(jù)通信；存儲器模塊為NIOS軟核處理器執(zhí)行程序提供存儲空間；USB接口邏輯，實現(xiàn)PC機實驗軟件通過USB總線和NIOS系統(tǒng)間的數(shù)據(jù)交換JTAG接口邏輯由JTAG UART組成，連接DE2-70開發(fā)板上的UBS Blaster接口，實驗者在PC機上用Quartus II完成硬件的設計，通過此接口將設計下載到開發(fā)板的FPGA。圖1中的接口電路為實驗模塊提供通用的內(nèi)部端口，由一組基本PIO組成，提供兩類端口，一類面向Avalon總線，與控制電路相連；一類面向?qū)W生實驗模塊，由實驗模塊調(diào)用。PIO的個數(shù)、方向和寬度都可以自定義，以滿足不同課程實驗內(nèi)容的要求。圖2為本發(fā)明的實驗軟件以圖形化的界面為實驗者提供通用的實驗操作平臺，以自定義的方式為不同的硬件課程的實驗提供統(tǒng)一的操作界面，通過按需動態(tài)加載實驗原理圖達到操作界面與實驗內(nèi)容的一致性；通過在原理圖上任意添加并配置虛擬端口、利用虛擬端口實現(xiàn)實驗數(shù)據(jù)及命令的輸入和實驗結(jié)果及中間數(shù)據(jù)的顯示的方法，以滿足實驗者的輸入輸出的需求。為了使實驗軟件具有通用性，實驗軟件本身不限制實驗內(nèi)容，通過導入實驗原理圖的方式來實現(xiàn)實驗內(nèi)容與實驗操作界面的一致性；通過在實驗原理圖上添加虛擬輸入端口實現(xiàn)實驗數(shù)據(jù)的輸入，以替代傳統(tǒng)實驗箱的開關輸入；通過在實驗原理圖上添加虛擬輸出端口實現(xiàn)實驗結(jié)果的輸出，以替代傳統(tǒng)實驗箱的指示燈顯示。圖3為本發(fā)明的實驗軟件添加并配置虛擬輸入輸出端口的流程圖。為了使實驗操作更方便、可靠、直觀，本發(fā)明實施例實驗軟件利用文本框作為實驗的虛擬輸入輸出端口，采用動態(tài)生成文本框的方法，實驗者可根據(jù)需要任意添加虛擬輸入和輸出端口，該端口可以是實驗模塊的輸入輸出端口，也可以對應中間的任意部件。虛擬端口可以根據(jù)需要任意添加，因此可以對實驗整體或者某個局部進行測試與驗證。圖4中，Edit_no是動態(tài)生成文本框的計數(shù)變量，Edit_config數(shù)組記載文本框的配置信息。初始化工作將文本框計數(shù)變量Edit_no和記載配置信息的數(shù)組Edit_config清O。之后,每添加一個文本框,計數(shù)變量加1，每配置一個文本框，就修改配置數(shù)組相應的信息。數(shù)組Edit_config的元素下標與文本框的序號對應，元素值是與文本框相對應的低層硬件端口的序號，如Edit_config[X]的值為y，表示第X文本框與低層y端口對應。文本框添加結(jié)束，實驗者就可以通過輸入文本框輸入數(shù)據(jù)，并組織數(shù)據(jù)送輸入緩沖區(qū)，最后傳送到下層的實驗模塊，從輸出端口讀取實驗結(jié)果并顯示在輸出文本框。其中輸入緩沖區(qū)的結(jié)構(gòu)定義如表I所示。表I輸入緩沖區(qū)結(jié)構(gòu)
權(quán)利要求
1.一種用于計算機硬件課程共享實驗設備的方法，其特征在于，包括以下步驟: (1)將通用FPGA開發(fā)板與計算機通過USB總線相連； (2)計算機安裝具有自定義功能的實驗軟件； (3)在FPGA內(nèi)設計接口電路，通過通用內(nèi)部端口與學生實驗模塊連接； (4)在FPGA內(nèi)設計控制電路，控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信，所述控制電路通過USB總線與計算機相連,通過Avalon總線與接口電路相連。
2.如權(quán)利要求1所述的一種用于計算機硬件課程共享實驗設備的方法，其特征在于，所述步驟(2)中的實驗軟件以圖形化的界面為實驗者提供通用的實驗操作平臺，以自定義的方式為不同的硬件課程的實驗提供統(tǒng)一的操作界面，通過按需動態(tài)加載實驗原理圖達到操作界面與實驗內(nèi)容的一致性；通過在原理圖上任意添加并配置虛擬端口、利用虛擬端口實現(xiàn)實驗數(shù)據(jù)及命令的輸入和實驗結(jié)果及中間數(shù)據(jù)的顯示的方法。
3.如權(quán)利要求1所述的一種用于計算機硬件課程共享實驗設備的方法，其特征在于，所述步驟(3)中的接口電路是自定義邏輯，由一組基本PIO組成，提供兩類端口，一類面向Avalon總線,一類面向?qū)W生實驗模塊。
4.如權(quán)利要求1所述的一種用于計算機硬件課程共享實驗設備的方法，其特征在于，所述步驟(4)中的控制電路是嵌入在FPGA內(nèi)以NIOS為核心的的SOPC系統(tǒng)，通過執(zhí)行NIOS程序接收實驗軟件的命令和數(shù)據(jù)，解析后傳送給學生實驗模塊，封裝學生實驗模塊的輸出傳送給實驗軟件，實現(xiàn)實驗軟件與學生實驗模塊間的數(shù)據(jù)通信。
5.一種用于計算機硬件課程共享實驗設備的裝置，其特征在于，包括計算機、控制電路、接口電路和學生實驗模塊；所述計算機安裝具有自定義功能的實驗軟件；所述控制電路控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信，并與計算機通過USB總線相連；所述接口電路連接控制電路和學生實驗模塊，并與控制電路通過Avalon總線相連，所述學生實驗模塊是學生實驗設計的承載載體，并與接口電路通過通用內(nèi)部端口相連。
6.如權(quán)利要求5所述的一種用于計算機硬件課程共享實驗設備的裝置，其特征在于，所述控制電路包括NIOS軟核處理器、USB接口邏輯、存儲器模塊和JTAG接口邏輯，它們之間通過Avalon總線連接。
7.如權(quán)利要求5所述的一種用于計算機硬件課程共享實驗設備的裝置，其特征在于，所述接口電路是自定義邏輯，由一組基本PIO組成，提供兩類端口，一類面向Avalon總線，一類面向?qū)W生實驗模塊。
8.如權(quán)利要求5或6或7所述 的一種用于計算機硬件課程共享實驗設備的裝置，其特征在于，所述控制電路、接口電路和學生實驗模塊在通用FPGA開發(fā)板上設計實現(xiàn)，其中控制電路、接口電路固化在FPGA內(nèi)，學生實驗模塊由學生設計并在FPGA內(nèi)實現(xiàn)。
9.如權(quán)利要求8所述的一種用于計算機硬件課程共享實驗設備的裝置，其特征在于，所述開發(fā)板選用ALTERA DE2-115開發(fā)板。
全文摘要
本發(fā)明屬于計算機實驗儀器領域，提供一種用于計算機硬件課程共享實驗設備的方法及裝置。本發(fā)明中的方法包括以下步驟將通用FPGA開發(fā)板與計算機通過USB總線相連；計算機安裝具有自定義功能的實驗軟件；在FPGA內(nèi)設計接口電路，通過通用內(nèi)部端口與學生實驗模塊連接；在FPGA內(nèi)設計控制電路，控制實驗軟件與學生實驗模塊間的數(shù)據(jù)通信。本發(fā)明滿足了數(shù)字邏輯電路、計算機組成原理、系統(tǒng)結(jié)構(gòu)、接口技術及嵌入式系統(tǒng)等硬件實驗對實驗設備的要求，充分利用實驗環(huán)境，提高資源利用率；便于實驗系統(tǒng)的升級和功能擴展；減輕了學生需要學習多個實驗平臺的負擔，同時為使用者提供更直觀的實驗過程與結(jié)果，便于學生和教師的使用和操作。
文檔編號G09B19/00GK103077636SQ20131003616
公開日2013年5月1日 申請日期2013年1月30日 優(yōu)先權(quán)日2013年1月30日
發(fā)明者丁偉, 肖鐵軍 申請人:江蘇大學