一種有源有機(jī)發(fā)光二極管顯示背板、顯示設(shè)備的制作方法
【專利摘要】本發(fā)明公開了一種AMOLED顯示背板、顯示設(shè)備，涉及液晶顯示技術(shù)，在該AMOLED顯示背板中，VDD線的數(shù)量小于一行中子像素個數(shù)，所以減少了VDD線占用的面積，減小VDD線對電路板面積的影響，同時通過VDD連接線連接各子像素電路輸入端和VDD線，實現(xiàn)了各子像素電路輸入端和VDD線的連接。
【專利說明】一種有源有機(jī)發(fā)光二極管顯示背板、顯示設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示技術(shù)，尤其涉及一種有源有機(jī)發(fā)光二極管AMOLED顯示背板。【背景技術(shù)】
[0002]目前的有源顯示器的電源信號線，以VDD(電源電壓)為例，多采用柵格型布線，即每個子像素單元都與VDD相連，如圖1所示。該背板電源信號布線方法適用于有源液晶顯示器和有源有機(jī)發(fā)光二極管顯示器等采用有源驅(qū)動方式的平板顯示器的背板電路設(shè)計。
[0003]圖2是AMOLED背板的子像素版圖的示意圖，圖2中的電路位于背板玻璃上，且橫線以下的部分的電路上還包括封裝玻璃，即橫線以下的部分的電路位于背板玻璃和封裝玻璃之間，從圖2中可以看到每個子像素均通過金屬層布線和電源信號線VDD相連接，同時每個子像素還與柵掃描線和顯示數(shù)據(jù)信號線相連，形成柵格布線。
[0004]圖 3 為目前 AMOLED (Active matrix organic light emission diode,有源有機(jī)發(fā)光二極管)背板電路的版圖排布的示意圖。對于中小尺寸的AMOLED顯示器，直流電源信號VDD多采用FPC連接器直接從外圍的模組電路提供，在背板電路的有效顯示區(qū)域內(nèi)，采用如圖3中所示的連接方式。圖4為目前的AMOLED背板的像素電路版圖設(shè)計的示意圖，圖5a和圖5b是2T1C(2個三極管和I個電容)子像素結(jié)構(gòu)的電路原理圖和版圖示意圖，兩個TFT為常用結(jié)構(gòu)，包括柵極，源漏極，未在圖中顯示，DTFT為給像素電極供電的驅(qū)動TFT，從圖5a和圖5b中可以看出，AMOLED背板柵掃描線、顯示數(shù)據(jù)線、和電源信號線構(gòu)成一個正交的網(wǎng)狀結(jié)構(gòu)，水平方向和垂直方向一般采用不同金屬層的布線。
[0005]隨著顯示分辨率的提高，對于緊湊型版圖設(shè)計的需求成為能否實現(xiàn)最終設(shè)計的重要制約因素。而AMOLED顯示背板的背板電路設(shè)計多采用具有補(bǔ)償功能的子像素電路設(shè)計，所以每個子像素的電路結(jié)構(gòu)往往比較復(fù)雜，需要使用更多的晶體管和電容，在列與列之間有較多的布線，版圖設(shè)計受到面積的制約更為明顯。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實施例提供一種AMOLED顯示背板、顯示設(shè)備及制作方法，以減少VDD線占用的面積，減小VDD線對電路板面積的影響。
[0007]本發(fā)明實施例提供的一種AMOLED顯示背板，包括:
[0008]數(shù)量小于一行中子像素個數(shù)的VDD線以及至少一根與所述VDD線相交或異面相交的VDD連接線，其中:
[0009]所述VDD連接線用于連接各子像素電路輸入端和VDD線。
[0010]由于VDD線的數(shù)量小于一行中子像素個數(shù)，減少了 VDD線占用的面積，進(jìn)而減小VDD線對電路板面積的影響。
[0011]進(jìn)一步，為了盡量減少VDD線的數(shù)目，并減小VDD線數(shù)目減少對各子像素的影響，每個像素中包括的VDD線數(shù)目均小于3根。
[0012]更進(jìn)一步，為便于對各個子像素進(jìn)行顯示控制，每個像素中包括I根VDD線。[0013]較佳的，為了降低直流消耗，所述VDD線的寬度大于數(shù)據(jù)線的寬度。
[0014]進(jìn)一步，所述VDD線的寬度是數(shù)據(jù)線的寬度的3倍。
[0015]進(jìn)一步為便于設(shè)計和制作，同時進(jìn)一步減小線路占用的面積，所述VDD連接線與VDD線位于不同層，所述VDD連接線通過過孔連接各子像素電路輸入端和VDD線。
[0016]更進(jìn)一步，為減少一次掩膜，所述VDD連接線設(shè)置在柵極層。
[0017]較佳的，為減小電容所占用的面積，所述VDD連接線與多晶硅層形成子像素電容。
[0018]較佳的,所述VDD連接線與所述VDD線垂直
[0019]本發(fā)明實施例還提供一種顯示設(shè)備，包括本發(fā)明實施例提供的AMOLED顯示背板。
[0020]本發(fā)明實施例還提供一種AMOLED顯示背板制作方法，包括:
[0021]在柵極層進(jìn)行柵極和VDD連接線的制作；
[0022]通過過孔將所述VDD連接線分別與VDD線、各子像素電路輸入端連接。
[0023]本發(fā)明實施例提供一種AMOLED顯示背板、顯示設(shè)備及制作方法,在該AMOLED顯示背板中，VDD線的數(shù)量小于一行中子像素個數(shù)，所以減少了 VDD線占用的面積，減小VDD線對電路板面積的影響，同時通過VDD連接線連接各子像素電路輸入端和VDD線，實現(xiàn)了各子像素電路輸入端和VDD線的連接。
【專利附圖】

【附圖說明】
[0024]圖1為現(xiàn)有技術(shù)中有源顯示背板VDD線布局示意圖；
[0025]圖2為現(xiàn)有技術(shù)中有源顯示背板子像素版圖示意圖；
[0026]圖3為現(xiàn)有技術(shù)中AMOLED顯示背板電路的版圖排布示意圖；
[0027]圖4為現(xiàn)有技術(shù)中AMOLED顯示背板子像素版圖示意圖；
[0028]圖5a為現(xiàn)有技術(shù)中2T1C子像素結(jié)構(gòu)電路原理圖；
[0029]圖5b為現(xiàn)有技術(shù)中2T1C子像素版圖示意圖；
[0030]圖6為本發(fā)明實施例提供的AMOLED顯示背板子像素版圖示意圖；
[0031]圖7為本發(fā)明實施例提供的AMOLED顯示背板電路的版圖排布示意圖；
[0032]圖8為本發(fā)明實施例提供的2T1C子像素版圖示意圖；
[0033]圖9為本發(fā)明實施例提供的AMOLED顯示背板制作方法流程圖。
【具體實施方式】
[0034]本發(fā)明實施例提供一種AMOLED顯示背板、顯示設(shè)備及制作方法,在該AMOLED顯示背板中，VDD線的數(shù)量小于一行中子像素個數(shù)，所以減少了 VDD線占用的面積，減小VDD線對電路板面積的影響，同時通過VDD連接線連接各子像素電路輸入端和VDD線，實現(xiàn)了各子像素電路輸入端和VDD線的連接。
[0035]如圖6所示，本發(fā)明實施例提供的AMOLED顯示背板，包括:
[0036]數(shù)量小于一行中子像素個數(shù)的VDD線601以及至少一根與VDD線601相交或異面相交的VDD連接線602，其中:
[0037]VDD連接線602用于連接各子像素電路輸入端603和VDD線601，各子像素電路輸入端603與DTFT的源極電連接。
[0038]較佳的，VDD連接線602與VDD線601垂直。[0039]由于VDD線601的數(shù)量小于一行中子像素個數(shù)，所以不能實現(xiàn)各子像素電路輸入端603都直接連接VDD線601，所以該AMOLED顯示背板中還包括至少一根垂直VDD線601的VDD連接線602，用于連接各子像素電路輸入端603和VDD線601，在不影響子像素供電的情況下，減少了 VDD線占用的面積，進(jìn)而減小VDD線對電路板面積的影響。同時，由于各子像素電路輸入端603連接了各VDD線601，可以減小VDD線601的阻抗，進(jìn)而減小傳輸損耗。
[0040]通常，一個像素中包括三個子像素，即子像素R、子像素G、子像素B，每個子像素電路都能夠通過VDD線或VDD連接線得到供電，所以不影響子像素功能的實現(xiàn)。
[0041]如圖7所示，為AMOLED背板電路的版圖排布的示意圖，可見圖7中AA’區(qū)域中除縱向排列的VDD線外，還有橫向排列的VDD連接線，圖7中的VDD線數(shù)量小于圖3中的VDD
線數(shù)量。
[0042]進(jìn)一步，為了盡量減少VDD線的數(shù)目，并減小VDD線數(shù)目減少對各子像素的影響，可以使得每個像素中包括的VDD線數(shù)目均小于3根。
[0043]例如，可以是多個像素共用一根VDD線，也可以在某個像素中，VDD線的數(shù)目為2根。
[0044]更進(jìn)一步，可以使得每個像素中包括I根VDD線，這一根VDD線對該像素中3個子像素進(jìn)行供電，更加便于對各個子像素進(jìn)行顯示控制。
[0045]較佳的，由于I根VDD線需要為多個子像素供電，其電流增大，所以為了降低直流消耗，需要降低VDD線的阻抗，可以增大VDD線的寬度，使得VDD線的寬度大于數(shù)據(jù)線的寬度，VDD線的寬度越大，VDD線的阻抗越小，直流消耗也越小，較佳的，VDD線的寬度是數(shù)據(jù)線的寬度的3倍，現(xiàn)有技術(shù)中VDD線的寬度與數(shù)據(jù)線相同，本方案設(shè)計成3倍寬可以在不改變現(xiàn)有供電電壓的情況下通過一根VDD線給一個像素中的三個子像素同時供電，例如，VDD線的寬度可以設(shè)置為:8um左右。
[0046]為便于設(shè)計和制作，同時進(jìn)一步減小線路占用的面積，VDD連接線與VDD線位于不同層，VDD連接線可以通過過孔連接各子像素電路輸入端和VDD線。
[0047]更進(jìn)一步，可以將VDD連接線設(shè)置在柵極層，這樣，可以同時制作柵極和VDD連接線，進(jìn)而減少一次掩膜刻蝕工藝。當(dāng)然，根據(jù)實際情況，也可以將VDD連接線設(shè)置在其它層，與其它導(dǎo)電層一同制作，同樣也可以達(dá)到減少掩膜的效果。
[0048]較佳的，在以低溫多晶硅作為有源層的背板中，可以使得VDD連接線與多晶硅層形成子像素電容，從而可以減小電容所占用的面積。
[0049]如圖8所示，可以通過該版圖實現(xiàn)圖5a中所示的2T1C子像素結(jié)構(gòu)的電路，兩個TFT為常用結(jié)構(gòu)，包括柵極，源漏極，未在圖中顯示，，此時，VDD連接線多晶硅層形成子像素電容。
[0050]可見，當(dāng)采用頂發(fā)射的整體結(jié)構(gòu)時，由于OLED (organic light emission diode,有機(jī)發(fā)光二極管)器件采用蒸鍍的方式逐層沉積在背板結(jié)構(gòu)之上，OLED器件結(jié)構(gòu)中的陽極電極，采用的ITO (氧化銦錫)透明導(dǎo)電層實現(xiàn)，該ITO導(dǎo)電層位于整個背板結(jié)構(gòu)的上層，SP位于其他兩層金屬層之上，必要時依靠過孔和下層的金屬層相連接，在此結(jié)構(gòu)中VDD線采用了正交網(wǎng)絡(luò)的模式，既具有縱向的VDD線，也具有橫向的VDD連接線，并不會影響上層的ITO透明電極的排布，不會影響子像素的開口率。[0051]本發(fā)明實施例提供一種顯示設(shè)備，包括本發(fā)明實施例提供的AMOLED顯示背板。
[0052]本發(fā)明實施例還提供一種AMOLED顯示背板制作方法，如圖9所示，包括:
[0053]步驟S901、在柵極層進(jìn)行柵極和VDD連接線的制作；
[0054]步驟S902、通過過孔將VDD連接線分別與VDD線、各子像素電路輸入端連接。
[0055]其中，在柵極層進(jìn)行柵極和VDD連接線的制作，具體包括:
[0056]進(jìn)行柵極層的沉積；
[0057]對柵極層進(jìn)行掩膜，掩膜圖案包括柵極圖案和VDD連接線圖案；
[0058]進(jìn)行曝光、顯影和刻蝕，完成對柵極和VDD連接線的制作。
[0059]具體的，在制作AMOLED顯示背板時，可以采用如下方法:
[0060]在基板上首先沉積Buffer (緩沖)層，之后沉積active (有源)層，然后進(jìn)行LTPS(Low temperature poly silicon,低溫多晶娃)晶化、可采用的晶化方法有激光晶化，固態(tài)晶化等方法；
[0061]進(jìn)行有源層圖形曝光、顯影、刻蝕工藝；
[0062]進(jìn)行GI (Gate insulator，柵極絕緣層)和Gate (柵極電極)層的沉積，之后進(jìn)行Gate層的金屬曝光、顯影、刻蝕，之后利用Gate層作為薄膜晶體管溝道離子注入?yún)^(qū)域的阻擋層，再進(jìn)行源漏電極的離子摻雜；
[0063]進(jìn)行柵極金屬層Gate層的保護(hù)層ILD (Insolution layer絕緣介質(zhì)層)的沉積，并進(jìn)行源漏電極處過孔圖形的曝光、顯影、刻蝕；
[0064]進(jìn)行SD (Source/drain源級/漏極)金屬層的沉積、曝光、顯影、刻蝕來形成顯示數(shù)據(jù)線、電源信號線VDD、子像素電極的連接線及其他相應(yīng)的信號線；
[0065]進(jìn)行PLN (Planarization,平坦)層的沉積，PLN層具有保護(hù)SD金屬層的作用；
[0066]進(jìn)行像素透明電極ITO與TFT源漏電極的連接過孔的曝光、顯影、刻蝕工藝，之后進(jìn)行像素透明電極ITO層的沉積、曝光、顯影、刻蝕來形成象素電極圖形；
[0067]進(jìn)行F1DL (Pixel definition layer,像素定義層)的沉積、曝光、顯影工藝。
[0068]進(jìn)行OLED器件制備工藝，目前較為常規(guī)的方法是采用FMM (Fine metal mask,精細(xì)金屬掩模版)進(jìn)行蒸鍍完成。
[0069]采用本發(fā)明中的電源信號線排列方法，可以較大程度的使用像素電路有限的版圖面積，對于采用具有補(bǔ)償電路的子像素電路設(shè)計的版圖設(shè)計帶來很大的設(shè)計靈活度，而采用正交的電源線，也進(jìn)一步降級了在電源線上的IR drop (IR電壓降，電源線上的寄生電阻造成的電壓降)，從而在背板電路驅(qū)動電路的功耗以及在驅(qū)動電壓的margin (設(shè)計余量)上帶來更大的靈活性。
[0070]本發(fā)明實施例提供一種AMOLED顯示背板、顯示設(shè)備及制作方法，在該AMOLED顯示背板中，VDD線的數(shù)量小于一行中子像素個數(shù)，所以減少了 VDD線占用的面積，減小VDD線對電路板面積的影響，同時通過VDD連接線連接各子像素電路輸入端和VDD線，實現(xiàn)了各子像素電路輸入端和VDD線的連接。
[0071]盡管已描述了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。
[0072]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種有源有機(jī)發(fā)光二極管顯示背板，其特征在于，包括: 數(shù)量小于一行中子像素個數(shù)的電源信號線以及至少一根與所述電源信號線相交或異面相交的電源信號線連接線，其中: 所述電源信號線連接線用于連接各子像素電路輸入端和電源信號線。
2.如權(quán)利要求1所述的顯示背板，其特征在于，每個像素中包括的電源信號線數(shù)目均小于3根。
3.如權(quán)利要求2所述的顯示背板，其特征在于，每個像素中包括I根電源信號線。
4.如權(quán)利要求1所述的顯示背板，其特征在于，所述電源信號線的寬度大于數(shù)據(jù)線的覽度。
5.如權(quán)利要求4所述的顯示背板，其特征在于，所述電源信號線的寬度是數(shù)據(jù)線的寬度的3倍。
6.如權(quán)利要求1所述的顯示背板，其特征在于，所述電源信號線連接線與電源信號線位于不同層，所述電源信號線連接線通過過孔連接各子像素電路輸入端和電源信號線。
7.如權(quán)利要求6所述的顯示背板，其特征在于，所述電源信號線連接線設(shè)置在柵極層。
8.如權(quán)利要求1所述的顯示背板，其特征在于，還包括多晶硅層； 所述電源信號線連接線與多晶硅層形成子像素電容。
9.如權(quán)利要求1所述的顯示背板，其特征在于，所述電源信號線連接線與所述電源信號線垂直。
10.一種顯示設(shè)備，其特征在于，包括如權(quán)利要求1-9任一項所述的有源有機(jī)發(fā)光二極管顯示背板。
【文檔編號】G09G3/32GK103531106SQ201310515730
【公開日】2014年1月22日 申請日期:2013年10月28日 優(yōu)先權(quán)日:2013年10月28日
【發(fā)明者】王穎 申請人:京東方科技集團(tuán)股份有限公司