薄膜晶體管驅(qū)動電路及其驅(qū)動方法、液晶顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種薄膜晶體管驅(qū)動電路及其驅(qū)動方法、液晶顯示裝置，其中，所述薄膜晶體管驅(qū)動電路包括，多條掃描線，依次為每條掃描線加載掃描信號的掃描信號輸出端口，每條掃描線連接有邏輯電路，且各邏輯電路連接至控制信號線。本發(fā)明通過為驅(qū)動電路增加邏輯電路，并利用邏輯電路的邏輯關(guān)系，在設定時間內(nèi)輸入與邏輯電路的真值表相應的輸入控制信號，從而，得到輸出至掃描線的能夠改善掃描線上的掃描信號的輸出控制信號，進而達到改善關(guān)斷時的延遲失真的目的。
【專利說明】薄膜晶體管驅(qū)動電路及其驅(qū)動方法、液晶顯示裝置【技術(shù)領域】
[0001]本發(fā)明涉及顯示【技術(shù)領域】，尤其涉及一種薄膜晶體管驅(qū)動電路及其驅(qū)動方法、液晶顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中的薄膜晶體管(Thin Film Transistor，TFT)液晶顯示裝置，通過有源開關(guān)的方式來實現(xiàn)對各個像素的獨立精確控制，因此，相比之前的無源驅(qū)動可以實現(xiàn)更精細的顯示效果。
[0003]其中，TFT驅(qū)動電路中的掃描線具有一定的阻抗，因此，可以將驅(qū)動電路中的各掃描線等效為如圖1所不的串聯(lián)RC電路。
[0004]在理想情況下，當從掃描線的輸入端為其加載掃描信號時，會呈現(xiàn)如圖2 (a)所示的掃描信號波形圖，其中，TFT在^時刻開啟，在t2時刻關(guān)斷。而實際當中，由于圖1中與掃描線等價的串聯(lián)RC電路的影響，會導致掃描信號傳輸過程中掃描信號的延遲失真，形成如圖2 (b)所示的失真掃描信號波形圖，其中，TFT在^時刻開啟，在t’2時刻關(guān)斷，t’2>t2，可見，TFT在關(guān)斷時刻產(chǎn)生了延遲失真。而且，在掃描信號的傳輸過程中，掃描信號的延遲失真程度不同，越是接近掃描線末端，串聯(lián)RC的等效阻抗越大，掃描信號的延遲失真就越嚴重。
[0005]在現(xiàn)有的液晶顯示裝置中，掃描信號的延遲失真容易影響顯示質(zhì)量，導致產(chǎn)生如區(qū)域閃爍、串擾等不良問題。
[0006]目前，常見的掃描線設計方案由如下三種:
[0007]1、單邊驅(qū)動，如圖3 Ca)所示，此種方案設計簡單，但是會存在上述延遲失真等問題。
[0008]2、雙邊驅(qū)動，如圖3 (b)所示，該方案雖然可以改善延遲失真，但是設計電路較為復雜，且對時鐘信號的同步要求較高，同時，還會產(chǎn)生增加功耗、降低可靠性等問題。
[0009]3、交錯驅(qū)動，如圖3 (C)所示，雖然該方案可以從視覺方面改善延遲失真造成的不良問題(如閃爍、串擾)，但并不能從本質(zhì)上改善延遲失真；而且由于交錯驅(qū)動而增加的時鐘信號會加重驅(qū)動集成電路的負荷。

【發(fā)明內(nèi)容】

[0010]有鑒于此，本發(fā)明實施例提供一種薄膜晶體管TFT驅(qū)動電路及其驅(qū)動方法、顯示裝置，用以解決現(xiàn)有技術(shù)中存在的掃描線上關(guān)斷信號的延遲造成的信號劣化失真的問題。
[0011]本發(fā)明實施例采用以下技術(shù)方案:本發(fā)明提供一種薄膜晶體管驅(qū)動電路，所述驅(qū)動電路包括:多條掃描線；掃描信號輸出端口，用于為每條掃描線加載掃描信號；邏輯電路，與每條掃描線連接，且各邏輯電路連接至控制信號線。
[0012]本發(fā)明還提供一種對所述的驅(qū)動電路進行驅(qū)動的方法，所述方法包括:掃描信號輸出端口依次為每條掃描線加載掃描信號，以及控制信號線為連接的所述邏輯電路加載輸入控制信號，并由邏輯電路為自身所連接的掃描線加載輸出控制信號，當加載在所述掃描線上的開啟信號的時長達到第一設定時長時，所述輸出控制信號在第二設定時長內(nèi)反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)。
[0013]本發(fā)明還提供一種液晶顯示裝置，包括任一上述的驅(qū)動電路。
[0014]本發(fā)明的有益效果如下:
[0015]在本發(fā)明實施例中，通過為驅(qū)動電路增加邏輯電路，并利用邏輯電路的邏輯關(guān)系，在設定時間內(nèi)輸入與邏輯電路的真值表相應的輸入控制信號，從而，得到輸出至掃描線的能夠改善掃描線上的掃描信號的輸出控制信號，從而，改善關(guān)斷時的延遲失真。
【專利附圖】

【附圖說明】
[0016]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1為【背景技術(shù)】中掃描線與RC串聯(lián)電路的等效示意圖；
[0018]圖2 Ca)為理想情況下掃描信號的波形示意圖；
[0019]圖2 (b)為實際情況下掃描信號的波形示意圖；
[0020]圖3 Ca)為現(xiàn)有技術(shù)中單邊驅(qū)動結(jié)構(gòu)示意圖；
[0021]圖3 (b)為現(xiàn)有技術(shù)中雙邊驅(qū)動結(jié)構(gòu)示意圖；
[0022]圖3 (C)為現(xiàn)有技術(shù)中交錯驅(qū)動結(jié)構(gòu)示意圖；
[0023]圖4為本發(fā)明實施例一提供的一種薄膜晶體管驅(qū)動電路的結(jié)構(gòu)示意圖；
[0024]圖5 Ca)為第一類型的邏輯電路對應的真值表；
[0025]圖5 (b)為第二類型的邏輯電路對應的真值表；
[0026]圖6 Ca)為本發(fā)明實施例一中的提供的第一類型的邏輯電路結(jié)構(gòu)示意圖；
[0027]圖6 (b)為本發(fā)明實施例一中的提供的第二類型的邏輯電路結(jié)構(gòu)示意圖；
[0028]圖7為本發(fā)明實施例二提供的一種利用實施例一中的薄膜晶體管驅(qū)動電路進行驅(qū)動的方法步驟流程圖；
[0029]圖8為利用包含第一類型的邏輯電路的薄膜晶體管驅(qū)動電路進行驅(qū)動前、后的信號時序?qū)Ρ葓D。
【具體實施方式】
[0030]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。
[0031]在本發(fā)明實施例中，通過為驅(qū)動電路增加邏輯電路，并利用邏輯電路的邏輯關(guān)系，在設定時間內(nèi)輸入與邏輯電路的真值表相應的輸入控制信號，從而，得到輸出至掃描線的能夠改善掃描線上的掃描信號的輸出控制信號，從而，改善關(guān)斷時的延遲失真。
[0032]如圖4所示，為本發(fā)明實施例一提供的一種薄膜晶體管驅(qū)動電路的結(jié)構(gòu)示意圖，該驅(qū)動電路具體包括:
[0033]多條掃描線101。
[0034]掃描信號輸出端口 102，用于依次為每條掃描線加載掃描信號的掃描信號。
[0035]多個邏輯電路103，且各邏輯電路的一端連接在掃描線101的末端，另一端連接至控制信號線104。
[0036]在圖4所示的驅(qū)動電路圖中，由驅(qū)動集成電路(如圖中所示驅(qū)動IC)向連接的掃描信號輸出端口 102提供控制信號,驅(qū)動掃描信號輸出端口 102輸出掃描信號，同時,還為連接的各邏輯電路103提供輸入控制信號，其中，所有的控制信號及掃描信號都為周期信號，可由對驅(qū)動IC的設置控制加載高低電平的時間，以根據(jù)實際需求控制調(diào)節(jié)。
[0037]而對于圖4中的各邏輯電路103，可以為由多個薄膜晶體管組合而成的邏輯電路。在實際當中，針對以上邏輯電路103，可以區(qū)分為兩種類型的邏輯電路結(jié)構(gòu)，如圖5 (a)和圖5 (b)所示，分別為第一類型的邏輯電路對應的真值表和第二類型的邏輯電路對應的真值表，在這兩份真值表中，均是以高電平為開啟電壓(標識為I)、低電平為關(guān)斷電壓(標識為
0)為例進行邏輯分析的，然而，本發(fā)明并不對開啟電壓的電平狀態(tài)作具體限定，由于無論高電平或是低電平均可以觸發(fā)開啟薄膜晶體管，因此，還可以以低電平為開啟電壓(標識為
1)、高電平為關(guān)斷電壓(標識為O)為例進行邏輯分析，本發(fā)明在此不作贅述，只要能表述清楚所示真值表即可。
[0038]在圖5 (a)的真值表中，當掃描線上的掃描信號為低電平時，無論為邏輯電路輸入的輸入控制信號為高電平還是低電平，該邏輯電路輸出的輸出控制信號均為低電平，因此不會對掃描線上的電壓狀態(tài)為低電平的掃描信號產(chǎn)生影響。當掃描線上的掃描信號為高電平時，若為邏輯電路輸入的輸入控制信號為低電平，貝1J該邏輯電路輸出的輸出控制信號為低電平，該輸出控制信號會加載在掃描線上，使得掃描信號變?yōu)榈碗娖?；若為該邏輯電路輸入的輸入控制信號為高電平，則該邏輯電路輸出的輸出控制信號為高電平，不會對掃描線上的電壓狀態(tài)為高電平的掃描信號產(chǎn)生影響。
[0039]在圖5 (b)的真值表中，當掃描線上的掃描信號為低電平時，無論為邏輯電路輸入的輸入控制信號為高電平還是低電平，該邏輯電路輸出的輸出控制信號均為低電平，因此不會對掃描線上的電壓狀態(tài)為低電平的掃描信號產(chǎn)生影響。當掃描線上的掃描信號為高電平時，若為邏輯電路輸入的輸入控制信號為低電平，貝1J該邏輯電路輸出的輸出控制信號為高電平，不會對掃描線上的電壓狀態(tài)為高電平的掃描信號產(chǎn)生影響；若為該邏輯電路輸入的輸入控制信號為高電平，則該邏輯電路輸出的輸出控制信號為低電平，該輸出控制信號加載在掃描線上，使得掃描信號變?yōu)榈碗娖健?br> [0040]因此，對于邏輯電路103而言，無論其內(nèi)部結(jié)構(gòu)如何，都只會存在上述兩種邏輯分析結(jié)果，對應于上述兩類真值表，第一類型的邏輯電路和第二類型的邏輯電路分別可以有多種結(jié)構(gòu)，且各邏輯電路中的薄膜晶體管的類型和數(shù)量并不做具體限定，可以根據(jù)需求進行選擇和設置。
[0041]可選地，如圖6 (a)所示，為本發(fā)明實施例一中的一種邏輯電路結(jié)構(gòu)圖，該邏輯電路為第一類型的邏輯電路，包括:三個P型薄膜晶體管和三個N型薄膜晶體管，其中，各薄膜晶體管之間直接相連或通過節(jié)點間接相連，具體連接關(guān)系為:
[0042]第一 P型薄膜晶體管201，其柵極與掃描線相連，漏極與第一節(jié)點相連，源極與第二節(jié)點相連，其中，第一節(jié)點與高電平信號線相連，第二節(jié)點與第三節(jié)點相連；
[0043]第二 P型薄膜晶體管202，其柵極通過第四節(jié)點與控制信號線相連，漏極與第一節(jié)點相連，源極與第二節(jié)點相連；
[0044]第三P型薄膜晶體管203，其柵極與第五節(jié)點相連，漏極與高電平信號線相連，源極與第六節(jié)點相連，其中，第六節(jié)點與掃描線相連；
[0045]第一 N型薄膜晶體管204，其柵極與第五節(jié)點相連，漏極與第六節(jié)點相連，源極與低電平信號線相連；
[0046]第二 N型薄膜晶體管205，其柵極與掃描線相連，漏極與第三節(jié)點相連，源極與第三N型薄膜晶體管的漏極相連；
[0047]第三N型薄膜晶體管206，其柵極通過第四節(jié)點與控制信號線相連，漏極與第二 N型薄膜晶體管的源極相連，源極與低電平信號線相連。
[0048]其中,在圖6 Ca)中,第一節(jié)點?第六節(jié)點依次可以標記為節(jié)點I?節(jié)點6。
[0049]可選地，如圖6 (b)所示，為本發(fā)明實施例一中的另一種邏輯電路結(jié)構(gòu)圖，該邏輯電路為第二類型的邏輯電路，包括四個P型薄膜晶體管和四個N型薄膜晶體管，其中，各薄膜晶體管之間直接相連或通過節(jié)點間接相連，具體地連接關(guān)系為:
[0050]第一 P型薄膜晶體管301，其柵極通過第二節(jié)點與所述控制信號線相連，漏極通過第一節(jié)點與高電平信號線相連，源極與第四節(jié)點相連，其中，第四節(jié)點與第五節(jié)點相連；
[0051]第二 P型薄膜晶體管302，其柵極與掃描線相連，漏極通過第三節(jié)點與高電平信號線相連，源極與第六節(jié)點相連，其中，第六節(jié)點與第七節(jié)點相連；
[0052]第三P型薄膜晶體管303，其柵極與第五節(jié)點相連，漏極通過第三節(jié)點與高電平信號線相連，源極與第六節(jié)點相連；
[0053]第四P型薄膜晶體管304，其柵極與第八節(jié)點相連，漏極通過第一節(jié)點與高電平信號線相連，源極通過第九節(jié)點與掃描線相連，其中，第八節(jié)點與第七節(jié)點相連；
[0054]第一 N型薄膜晶體管305，其柵極通過第二節(jié)點與控制信號線相連，漏極與第四節(jié)點相連，源極通過第十節(jié)點與低電平信號線相連；
[0055]第二 N型薄膜晶體管306，其柵極與掃描線相連，漏極與第七節(jié)點相連，源極與第四N型薄膜晶體管的漏極相連；
[0056]第三N型薄膜晶體管307，其柵極與第八節(jié)點相連，漏極通過第九節(jié)點與掃描線相連，源極通過第十節(jié)點與低電平信號線相連；
[0057]第四N型薄膜晶體管308，其柵極與第五節(jié)點相連，漏極與第二 N型薄膜晶體管的源極相連，源極與低電平信號線相連。
[0058]可選地，在本發(fā)明實施例中，源極與漏極不做具體限定，在一定程度上，源、漏極作為兩個電極可以互換。
[0059]通過上述實施例一介紹的驅(qū)動電路，無論該驅(qū)動電路中的邏輯電路的類型如何，都可以通過自身類型所對應的真值表中的邏輯關(guān)系，選擇合適的輸入控制信號，進而得到輸出至掃描線的可以改善掃描信號的輸出控制信號。
[0060]基于以上實施例一提供的驅(qū)動電路，本發(fā)明實施例提供了一種利用實施例一所述的驅(qū)動電路進行驅(qū)動的方法，以下詳細介紹該方案。
[0061]如圖7所示，為本發(fā)明實施例二提供的一種利用實施例一所述的驅(qū)動電路進行驅(qū)動的方法步驟流程圖，該方法具體包括以下步驟:
[0062]步驟401:掃描信號輸出端口依次為每條掃描線加載掃描信號。
[0063]步驟402:控制信號線為連接的所述邏輯電路加載輸入控制信號，并由邏輯電路為自身所連接的掃描線加載輸出控制信號。
[0064]步驟403:當加載在所述掃描線上的開啟信號的時長達到第一設定時長時，所述輸出控制信號在第二設定時長內(nèi)反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)。
[0065]可選地，為了使輸出控制信號在特定時間內(nèi)起到改善掃描信號的作用，可以進行這樣的設置:
[0066]在掃描信號為關(guān)斷信號時，即此時的TFT本來就處于關(guān)斷狀態(tài)，則加載在掃描線上的輸出控制信號不論是否反向都不會改變關(guān)斷信號的電壓狀態(tài)，對應于圖5 (a)邏輯關(guān)系1、2和圖5 (b)中的邏輯關(guān)系1、2 ；
[0067]在掃描信號為開啟信號，且開啟信號加載時長未達到第一設定時長，即此時的TFT處于開啟狀態(tài)，但是距離關(guān)斷該TFT還有一定時長，那么，將圖5 (a)所對應的的邏輯電路中輸出控制信號設置為與開啟信號同向，對應于圖5 (a)邏輯關(guān)系4;以及將圖5 (b)所對應的的邏輯電路中輸出控制信號設置為與開啟信號反向，對應于圖5 (b)邏輯關(guān)系3，才不會改變開啟信號的電壓狀態(tài)。
[0068]可選地，當利用包含圖6 (a)所示的邏輯電路的驅(qū)動電路進行驅(qū)動時，可以結(jié)合圖8中的信號時序圖對以下方案進行詳細說明，且該時序圖中以高電平作為開啟電壓。
[0069]在該方案中，選擇其中的一條掃描線為例進行描述。如圖8中的上圖，在現(xiàn)有技術(shù)中，當?shù)谝恍袨樵搾呙杈€加載掃描信號時，該掃描信號在設定時刻變換為開啟信號(高電平)，當持續(xù)該高電平第一設定時長t時，再經(jīng)過特定時長△ t2后，該高電平就會在下降時延At1內(nèi)逐漸變換為低電平(對應于時序圖以低電平為開啟電壓為例，該At1則會表示上升時延)；其中，該下降時延At1會影響TFT關(guān)斷，造成顯示裝置的閃爍、串擾等不良問題。
[0070]由于上述實施例一所涉及的邏輯電路中，可以通過調(diào)整輸入控制信號來得到可以改善掃描線的掃描信號的輸出控制信號，因此，在本發(fā)明實施例中，可以利用圖6 (a)所示的邏輯電路來改善掃描信號的劣化。
[0071]具體地，當?shù)谝恍袨樵搾呙杈€加載掃描信號時，該掃描信號在設定時刻變換為開啟信號(高電平)。在該設定時刻之前，掃描信號一直處于關(guān)斷信號(低電平)的電壓狀態(tài)，此時，第一 P型薄膜晶體管201、第一 N型薄膜晶體管204分別導通，第三P型薄膜晶體管203、第二 N型薄膜晶體管205同時關(guān)閉，加載在掃描線上的輸出控制信號不論是否與關(guān)斷信號反向都不會改變關(guān)斷信號的電壓狀態(tài)，也就是說，無論輸入控制信號是否與關(guān)斷信號反向都不會改變所述關(guān)斷信號的電壓狀態(tài)。而時序圖中輸入控制信號在這段時間內(nèi)是處于高電平狀態(tài)的。當掃描線持續(xù)高電平第一設定時長t時，輸入控制信號由之前的高電平變換為低電平，且該低電平持續(xù)至輸入控制信號轉(zhuǎn)換為低電平的那一時刻，即低電平持續(xù)第二設定時長At，其中，At為特定時長At2與下降時延At1之和。
[0072]由于當加載在邏輯電路上的輸入控制信號與開啟信號反向時，第二 P型薄膜晶體管202、第一 N型薄膜晶體管204、第二 N型薄膜晶體管205分別導通，第一 P型薄膜晶體管201、第三P型薄膜晶體管203、第三N型薄膜晶體管206同時關(guān)閉，則加載在掃描線上的輸出控制信號與開啟信號反向，才會使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)，得到如圖8中下圖所示的信號。而當加載在邏輯電路上的輸入控制信號與開啟信號同向時，第三P型薄膜晶體管203、第二 N型薄膜晶體管205、第三N型薄膜晶體管206導通，第一 P型薄膜晶體管201、第二 P型薄膜晶體管202、第一 N型薄膜晶體管204關(guān)閉，加載在掃描線上的輸出控制信號與開啟信號同向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)仍為開啟信號的電壓狀態(tài)。因此，在第二設定時長內(nèi)，將輸入控制信號變換為低電平，并利用邏輯電路使得輸出控制信號同樣為低電平，輸出至掃描線，使掃描線上的高電平變?yōu)榈碗娖?，從而改善關(guān)斷時的信號劣化。
[0073]需要說明的是，在這一第二設定時長內(nèi)，之所以在下降時延開始之前就將輸入控制信號反向，是因為，這樣可以最大程度的改善掃描信號在下降時延的延遲失真。
[0074]可選地，由上述可知，第一設定時長t通過以下公式(I)確定:
[0075]t=T-(At-At!)(1)
[0076]其中，所述t為所述第一設定時長；所述T為理想狀態(tài)時開啟信號的加載時長；At為所述第二設定時長；At1為電壓的上升時延或電壓的下降時延?？蛇x地，掃描線上的開啟信號持續(xù)所述第二設定時長的取值范圍可以為IOOns~900ns。
[0077]除了利用包含圖6(a)所示的邏輯電路的驅(qū)動電路進行驅(qū)動可以得到上述效果外，還可以利用圖6 (b)所示的邏輯電路進行驅(qū)動，同樣可以改善延遲信號的劣化問題。以下結(jié)合6 (b)所示的邏輯電路進行簡單分析，其原理同針對圖6 (a)所示的邏輯電路進行的描述類似，只是在第二設定時長內(nèi)，與圖6 (a)所示的邏輯電路的具體功能體現(xiàn)不同。
[0078]可選地，當利用圖6 (b)所示的邏輯電路進行驅(qū)動時，在所述第二設定時長內(nèi):
[0079]當所述掃描信號為關(guān)斷信號時，第二P型薄膜晶體管302、第三N型薄膜晶體管307分別導通，第四P型薄膜晶體管304、第二 N型薄膜晶體管306同時關(guān)閉，加載在掃描線上的輸出控制信號不論是否與關(guān)斷信號反向都不會改變所述關(guān)斷信號的電壓狀態(tài)，也就是說，無論輸入控制信號是否與關(guān)斷信號反向都不會改變所述關(guān)斷信號的電壓狀態(tài)；
[0080]當所述掃描信號為開啟信號時，若加載在邏輯電路上的輸入控制信號與開啟信號反向，第一 P型薄膜晶體管301、第四P型薄膜晶體管304、第二 N型薄膜晶體管306、第四N型薄膜晶體管308分別導通，第二 P型薄膜晶體管302、第三P型薄膜晶體管303、第一 N型薄膜晶體管305、第三N型薄膜晶體管307同時關(guān)閉，則加載在掃描線上的輸出控制信號與開啟信號同向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)仍為開啟信號的電壓狀態(tài)；若加載在邏輯電路上的輸入控制信號與開啟信號同向，第三P型薄膜晶體管303、第一N型薄膜晶體管305、第二 N型薄膜晶體管306、第三N型薄膜晶體管307分別導通，第一 P型薄膜晶體管301、第二 P型薄膜晶體管302、第四P型薄膜晶體管304、第四N型薄膜晶體管308同時關(guān)閉，則加載在掃描線上的控制信號與開啟信號反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)。
[0081]此外，在本發(fā)明實施例中，還提供了一種液晶顯示裝置，包括上述實施例中的任一驅(qū)動電路。
[0082]盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。[0083]顯然，本領域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種薄膜晶體管驅(qū)動電路，其特征在于，所述驅(qū)動電路包括: 多條掃描線； 掃描信號輸出端口，用于為每條掃描線加載掃描信號； 邏輯電路，與所述每條掃描線連接，且各邏輯電路連接至控制信號線。
2.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述邏輯電路連接在掃描線的末端。
3.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述邏輯電路由三個P型薄膜晶體管和三個N型薄膜晶體管構(gòu)成，其中，各薄膜晶體管之間直接相連或通過節(jié)點間接相連，包括: 第一 P型薄膜晶體管，其柵極與掃描線相連，漏極與第一節(jié)點相連，源極與第二節(jié)點相連，其中，第一節(jié)點與高電平信號線相連，第二節(jié)點與第三節(jié)點相連； 第二 P型薄膜晶體管，其柵極通過第四節(jié)點與控制信號線相連，漏極與第一節(jié)點相連，源極與第二節(jié)點相連； 第三P型薄膜晶體管，其柵極與第五節(jié)點相連，漏極與高電平信號線相連，源極與第六節(jié)點相連，其中，第六節(jié)點與掃描線相連； 第一 N型薄膜晶體管，其柵極與第五節(jié)點相連，漏極與第六節(jié)點相連，源極與低電平信號線相連； 第二 N型薄膜晶體管，其柵極與掃描線相連，漏極與第三節(jié)點相連，源極與第三N型薄膜晶體管的漏極相連； 第三N型薄膜晶體管，其柵極通過第四節(jié)點與控制信號線相連，漏極與第二 N型薄膜晶體管的源極相連，源極與低電平信號線相連。
4.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述邏輯電路由四個P型薄膜晶體管和四個N型薄膜晶體管構(gòu)成，其中，各薄膜晶體管之間直接相連或通過節(jié)點間接相連，包括: 第一 P型薄膜晶體管，其柵極通過第二節(jié)點與所述控制信號線相連，漏極通過第一節(jié)點與高電平信號線相連，源極與第四節(jié)點相連，其中，第四節(jié)點與第五節(jié)點相連； 第二 P型薄膜晶體管，其柵極與掃描線相連，漏極通過第三節(jié)點與高電平信號線相連，源極與第六節(jié)點相連，其中，第六節(jié)點與第七節(jié)點相連； 第三P型薄膜晶體管，其柵極與第五節(jié)點相連，漏極通過第三節(jié)點與高電平信號線相連，源極與第六節(jié)點相連； 第四P型薄膜晶體管，其柵極與第八節(jié)點相連，漏極通過第一節(jié)點與高電平信號線相連，源極通過第九節(jié)點與掃描線相連，其中，第八節(jié)點與第七節(jié)點相連； 第一 N型薄膜晶體管，其柵極通過第二節(jié)點與控制信號線相連，漏極與第四節(jié)點相連，源極通過第十節(jié)點與低電平信號線相連； 第二 N型薄膜晶體管，其柵極與掃描線相連，漏極與第七節(jié)點相連，源極與第四N型薄膜晶體管的漏極相連； 第三N型薄膜晶體管，其柵極與第八節(jié)點相連，漏極通過第九節(jié)點與掃描線相連，源極通過第十節(jié)點與低電平信號線相連； 第四N型薄膜晶體管，其柵極與第五節(jié)點相連，漏極與第二 N型薄膜晶體管的源極相連，源極與低電平信號線相連。
5.一種對權(quán)利要求1所述的驅(qū)動電路進行驅(qū)動的方法，其特征在于，所述方法包括: 掃描信號輸出端口依次為每條掃描線加載掃描信號，以及控制信號線為連接的所述邏輯電路加載輸入控制信號，并由邏輯電路為自身所連接的掃描線加載輸出控制信號； 當加載在所述掃描線上的開啟信號的時長達到第一設定時長時，所述輸出控制信號在第二設定時長內(nèi)反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)。
6.如權(quán)利要求5所述的方法，其特征在于，若所述掃描信號為關(guān)斷信號，則加載在掃描線上的輸出控制信號不論是否反向都不會改變所述關(guān)斷信號的電壓狀態(tài)； 若所述掃描信號為開啟信號，且開啟信號加載時長未達到第一設定時長，則加載在掃描線上的輸出控制信號不會改變所述開啟信號的電壓狀態(tài)。
7.如權(quán)利要求5所述的方法，其特征在于，在所述第二設定時長內(nèi): 當所述掃描信號為關(guān)斷信號時，加載在掃描線上的輸出控制信號不論是否與關(guān)斷信號反向都不會改變所述關(guān)斷信號的電壓狀態(tài)； 當所述掃描信號為開啟信號時，若加載在邏輯電路上的輸入控制信號與開啟信號反向，則加載在掃描線上的輸出控制信號與開啟信號反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)；若加載在邏輯電路上的輸入控制信號與開啟信號同向，則加載在掃描線上的控制信號與開啟信號同向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)仍為開啟信號的電壓狀態(tài)。
8.如權(quán)利要求5所述的方法，其特征在于，在所述第二設定時長內(nèi): 當所述掃描信號為關(guān)斷信號時，加載在掃描線上的輸出控制信號不論是否與關(guān)斷信號反向都不會改變所述關(guān)斷信號的電壓狀態(tài)； 當所述掃描信號為開啟信號時，若加載在邏輯電路上的輸入控制信號與開啟信號反向，則加載在掃描線上的輸出控制信號與開啟信號同向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)仍為開啟信號的電壓狀態(tài)；若加載在邏輯電路上的輸入控制信號與開啟信號同向，則加載在掃描線上的控制信號與開啟信號反向，使得加載在所述掃描線上的掃描信號的電壓狀態(tài)為關(guān)斷信號的電壓狀態(tài)。
9.如權(quán)利要求5所述的方法，其特征在于，所述第二設定時長的取值范圍為IOOns~900ns。
10.如權(quán)利要求9所述的方法，其特征在于，所述第一設定時長通過以下公式確定:
t=T- ( Δ t- Δ t2) 其中，所述t為所述第一設定時長；所述T為理想狀態(tài)時開啟信號的加載時長'Δt為所述第二設定時長；At2為電壓的上升時延或電壓的下降時延。
11.一種液晶顯示裝置，其特征在于，包括如權(quán)利要求1~4任一所述的驅(qū)動電路。
【文檔編號】G09G3/36GK103928000SQ201310754136
【公開日】2014年7月16日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】李元, 陳子灃 申請人:廈門天馬微電子有限公司, 天馬微電子股份有限公司