基于fpga的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)的制作方法
【專利摘要】本實(shí)用涉及一種新型基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，包括80x86處理器電路、地址譯碼電路、微機(jī)接口芯片電路、FPGA模塊、通用IC擴(kuò)展電路、輸入設(shè)備、輸出設(shè)備、通信接口、時(shí)鐘電路、邏輯門電路、單脈沖電路、邏輯筆電路、以及蜂鳴器電路。本實(shí)用新型采用了一種微機(jī)原理與接口實(shí)驗(yàn)的新理念，將現(xiàn)場可編程門陣列（FPGA）作為80x86處理器的外圍接口芯片，通過學(xué)生自主連接本實(shí)用新型中的不同模塊電路，不但可以滿足微機(jī)接口實(shí)驗(yàn)的教學(xué)需求，還可以進(jìn)行SOPC系統(tǒng)設(shè)計(jì)、嵌入式系統(tǒng)原理與技術(shù)、數(shù)字邏輯、數(shù)字系統(tǒng)設(shè)計(jì)和計(jì)算機(jī)組成原理等課程的教學(xué)。
【專利說明】基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)。
【背景技術(shù)】
[0002]自1978年Intel公司推出16位微處理器8086/8088以來，經(jīng)歷了 80286、80386……直至64位的Itanium處理器。從20世紀(jì)70年代中期開始，我國的微機(jī)原理與接口教學(xué)以8位的Z80單板機(jī)為核心，進(jìn)入20世紀(jì)80年代中后期開始，我國的微機(jī)原理與接口教學(xué)逐漸轉(zhuǎn)向16位的8086/8088，其內(nèi)容以并/串口簡單的應(yīng)用、定時(shí)器實(shí)驗(yàn)、中斷實(shí)驗(yàn)、存儲(chǔ)器擴(kuò)展實(shí)驗(yàn)、A/D、D/A轉(zhuǎn)換為主。20世紀(jì)90年代至今，我國的微機(jī)原理與接口教學(xué)仍以8086/8088為核心。
[0003]目前主流實(shí)驗(yàn)平臺(tái)普遍采取的是“PC+實(shí)驗(yàn)箱”的結(jié)構(gòu)，利用PC主板上的ISA或者PCI接口連接實(shí)驗(yàn)箱直接進(jìn)行配置，二者的相互依存度較高。
[0004]以往微機(jī)接口實(shí)驗(yàn)只是驗(yàn)證接口電路的外特性，而忽略了接口電路的內(nèi)特性，學(xué)生做完實(shí)驗(yàn)后仍然云里霧里，不知所以然。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型是針對(duì)上述現(xiàn)有技術(shù)的不足，采用了一種微機(jī)原理與接口實(shí)驗(yàn)的新理念，將現(xiàn)場可編程門陣列(FPGA)作為80x86處理器的外圍接口芯片，由學(xué)生自行設(shè)計(jì)接口電路，既發(fā)揮了學(xué)生的主觀能動(dòng)性，又可以根據(jù)新技術(shù)的發(fā)展靈活地添加新實(shí)驗(yàn)，如SP1、USB等。為保證系統(tǒng)能夠靈活配置、升級(jí)，基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)采用模塊化的設(shè)計(jì)結(jié)構(gòu)，通過FPFA核心模塊還可以完成數(shù)字邏輯、數(shù)字系統(tǒng)設(shè)計(jì)、SOPC等課程的擴(kuò)展實(shí)驗(yàn)。
[0006]本實(shí)用新型采用的技術(shù)方案如下:包括一個(gè)完整的80x86系統(tǒng)和一個(gè)完整的FPGA系統(tǒng)，兩者既相互獨(dú)立，又可組合運(yùn)行。
[0007]硬件組成包括:80x86處理器電路、地址譯碼電路、微機(jī)接口芯片電路、FPGA模塊、通用IC擴(kuò)展電路、輸入設(shè)備、輸出設(shè)備、通信接口、時(shí)鐘電路、邏輯門電路、單脈沖電路、邏輯筆電路、蜂鳴器電路。其連接示意圖如圖1所示。
[0008]具體配置及電路連接如下:
[0009]1) 80x86處理器電路包括I塊8088處理器、I塊CPLD芯片、I塊Flash存儲(chǔ)器、I塊SRAM存儲(chǔ)器、I塊UART芯片、USB橋接電路、時(shí)鐘源、復(fù)位電路和總線驅(qū)動(dòng)電路。其連接方式如圖2所示。
[0010]本部分電路既可直接設(shè)計(jì)到實(shí)驗(yàn)系統(tǒng)電路板上，也可獨(dú)立于實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)成一塊子板，使用時(shí)插在實(shí)驗(yàn)系統(tǒng)電路板上。
[0011]8088處理器的地址總線(A19~A8，AD7~AD0)連接到CPLD的通用IO引腳，經(jīng)CPLD鎖存后一方面連接至Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的地址總線輸入引腳，另一方面經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到地址總線插孔(AB15~ΑΒ0)上，供學(xué)生實(shí)驗(yàn)時(shí)選用。
[0012]8088處理器的地址/數(shù)據(jù)總線(AD7~AD0)—方面直接連接至Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的數(shù)據(jù)總線輸入引腳，另一方面經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到數(shù)據(jù)總線插孔(DB7~DB0)上，供學(xué)生實(shí)驗(yàn)時(shí)選用。
[0013]8088處理器的10/存儲(chǔ)器控制信號(hào)(Ι0/Μ)、讀信號(hào)〔互0)、寫信號(hào)〔M)、地址
鎖存允許信號(hào)(ALE)、保持響應(yīng)信號(hào)(HLDA)、數(shù)據(jù)允許信號(hào)(? )、中斷請(qǐng)求信號(hào)(INTR)和
中斷響應(yīng)信號(hào)(?^ΤΧ )連接到CPLD的通用IO引腳，經(jīng)CPLD內(nèi)部邏輯運(yùn)算后產(chǎn)生控制信號(hào)，
然后經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到控制總線插孔(IO R、IOW 、ALE、INTR、intA )上，供學(xué)生實(shí)驗(yàn)時(shí)選用。
[0014]時(shí)鐘源是I個(gè)有源晶振(如24MHz)，其輸出引腳與CPLD的全局時(shí)鐘引腳相連。該信號(hào)在CPLD內(nèi)部進(jìn)行分頻后產(chǎn)生頻率為8MHz，占空比為1:3的時(shí)鐘信號(hào)輸出到8088的時(shí)鐘信號(hào)輸入引腳(CLK)。
[0015]復(fù)位電路由I塊復(fù)位芯片組成，其輸出引腳與CPLD的全局置位/復(fù)位引腳相連。該信號(hào)在CPLD內(nèi)部與時(shí)鐘信號(hào)(CLK)進(jìn)行同步后一方面輸出到8088的復(fù)位信號(hào)輸入引腳(RESET)，另一方面經(jīng)過總線驅(qū)動(dòng)電路后引出到插孔(RST)上，供學(xué)生實(shí)驗(yàn)選用。
[0016]同時(shí)，CPLD還用于產(chǎn)生Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的片選信號(hào)。
[0017]Flash存儲(chǔ)器用于存儲(chǔ)固件代碼，主要實(shí)現(xiàn)在本實(shí)驗(yàn)系統(tǒng)上電啟動(dòng)后循環(huán)監(jiān)聽串口命令，通過命令解析，實(shí)現(xiàn)用戶程序的讀取、調(diào)試、執(zhí)行等。
`[0018]SRAM存儲(chǔ)器用于存儲(chǔ)用戶程序及程序執(zhí)行過程中產(chǎn)生的臨時(shí)數(shù)據(jù)。
[0019]UART芯片實(shí)現(xiàn)8088處理器的異步串行通信，經(jīng)USB橋接電路后轉(zhuǎn)換為USB接口實(shí)現(xiàn)與開發(fā)主機(jī)的串行通信。實(shí)驗(yàn)過程中通過此接口完成用戶程序的下載和調(diào)試。
[0020]2 )地址譯碼電路采用3-8譯碼器對(duì)80x86處理器電路引出的地址總線AB3~AB15
進(jìn)行全譯碼，將8條地址譯碼輸出線引出到片選信號(hào)插孔(⑩~@ )上供實(shí)驗(yàn)選用。
[0021]3)微機(jī)接口芯片電路包括I片8253定時(shí)/計(jì)數(shù)器擴(kuò)展電路、I片8259A中斷控制擴(kuò)展電路、I片8255A并行接口擴(kuò)展電路、I片8250A串行通信擴(kuò)展電路、I路8位數(shù)/模轉(zhuǎn)換電路、8路8位模/數(shù)轉(zhuǎn)換電路。上述芯片的數(shù)據(jù)線、地址線和控制信號(hào)線與80x86處理器電路引出的數(shù)據(jù)總線、地址總線和控制總線對(duì)應(yīng)相連，各接口芯片其他需要與外圍設(shè)備連接的信號(hào)線全部引出到插孔上供學(xué)生實(shí)驗(yàn)時(shí)選用。
[0022]4) FPGA模塊包括FPGA芯片、存儲(chǔ)器芯片組、USB Blaster下載模塊、時(shí)鐘電路、電源系統(tǒng)、擴(kuò)展插座。
[0023]其中,FPGA芯片選用Altera公司的Cyclone II系列芯片，它還支持Altera公司的Nios II嵌入式軟核處理器。
[0024]存儲(chǔ)器組由SDRAM、SRAM、Flash、以及用來保存FPGA配置信息的EPCS芯片組成。
[0025]USB Blaster下載模塊由I塊提供USB信號(hào)串并轉(zhuǎn)換的USB FIFO芯片和I塊實(shí)現(xiàn)JTAG/AS模式數(shù)據(jù)收發(fā)的CPLD芯片實(shí)現(xiàn)，通過I個(gè)開關(guān)實(shí)現(xiàn)JTAG模式和AS模式的切換。
[0026]電源系統(tǒng)由3個(gè)電源轉(zhuǎn)換芯片組成，其中2個(gè)是5V輸入，3.3V，0.8A輸出，用來給外圍的各種存儲(chǔ)芯片和FPGA的I/O引腳供電，I個(gè)是3.3V輸入，1.2V，0.8A輸出，用來提供FPGA的內(nèi)核電壓。
[0027]時(shí)鐘電路由2個(gè)有源晶振組成，I個(gè)24MHz的晶振一方面連接到CPLD芯片，以實(shí)現(xiàn)USB Blaster下載功能，另一方面連接到FPGA芯片供實(shí)驗(yàn)選用；另一個(gè)50MHz的晶振連接到FPGA芯片，專供實(shí)驗(yàn)選用。
[0028]FPGA模塊將FPGA芯片未使用的所有通用IO引腳引出到了 2個(gè)3 X 96腳的插座上。FPGA模塊可以通過這兩個(gè)插座實(shí)現(xiàn)與實(shí)驗(yàn)系統(tǒng)的連接，故FPGA模塊可獨(dú)立升級(jí)，可也根據(jù)需求更換其他的模塊。
[0029]由于FPGA模塊向外擴(kuò)展的I/O引腳全部采用3.3V電壓，為了便于與5V的外圍設(shè)備接口，在實(shí)驗(yàn)系統(tǒng)中通過帶雙向電平轉(zhuǎn)換功能的總線電平開關(guān)實(shí)現(xiàn)3.3V與5V之間的電平轉(zhuǎn)換。轉(zhuǎn)換后的5V信號(hào)線引出到了插孔上供實(shí)驗(yàn)選用。
[0030]FPGA模塊的整體結(jié)構(gòu)及其與外部電路的連接如圖3所示。
[0031]5)通用IC擴(kuò)展電路包括I個(gè)40引腳的帶鎖緊的雙列直插通用插座和2個(gè)20引腳的雙列直插通用插座。插座的所有引腳引出到了插孔上，供自行搭建電路使用。
[0032]6)輸入設(shè)備包括8個(gè)邏輯電平開關(guān)和I個(gè)4X4鍵盤矩陣。邏輯電平開關(guān)的8個(gè)輸出引腳，鍵盤矩陣的4個(gè)行輸出引腳和4個(gè)列輸入引腳全部引出到了插孔上，供實(shí)驗(yàn)選用。
[0033]7)輸出設(shè)備包括16個(gè)LED指示燈，8個(gè)共陰極七段數(shù)碼管，4個(gè)8X8點(diǎn)陣LED(可構(gòu)成16X 16點(diǎn)陣)，I塊2行X 16字符IXD液晶屏。所有輸出設(shè)備的輸入引腳全部引出到了插孔上，供實(shí)驗(yàn)選用。
[0034]8 )通信接口實(shí)現(xiàn)了 I個(gè)RS-232接口和I個(gè)RS-485接口。
[0035]9)時(shí)鐘電路提供4MHz的時(shí)鐘信號(hào)，同時(shí)可對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行2分頻、4分頻、8分頻、16分頻、32分頻、64分頻、128分頻和256分頻后輸出到插孔上。
[0036]10)邏輯門電路包括I個(gè)與門、I個(gè)或門、2個(gè)非門和I個(gè)D觸發(fā)器。
[0037]11)單脈沖電路采用RS觸發(fā)器實(shí)現(xiàn)，每按一次按鍵，分別產(chǎn)生I個(gè)正脈沖和I個(gè)負(fù)脈沖。
[0038]12)邏輯筆電路對(duì)輸入數(shù)字信號(hào)的高低電平狀態(tài)進(jìn)行指示，當(dāng)輸入高電平時(shí)紅燈亮，當(dāng)輸入低電平時(shí)綠燈亮。
[0039]13)蜂鳴器電路由I個(gè)無源蜂鳴器實(shí)現(xiàn)。
[0040]本實(shí)用新型效果:
[0041]在本實(shí)用新型的效果如下:
[0042]通過學(xué)生自主連接本實(shí)用新型中的不同模塊電路，不但可以滿足微機(jī)接口實(shí)驗(yàn)的教學(xué)需求，還可以進(jìn)行SOPC系統(tǒng)設(shè)計(jì)、嵌入式系統(tǒng)原理與技術(shù)、數(shù)字邏輯、數(shù)字系統(tǒng)設(shè)計(jì)和計(jì)算機(jī)組成原理等課程的教學(xué)。
【專利附圖】

【附圖說明】:
[0043]圖1、基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)的硬件組成示意框圖；
[0044]圖2、80x86處理器電路的結(jié)構(gòu)及連接方式；
[0045]圖3、描述的是FPGA模塊的整體結(jié)構(gòu)及連接方式?！揪唧w實(shí)施方式】:
[0046]下面結(jié)合實(shí)施案例對(duì)本實(shí)用新型的使用進(jìn)行詳細(xì)的說明。
[0047]一、80x86處理器+微機(jī)接口芯片+輸入/輸出設(shè)備
[0048]80x86處理器連接微機(jī)接口芯片，再選用輸入/輸出設(shè)備，可滿足微機(jī)接口實(shí)驗(yàn)等課程的教學(xué)。
[0049]實(shí)驗(yàn)程序的編寫在上位機(jī)中進(jìn)行，然后傳輸?shù)綄?shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)程序的執(zhí)行完全限定在實(shí)驗(yàn)系統(tǒng)內(nèi)的80x86處理器上。
[0050]這種實(shí)驗(yàn)?zāi)Ｊ綌[脫了對(duì)上位機(jī)的依賴，真實(shí)完整地在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)各種涉及底層的硬件操作，有助于學(xué)生清晰而系統(tǒng)地理解微機(jī)內(nèi)部結(jié)構(gòu)和各種微機(jī)接口芯片的工作原理和控制方式。
[0051]二、FPGA模塊+輸入/輸出設(shè)備
[0052]使用FPGA模塊結(jié)合外圍輸入/輸出設(shè)備，可以滿足計(jì)算機(jī)組成原理、SOPC系統(tǒng)設(shè)計(jì)、嵌入式系統(tǒng)原理與技術(shù)、數(shù)字邏輯、數(shù)字系統(tǒng)設(shè)計(jì)等課程的教學(xué)。
[0053]FPGA片內(nèi)豐富的可編程邏輯資源極大地拓展了實(shí)驗(yàn)的自由度和靈活性，在邏輯資源允許的范圍內(nèi)可以自由地設(shè)計(jì)和添加實(shí)驗(yàn)所需的各種芯片模塊，如SP1、USB、I2C模塊。
[0054]三、80x86處理器+FPGA模塊+輸入/輸出設(shè)備
[0055]在實(shí)驗(yàn)系統(tǒng)中將80x86處理器與FPGA相結(jié)合，應(yīng)用硬件描述語言或原理圖輸入，設(shè)計(jì)實(shí)現(xiàn)多種微機(jī)接口模塊，從而在同一塊開發(fā)板上實(shí)現(xiàn)多種微機(jī)接口資源。這種運(yùn)用硬件描述語言或原理圖輸入進(jìn)行芯片設(shè)計(jì)的環(huán)節(jié)，不僅可以使學(xué)生掌握微機(jī)接口芯片的外在特性，更可以通過時(shí)序邏輯的分析，理解其內(nèi)在特性，設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的IP核。
【權(quán)利要求】
1.基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于:包括80x86處理器電路、地址譯碼電路、微機(jī)接口芯片電路、FPGA模塊、通用IC擴(kuò)展電路、輸入設(shè)備、輸出設(shè)備、通信接口、時(shí)鐘電路、邏輯門電路、單脈沖電路、邏輯筆電路、以及蜂鳴器電路； 所述的80x86處理器電路包括I塊8088處理器、I塊CPLD芯片、I塊Flash存儲(chǔ)器、I塊SRAM存儲(chǔ)器、I塊UART芯片、USB橋接電路、時(shí)鐘源、復(fù)位電路和總線驅(qū)動(dòng)電路； 8088處理器的地址總線(A19~A8，AD7~AD0)連接到CPLD的通用IO引腳，經(jīng)CPLD鎖存后一方面連接至Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的地址總線輸入引腳，另一方面經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到地址總線插孔(AB15~ΑΒ0)上； 8088處理器的地址/數(shù)據(jù)總線(AD7~AD0)—方面直接連接至Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的數(shù)據(jù)總線輸入引腳，另一方面經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到數(shù)據(jù)總線插孔(DB7~DB0)上； 8088處理器的10/存儲(chǔ)器控制信號(hào)(Ι0/Μ )、讀信號(hào)(而)、寫信號(hào)(W瓦)、地址鎖存允許信號(hào)(ALE)、保持響應(yīng)信號(hào)(HLDA)、數(shù)據(jù)允許信號(hào)(_)、中斷請(qǐng)求信號(hào)(INTR)和中斷響應(yīng)信號(hào)()連接到CPLD的通用IO引腳，經(jīng)CPLD內(nèi)部邏輯運(yùn)算后產(chǎn)生控制信號(hào)，然后經(jīng)過總線驅(qū)動(dòng)電路的驅(qū)動(dòng)后引出到控制總線插孔(IOR , IOW, ALE、INTR、INTA )上; 時(shí)鐘源是I個(gè)有源晶振 ，其輸出引腳與CPLD的全局時(shí)鐘引腳相連，經(jīng)CPLD內(nèi)部分頻后輸出到8088的時(shí)鐘信號(hào)輸入引腳(CLK)； 復(fù)位電路由I塊復(fù)位芯片組成，其輸出引腳與CPLD的全局置位/復(fù)位引腳相連，該信號(hào)在CPLD內(nèi)部與時(shí)鐘信號(hào)(CLK)進(jìn)行同步后一方面輸出到8088的復(fù)位信號(hào)輸入引腳(RESET)，另一方面經(jīng)過總線驅(qū)動(dòng)電路后引出到插孔(RST)上； CPLD還用于產(chǎn)生Flash存儲(chǔ)器、SRAM存儲(chǔ)器和UART芯片的片選信號(hào)； UART芯片實(shí)現(xiàn)8088處理器的異步串行通信，經(jīng)USB橋接電路后轉(zhuǎn)換為USB接口實(shí)現(xiàn)與開發(fā)主機(jī)的串行通信； 所述的地址譯碼電路采用3-8譯碼器對(duì)80x86處理器電路引出的地址總線AB3~AB15進(jìn)行全譯碼，將8條地址譯碼輸出線引出到片選信號(hào)插孔(.~上； 所述的微機(jī)接口芯片電路包括I片8253定時(shí)/計(jì)數(shù)器擴(kuò)展電路、I片8259A中斷控制擴(kuò)展電路、I片8255A并行接口擴(kuò)展電路、I片8250A串行通信擴(kuò)展電路、I路8位數(shù)/模轉(zhuǎn)換電路、8路8位模/數(shù)轉(zhuǎn)換電路。
2.根據(jù)權(quán)利要求1所述的基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于:所述的FPGA模塊包括FPGA芯片、存儲(chǔ)器芯片組、USB Blaster下載模塊、時(shí)鐘電路、電源系統(tǒng)、以及擴(kuò)展插座。
3.根據(jù)權(quán)利要求2所述的基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于:所述的FPGA芯片選用Altera公司的Cyclone II系列芯片，它支持Altera公司的Nios II嵌入式軟核處理器； 存儲(chǔ)器芯片組由SDRAM、SRAM、Flash、以及用來保存FPGA配置信息的EPCS芯片組成； USB Blaster下載模塊由I塊提供USB信號(hào)串并轉(zhuǎn)換的USB FIFO芯片和I塊實(shí)現(xiàn)JTAG/AS模式數(shù)據(jù)收發(fā)的CPLD芯片實(shí)現(xiàn)，通過I個(gè)開關(guān)實(shí)現(xiàn)JTAG模式和AS模式的切換； 時(shí)鐘電路由2個(gè)有源晶振組成，I個(gè)24MHz的晶振一方面連接到CPLD芯片，另一方面連接到FPGA芯片；另一個(gè)50MHz的晶振連接到FPGA芯片； 電源系統(tǒng)由3個(gè)電源轉(zhuǎn)換芯片組成，其中2個(gè)用來給外圍的各種存儲(chǔ)芯片和FPGA的I/O引腳供電，I個(gè)用來提供FPGA的內(nèi)核電壓； FPGA芯片未使用的所有通用IO引腳引出到擴(kuò)展插座。
4.根據(jù)權(quán)利要求1所述的基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于:所述的通用IC擴(kuò)展電路包括I個(gè)帶鎖緊的雙列直插通用插座和2個(gè)雙列直插通用插座，插座的所有引腳引出到了插孔上。
5.根據(jù)權(quán)利要求1所述的基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于:所述的輸入設(shè)備包括邏輯電平開關(guān)和鍵盤矩陣；邏輯電平開關(guān)的輸出引腳，鍵盤矩陣的行輸出引腳和列輸入引腳全部引出到了插孔上。
6.根據(jù)權(quán)利要求1所述的基于FPGA的新型微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)，其特征在于: 所述的輸出設(shè)備包括LED指示燈，共陰極七段數(shù)碼管，點(diǎn)陣LED，IXD液晶屏， 所有輸出設(shè)備的輸入引腳全部引出到了插孔上； 所述的通信接口包括RS-232接口和RS-485接口 ； 所述的時(shí)鐘電路提供時(shí)鐘信號(hào)，同時(shí)對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行分頻后輸出到插孔上； 所述的邏輯門電路包括與門、或門、非門和D觸發(fā)器； 所述的單脈沖電路采用RS觸發(fā)器實(shí)現(xiàn)；` 所述的邏輯筆電路對(duì)輸入數(shù)字信號(hào)的高低電平狀態(tài)進(jìn)行指示； 所述的蜂鳴器電路由無源蜂鳴器實(shí)現(xiàn)。
【文檔編號(hào)】G09B23/18GK203376909SQ201320004938
【公開日】2014年1月1日 申請(qǐng)日期:2013年1月5日 優(yōu)先權(quán)日:2013年1月5日
【發(fā)明者】韓德強(qiáng), 王宗俠, 張麗艷, 鄭鑫, 邵溫, 魯鵬程, 高雪園, 李維銘 申請(qǐng)人:北京工業(yè)大學(xué)