一種像素電路及顯示器的制造方法
【專利摘要】本實(shí)用新型公開了一種像素電路及顯示器，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。像素電路包括：第一像素子電路和第二像素子電路，以及與第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊；初始化模塊連接復(fù)位信號(hào)端和低電位端，用于在復(fù)位信號(hào)端輸入的復(fù)位信號(hào)控制下對(duì)第一像素子電路和第二像素子電路進(jìn)行初始化；數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號(hào)端，用于在門信號(hào)端輸入的信號(hào)控制下先對(duì)第一像素子電路和第二像素子電路寫入第一數(shù)據(jù)電壓，并對(duì)第一像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償，然后對(duì)第二像素子電路寫入第二數(shù)據(jù)電壓，并對(duì)第二像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償。
【專利說明】一種像素電路及顯示器【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示器【技術(shù)領(lǐng)域】，尤其涉及一種像素電路及顯示器。
【背景技術(shù)】
[0002]目前高端中小尺寸有源矩陣有機(jī)發(fā)光二極管(Active Matrix Organic LightEmitting Diode, AMOLED)產(chǎn)品背板多使用低溫多晶娃(Low Temperature Poly-Silicon,LTPS)工藝技術(shù)，然而由于LTPS工藝的波動(dòng)性會(huì)導(dǎo)致薄膜晶體管(Thin Film Transistor,TFT)器件的閾值電壓漂移，從而使得驅(qū)動(dòng)有機(jī)發(fā)光二極管(Organic Light EmittingDiode, 0LED)器件的電流不穩(wěn)定導(dǎo)致畫面顯示品質(zhì)降低。現(xiàn)有技術(shù)中的像素補(bǔ)償電路為6T1C電路(由6個(gè)薄膜晶體管和I個(gè)電容組成的電路)，電路圖如圖1所示，圖中，VDD為高電壓電平信號(hào)，VSS為低電壓電平信號(hào)，Data為數(shù)據(jù)信號(hào)，Gate為柵極控制信號(hào)，Reset為初始化控制信號(hào)，Vinit為初始化電壓電平信號(hào)，Emission (即EM)為控制OLED發(fā)光的信號(hào)，由OLED面板的emission電路提供此電壓。然而，需要將6個(gè)薄膜晶體管和I個(gè)電容在一個(gè)像素中布置下去是不容易的，需要TFT器件做得非常小，所以TFT器件的性能要求也相對(duì)較高，會(huì)導(dǎo)致像素間距(Pixel Pitch)無法進(jìn)一步降低。
[0003]如圖2所示，現(xiàn)有技術(shù)中的6T1C電路在2個(gè)像素里的水平方向所需要布置的元器件數(shù)目為:2條數(shù)據(jù)信號(hào)線:Data vl和Data v2、12個(gè)TFT、2個(gè)電容、I條柵極控制信號(hào)線Gate、I個(gè)發(fā)光控制信號(hào)Emission、I個(gè)高電壓電平信號(hào)VDD、1個(gè)初始化電壓電平信號(hào)Vinit, I個(gè)初始化控制信號(hào)Reset，圖2中有兩個(gè)有機(jī)發(fā)光二極管0LED1和0LED2，其陰極均與低電壓電平信號(hào)VSS相連，圖2為水平排列的2個(gè)像素的電路原理圖，水平或者垂直方向是導(dǎo)通在一起的，在垂直方向所需要布置的元器件數(shù)目為:1條數(shù)據(jù)信號(hào)線、12個(gè)TFT、2個(gè)電容、2條柵極控制信號(hào)線、I個(gè)發(fā)光控制信號(hào)Emission、I個(gè)高電壓電平信號(hào)VDD、I個(gè)初始化電壓電平信號(hào)Vinit。
[0004]綜上所述，現(xiàn)有技術(shù)中在2個(gè)像素中需要布置12個(gè)TFT和2個(gè)電容。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型實(shí)施例提供了一種像素電路，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。本實(shí)用新型還提供了一種顯示器。
[0006]根據(jù)本實(shí)用新型一實(shí)施例，提供的一種像素電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，
[0007]所述初始化模塊連接復(fù)位信號(hào)端和低電位端，用于在復(fù)位信號(hào)端輸入的復(fù)位信號(hào)控制下對(duì)第一像素子電路和第二像素子電路進(jìn)行初始化；
[0008]所述數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號(hào)端，用于在門信號(hào)端輸入的信號(hào)控制下先對(duì)第一像素子電路和第二像素子電路寫入第一數(shù)據(jù)電壓，并對(duì)所述第一像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償，然后對(duì)第二像素子電路寫入第二數(shù)據(jù)電壓，并對(duì)第二像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償。
[0009]由本實(shí)用新型實(shí)施例提供的所述像素電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，所述由第一像素子電路、第二像素子電路以及初始化模塊和數(shù)據(jù)電壓寫入模塊組成的像素電路能夠減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯不品質(zhì)。
[0010]較佳地，所述第一像素子電路包括第一驅(qū)動(dòng)模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊，
[0011]所述第一閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號(hào)控制下對(duì)第一閾值補(bǔ)償模塊進(jìn)行初始化；
[0012]所述第一閾值補(bǔ)償模塊連接第一驅(qū)動(dòng)模塊，用于對(duì)第一驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償；
[0013]所述第一發(fā)光模塊連接第一驅(qū)動(dòng)模塊和第一發(fā)光控制模塊，用于在第一驅(qū)動(dòng)模塊和第一發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
[0014]這樣，由第一驅(qū)動(dòng)模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊組成的第一像素子電路在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0015]較佳地，所述第一閾值補(bǔ)償模塊包括第一存儲(chǔ)電容、第三晶體管和第五晶體管；所述第一驅(qū)動(dòng)模塊包括第四晶體管；所述第一發(fā)光控制模塊包括第六晶體管和第七晶體管；所述第一發(fā)光模塊包括第一發(fā)光二極管。
[0016]這樣，由存儲(chǔ)電容、晶體管和發(fā)光二極管組成的第一像素子電路在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0017]較佳地,所述第一存儲(chǔ)電容的一端與高電壓電平信號(hào)線相連，另一端與第三晶體管的源極相連；
[0018]所述第三晶體管的柵極與門信號(hào)端相連，所述第三晶體管的漏極與所述第四晶體管的漏極相連；
[0019]所述第五晶體管的柵極與開關(guān)控制信號(hào)線相連，所述第五晶體管的源極與所述第六晶體管的漏極相連，所述第五晶體管的漏極與所述第四晶體管的源極相連；
[0020]所述第四晶體管的柵極與所述初始化模塊相連；
[0021]所述第六晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第六晶體管的源極與高電壓電平信號(hào)線相連；
[0022]所述第七晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第七晶體管的源極與所述第四晶體管的漏極相連，所述第七晶體管的漏極與第一發(fā)光二極管相連；
[0023]所述第一發(fā)光二極管的陽極與第七晶體管的漏極相連，所述第一發(fā)光二極管的陰極與低電壓電平信號(hào)線相連。
[0024]這樣，所述存儲(chǔ)電容、晶體管及發(fā)光二極管的連接關(guān)系在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0025]較佳地，所述第二像素子電路包括第二驅(qū)動(dòng)模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊，[0026]所述第二閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號(hào)控制下對(duì)第二閾值補(bǔ)償模塊進(jìn)行初始化；
[0027]所述第二閾值補(bǔ)償模塊連接第二驅(qū)動(dòng)模塊，用于對(duì)第二驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償；
[0028]所述第二發(fā)光模塊連接第二驅(qū)動(dòng)模塊和第二發(fā)光控制模塊，用于在第二驅(qū)動(dòng)模塊和第二發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
[0029]這樣，由第二驅(qū)動(dòng)模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊組成的第二像素子電路在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0030]較佳地，所述第二閾值補(bǔ)償模塊包括第二存儲(chǔ)電容和第十晶體管；所述第二驅(qū)動(dòng)模塊包括第九晶體管；所述第二發(fā)光控制模塊包括第六晶體管和第八晶體管；所述第二發(fā)光模塊包括第二發(fā)光二極管。
[0031]這樣，由存儲(chǔ)電容、晶體管和發(fā)光二極管組成的第二像素子電路在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0032]較佳地，所述第二存儲(chǔ)電容的一端與高電壓電平信號(hào)線相連，另一端與第十晶體管的源極相連；
[0033]所述第十晶體管的柵極與門信號(hào)端相連，所述第十晶體管的漏極與所述第九晶體管的漏極相連；
[0034]所述第九晶體管的柵極與所述第十晶體管的源極相連，所述第九晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連；
[0035]所述第六晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第六晶體管的源極與高電壓電平信號(hào)線相連，所述第六晶體管的漏極與所述第九晶體管的源極相連；
[0036]所述第八晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第八晶體管的源極與所述第九晶體管的漏極相連，所述第八晶體管的漏極與第二發(fā)光二極管相連；
[0037]所述第二發(fā)光二極管的陽極與第八晶體管的漏極相連，所述第二發(fā)光二極管的陰極與低電壓電平信號(hào)線相連。
[0038]這樣，所述存儲(chǔ)電容、晶體管及發(fā)光二極管的連接關(guān)系在像素電路的設(shè)計(jì)中簡(jiǎn)單便于實(shí)施。
[0039]較佳地，所述初始化模塊包括第一晶體管和第十一晶體管，其中，所述第一晶體管的柵極與復(fù)位信號(hào)線相連，所述第一晶體管的源極與第一像素子電路的第一閾值補(bǔ)償模塊相連，所述第一晶體管的漏極與低電壓電平信號(hào)線相連；所述第十一晶體管的柵極與復(fù)位信號(hào)線相連，所述第十一晶體管的源極與第二像素子電路的第二閾值補(bǔ)償模塊相連，所述第十一晶體管的漏極與低電壓電平信號(hào)線相連。
[0040]這樣，所述初始化模塊包括第一晶體管和第十一晶體管，第一晶體管和第十一晶體管作為像素電路中的初始化模塊的開關(guān)器件，在電路設(shè)計(jì)中方便簡(jiǎn)單便于實(shí)施。
[0041]較佳地，所述數(shù)據(jù)電壓寫入模塊包括第二晶體管，所述第二晶體管的柵極與門信號(hào)控制線相連，所述第二晶體管的源極與數(shù)據(jù)信號(hào)線相連，所述第二晶體管的漏極與所述第五晶體管的源極和第二像素子電路的第二驅(qū)動(dòng)模塊相連。
[0042]這樣，所述數(shù)據(jù)電壓寫入模塊包括第二晶體管，第二晶體管作為像素電路中的數(shù)據(jù)電壓寫入模塊的開關(guān)器件，在電路設(shè)計(jì)中方便簡(jiǎn)單便于實(shí)施。[0043]較佳地，所述數(shù)據(jù)電壓寫入模塊中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動(dòng)第一閾值補(bǔ)償模塊對(duì)第一驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動(dòng)第二閾值補(bǔ)償模塊對(duì)第二驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償。
[0044]這樣，由于數(shù)據(jù)信號(hào)為階梯形的時(shí)序信號(hào)，可以實(shí)現(xiàn)由一條數(shù)據(jù)信號(hào)線輸入兩個(gè)不同的電壓值。
[0045]較佳地，所述第一發(fā)光二極管和第二發(fā)光二極管均為有機(jī)發(fā)光二極管。
[0046]這樣，用有機(jī)發(fā)光二極管作為像素電路中的第一發(fā)光模塊和第二發(fā)光模塊中的發(fā)光二極管，在電路設(shè)計(jì)中方便簡(jiǎn)單。
[0047]較佳地，所述晶體管均為P型薄膜晶體管。
[0048]這樣，用P型薄膜晶體管作為像素電路中的薄膜晶體管，在電路設(shè)計(jì)中方便簡(jiǎn)單便于實(shí)施。
[0049]本實(shí)用新型實(shí)施例提供的顯示器，包括多個(gè)像素、數(shù)據(jù)信號(hào)線以及柵極控制信號(hào)線，其中，每?jī)蓚€(gè)像素組成一像素單元，還包括與各像素單元連接的上面所述的像素電路。
[0050]這樣，由于所述顯示器包括與各像素單元連接的上面所述的像素電路，該顯示器具有所述像素電路的優(yōu)點(diǎn)，能夠很好的提升畫面顯示品質(zhì)。
[0051]較佳地，所述每一像素單元中的兩個(gè)像素共用一條數(shù)據(jù)信號(hào)線。
[0052]這樣，每一像素單元中的兩個(gè)像素共用一條數(shù)據(jù)信號(hào)線，故兩個(gè)像素可以省略一條數(shù)據(jù)信號(hào)線，數(shù)據(jù)信號(hào)線的排列方法簡(jiǎn)單易行。
[0053]較佳地，所述每一像素單元中的兩個(gè)像素共用一條柵極控制信號(hào)線。
[0054]這樣，每一像素單元中的兩個(gè)像素共用一條柵極控制信號(hào)線，故兩個(gè)像素可以省略一條柵極控制信號(hào)線，柵極控制信號(hào)線的排列方法簡(jiǎn)單易行。
【專利附圖】

【附圖說明】
[0055]圖1為現(xiàn)有技術(shù)中的單個(gè)像素中的6T1C AMOLED像素補(bǔ)償電路示意圖；
[0056]圖2為現(xiàn)有技術(shù)中的2個(gè)像素中的12T2C AMOLED像素補(bǔ)償電路示意圖；
[0057]圖3為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路示意圖；
[0058]圖4為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路工作的時(shí)序圖；
[0059]圖5為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路在初始化工作階段的簡(jiǎn)化電路圖；
[0060]圖6為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路在第一閾值補(bǔ)償階段的簡(jiǎn)化電路圖；
[0061]圖7為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路在第二閾值補(bǔ)償階段的簡(jiǎn)化電路圖；
[0062]圖8為本實(shí)用新型實(shí)施例提供的11T2C AMOLED像素電路在發(fā)光階段的簡(jiǎn)化電路圖；
[0063]圖9為現(xiàn)有技術(shù)中的單個(gè)像素的排列示意圖；
[0064]圖10為本實(shí)用新型實(shí)施例提供的由任意兩個(gè)像素組成的像素單元的一種水平排列示意圖；
[0065]圖11為本實(shí)用新型實(shí)施例提供的由任意兩個(gè)像素組成的像素單元的另一種水平排列意圖；
[0066]圖12為本實(shí)用新型實(shí)施例提供的由任意兩個(gè)像素組成的像素單元的一種垂直排列示意圖；
[0067]圖13為本實(shí)用新型實(shí)施例提供的由任意兩個(gè)像素組成的像素單元的另一種垂直排列示意圖。
【具體實(shí)施方式】
[0068]本實(shí)用新型實(shí)施例提供了一種像素電路及顯示器，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。
[0069]其中，本實(shí)用新型實(shí)施例提供的像素電路為有源矩陣發(fā)光二極管像素電路，由于有源矩陣發(fā)光二極管像素電路能夠起到對(duì)像素的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償?shù)淖饔?，故本?shí)用新型中有源矩陣發(fā)光二極管像素電路也可稱為有源矩陣發(fā)光二極管像素補(bǔ)償電路。
[0070]下面給出本實(shí)用新型實(shí)施例提供的技術(shù)方案的詳細(xì)介紹。
[0071]如圖3所示，本實(shí)用新型實(shí)施例提供的一種有源矩陣發(fā)光二極管像素補(bǔ)償電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊31和數(shù)據(jù)電壓寫入模塊32，
[0072]所述初始化模塊31連接復(fù)位信號(hào)端(對(duì)應(yīng)AMOLED像素電路上一級(jí)柵極控制信號(hào)Gate (N-D)和低電位端(對(duì)應(yīng)AMOLED像素電路初始化電壓電平信號(hào)Vinit)，用于在復(fù)位信號(hào)端輸入的復(fù)位信號(hào)控制下對(duì)第一像素子電路和第二像素子電路進(jìn)行初始化；
[0073]所述數(shù)據(jù)電壓寫入模塊32連接數(shù)據(jù)電壓(對(duì)應(yīng)AMOLED像素電路數(shù)據(jù)信號(hào)Data)和門信號(hào)端(對(duì)應(yīng)AMOLED像素補(bǔ)償電路本級(jí)柵極控制信號(hào)Gate(N))，用于在門信號(hào)端輸入的信號(hào)控制下先對(duì)第一像素子電路和第二像素子電路寫入第一數(shù)據(jù)電壓，并對(duì)所述第一像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償，然后對(duì)第二像素子電路寫入第二數(shù)據(jù)電壓，并對(duì)第二像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償。
[0074]在圖3所示的電路中，為了區(qū)別導(dǎo)線間的交叉相連和不相連，將相連的交叉點(diǎn)以實(shí)心圓點(diǎn)表示,不相連的交叉點(diǎn)以空心圓點(diǎn)表示。
[0075]較佳地，所述第一像素子電路包括第一驅(qū)動(dòng)模塊331、第一發(fā)光模塊341、第一閾值補(bǔ)償模塊351和第一發(fā)光控制模塊361，
[0076]所述第一閾值補(bǔ)償模塊351連接初始化模塊31，用于在初始化模塊31輸出的初始化信號(hào)控制下對(duì)第一閾值補(bǔ)償模塊351進(jìn)行初始化；
[0077]所述第一閾值補(bǔ)償模塊351連接第一驅(qū)動(dòng)模塊331，用于對(duì)第一驅(qū)動(dòng)模塊331進(jìn)行閾值電壓補(bǔ)償；
[0078]所述第一發(fā)光模塊341連接第一驅(qū)動(dòng)模塊331和第一發(fā)光控制模塊361,用于在第一驅(qū)動(dòng)模塊331和第一發(fā)光控制模塊361作用下進(jìn)行發(fā)光顯不。
[0079]較佳地，所述第一閾值補(bǔ)償模塊351包括第一存儲(chǔ)電容Cl、第三晶體管T3和第五晶體管T5 ;所述第一驅(qū)動(dòng)模塊331包括第四晶體管T4 ;所述第一發(fā)光控制模塊361包括第六晶體管T6和第七晶體管T7 ;所述第一發(fā)光模塊341包括第一發(fā)光二極管OLEDl。
[0080]較佳地，所述第一存儲(chǔ)電容的Cl 一端與高電壓電平信號(hào)線(對(duì)應(yīng)高電壓電平信號(hào)VDD)相連，另一端與第三晶體管T3的源極相連；[0081]所述第三晶體管T3的柵極與門信號(hào)端(對(duì)應(yīng)AMOLED像素補(bǔ)償電路本級(jí)柵極控制信號(hào)Gate (N)))相連，所述第三晶體管T3的漏極與所述第四晶體管T4的漏極相連；
[0082]所述第五晶體管T5的柵極與開關(guān)控制信號(hào)線(對(duì)應(yīng)AMOLED像素補(bǔ)償電路開關(guān)控制信號(hào)SW)相連，所述第五晶體管T5的源極與所述第六晶體管T6的漏極相連，所述第五晶體管T5的漏極與所述第四晶體管T4的源極相連；
[0083]所述第四晶體管T4的柵極與所述初始化模塊31相連；
[0084]所述第六晶體管T6的柵極與發(fā)光控制信號(hào)線(對(duì)應(yīng)AMOLED像素電路發(fā)光控制信號(hào)EM)連接，所述第六晶體管T6的源極與高電壓電平信號(hào)線(對(duì)應(yīng)高電壓電平信號(hào)VDD)相連；
[0085]所述第七晶體管T7的柵極與發(fā)光控制信號(hào)線(對(duì)應(yīng)AMOLED像素電路發(fā)光控制信號(hào)EM)連接，所述第七晶體管T7的源極與所述第四晶體管T4的漏極相連，所述第七晶體管T7的漏極與第一發(fā)光二極管OLEDl相連；
[0086]所述第一發(fā)光二極管OLEDl的陽極與第七晶體管T7的漏極相連，所述第一發(fā)光二極管OLEDl的陰極與低電壓電平信號(hào)線(對(duì)應(yīng)低電壓電平信號(hào)VSS)相連。
[0087]較佳地，所述第二像素子電路包括第二驅(qū)動(dòng)模塊332、第二發(fā)光模塊342、第二閾值補(bǔ)償模塊352和第二發(fā)光控制模塊362，
[0088]所述第二閾值補(bǔ)償模塊352連接初始化模塊31，用于在初始化模塊31輸出的初始化信號(hào)控制下對(duì)第二閾值補(bǔ)償模塊352進(jìn)行初始化；
[0089]所述第二閾值補(bǔ)償模塊352連接第二驅(qū)動(dòng)模塊332，用于對(duì)第二驅(qū)動(dòng)模塊332進(jìn)行閾值電壓補(bǔ)償；
[0090]所述第二發(fā)光模塊342連接第二驅(qū)動(dòng)模塊332和第二發(fā)光控制模塊362，用于在第二驅(qū)動(dòng)模塊332和第二發(fā)光控制模塊362作用下進(jìn)行發(fā)光顯示。
[0091]較佳地，所述第二閾值補(bǔ)償模塊352包括第二存儲(chǔ)電容C2和第十晶體管TlO ;所述第二驅(qū)動(dòng)模塊332包括第九晶體管T9 ;所述第二發(fā)光控制模塊362包括第六晶體管T6和第八晶體管T8 ;所述第二發(fā)光模塊342包括第二發(fā)光二極管0LED2。
[0092]較佳地，所述第二存儲(chǔ)電容C2的一端與高電壓電平信號(hào)線(對(duì)應(yīng)高電壓電平信號(hào)VDD)相連，另一端與第十晶體管TlO的源極相連；
[0093]所述第十晶體管TlO的柵極與門信號(hào)端(對(duì)應(yīng)AMOLED像素補(bǔ)償電路本級(jí)柵極控制信號(hào)Gate (N)))相連，所述第十晶體管TlO的漏極與所述第九晶體管T9的漏極相連；
[0094]所述第九晶體管T9的柵極與所述第十晶體管TlO的源極相連，所述第九晶體管T9的源極與所述數(shù)據(jù)電壓寫入模塊32相連；
[0095]所述第六晶體管T6的柵極與發(fā)光控制信號(hào)線(對(duì)應(yīng)AMOLED像素電路發(fā)光控制信號(hào)EM)連接，所述第六晶體管T6的源極與高電壓電平信號(hào)線(對(duì)應(yīng)高電壓電平信號(hào)VDD)相連，所述第六晶體管T6的漏極與所述第九晶體管T9的源極相連；
[0096]所述第八晶體管T8的柵極與發(fā)光控制信號(hào)線(對(duì)應(yīng)AMOLED像素電路發(fā)光控制信號(hào)EM)連接，所述第八晶體管T8的源極與所述第九晶體管T9的漏極相連，所述第八晶體管T8的漏極與第二發(fā)光二極管0LED2相連；
[0097]所述第二發(fā)光二極管0LED2的陽極與第八晶體管T8的漏極相連，所述第二發(fā)光二極管0LED2的陰極與低電壓電平信號(hào)線(對(duì)應(yīng)低電壓電平信號(hào)VSS)相連。[0098]其中，第六晶體管T6是第一發(fā)光控制模塊361和第二發(fā)光控制模塊362共用的開關(guān)晶體管，發(fā)光控制模塊361和362既可以同時(shí)控制OLEDl和0LED2的發(fā)光，也可以分開控制OLEDl和0LED2的發(fā)光。
[0099]較佳地，所述初始化模塊31包括第一晶體管Tl和第十一晶體管T11，其中，所述第一晶體管Tl的柵極與復(fù)位信號(hào)線(對(duì)應(yīng)AMOLED像素電路上一級(jí)柵極控制信號(hào)Gate(N-1))相連，所述第一晶體管Tl的源極與第一像素子電路的第一閾值補(bǔ)償模塊351相連，所述第一晶體管Tl的漏極與低電壓電平信號(hào)線(對(duì)應(yīng)AMOLED像素電路初始化電壓電平信號(hào)Vinit)相連；所述第十一晶體管Tll的柵極與復(fù)位信號(hào)線(對(duì)應(yīng)AMOLED像素電路上一級(jí)柵極控制信號(hào)Gate (N-1))相連，所述第十一晶體管Tll的源極與第二像素子電路的第二閾值補(bǔ)償模塊352相連，所述第十一晶體管Tll的漏極與低電壓電平信號(hào)線(對(duì)應(yīng)AMOLED像素電路初始化電壓電平信號(hào)Vinit)相連。
[0100]較佳地，所述數(shù)據(jù)電壓寫入模塊32包括第二晶體管T2，所述第二晶體管T2的柵極與門信號(hào)控制線(對(duì)應(yīng)AMOLED像素補(bǔ)償電路本級(jí)柵極控制信號(hào)Gate (N)))相連，所述第二晶體管T2的源極與數(shù)據(jù)信號(hào)線(對(duì)應(yīng)AMOLED像素電路數(shù)據(jù)信號(hào)Data)相連，所述第二晶體管T2的漏極與所述第五晶體管T5的源極和第二像素子電路的第二驅(qū)動(dòng)模塊332相連。
[0101]其中，本級(jí)柵極控制信號(hào)Gate (N)、上一級(jí)柵極控制信號(hào)Gate (N_l)中N的取值可以根據(jù)像素補(bǔ)償電路中柵極控制信號(hào)線的數(shù)量及實(shí)際需要進(jìn)行選擇。
[0102]較佳地，所述數(shù)據(jù)電壓寫入模塊32中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動(dòng)第一閾值補(bǔ)償模塊351對(duì)第一驅(qū)動(dòng)模塊331進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動(dòng)第二閾值補(bǔ)償模塊352對(duì)第二驅(qū)動(dòng)模塊332進(jìn)行閾值電壓補(bǔ)償。
[0103]較佳地，所述第一發(fā)光二極管OLEDl和第二發(fā)光二極管0LED2均為有機(jī)發(fā)光二極管。
[0104]較佳地，所述晶體管t1、t2、t3、t4、t5、t6、t7、t8、t9、t10和Tll均為P型薄膜晶體管。
[0105]下面結(jié)合圖3-圖8，具體說明本實(shí)用新型實(shí)施例提供的AMOLED像素補(bǔ)償電路的工
作原理。
[0106]如圖4所示，在I階段，本級(jí)柵極控制信號(hào)Gate (N)和發(fā)光控制信號(hào)M為高電平；上一級(jí)柵極控制信號(hào)Gate (N-1)和開關(guān)控制信號(hào)SW為低電平，此時(shí)，圖3中的第一晶體管Tl、第五晶體管T5和第十一晶體管Tll打開；第二晶體管T2、第三晶體管T3、第六晶體管T6、第七晶體管T7、第八晶體管T8和第十晶體管TlO關(guān)閉，因此，圖3的簡(jiǎn)化電路圖如圖5所示。由于存儲(chǔ)電容Cl和C2分別存儲(chǔ)上一幀畫面輸入的數(shù)據(jù)信號(hào)Data，此時(shí)2個(gè)電容全部連接在具有低電位的初始化電壓電平信號(hào)Vinit上，存儲(chǔ)電容Cl和C2均對(duì)初始化電壓電平信號(hào)Vinit放電，放電到初始化電壓Vinit。
[0107]如圖4所示，在II階段，上一級(jí)柵極控制信號(hào)Gate (N_l)和發(fā)光控制信號(hào)EM為高電平；本級(jí)柵極控制信號(hào)Gate (N)和開關(guān)控制信號(hào)SW為低電平，此時(shí)，圖3中的第二晶體管T2、第三晶體管T3、第五晶體管T5和第十晶體管TlO打開；第一晶體管Tl、第六晶體管T6、第七晶體管T7、第八晶體管T8和第十一晶體管Tll關(guān)閉，因此，圖3的簡(jiǎn)化電路圖如圖6所示。數(shù)據(jù)電平信號(hào)Data輸入第一電壓值VI，此時(shí)第四晶體管T4相當(dāng)于二極管，第一節(jié)點(diǎn)Pl的電壓變?yōu)?V=V1-Vth (T4)，其中，Vth (T4)為第四晶體管T4的閾值電壓，并將電壓值V存儲(chǔ)在存儲(chǔ)電容Cl中，第九晶體管T9相當(dāng)于二極管，第二節(jié)點(diǎn)P2的電壓變?yōu)?V’=Vl-Vth (T9)，其中，Vth (T9)為第九晶體管T9的閾值電壓，并將電壓值V’存儲(chǔ)在存儲(chǔ)電容C2中，同時(shí)對(duì)2個(gè)電容Cl和C2進(jìn)行充電。
[0108]如圖4所示，在III階段，上一級(jí)柵極控制信號(hào)Gate(N-l)、開關(guān)控制信號(hào)SW和發(fā)光控制信號(hào)EM為高電平；本級(jí)柵極控制信號(hào)Gate (N)為低電平，此時(shí)，圖3中的第二晶體管T2、第三晶體管T3和第十晶體管TlO打開；第一晶體管Tl、第十一晶體管Tl 1、第五晶體管T5、第七晶體管T7、第八晶體管T8和第六晶體管T6關(guān)閉，因此，圖3的簡(jiǎn)化電路圖如圖7所示。數(shù)據(jù)電平信號(hào)Data輸入第二電壓值V2，此時(shí)第九晶體管T9相當(dāng)于二極管，第二節(jié)點(diǎn)P2的電壓變?yōu)?V’’=V2-Vth (T9)，其中，Vth (T9)為第九晶體管T9的閾值電壓，并將電壓值V’ ’存儲(chǔ)在存儲(chǔ)電容C2中。
[0109]如圖4所示，在IV階段即發(fā)光階段，上一級(jí)柵極控制信號(hào)Gate (N_l)和本級(jí)柵極控制信號(hào)Gate (N)為高電平；發(fā)光控制信號(hào)EM和開關(guān)控制信號(hào)SW為低電平，此時(shí)，圖3中的第五晶體管T5、第六晶體管T6、第七晶體管T7和第八晶體管T8打開；第一晶體管Tl、第二晶體管T2、第三晶體管T3、第十晶體管TlO和第十一晶體管Tll關(guān)閉，因此，圖3的簡(jiǎn)化電路圖如圖8所不。第四晶體管T4和第九晶體管T9為OLED的驅(qū)動(dòng)晶體管，其對(duì)電流的控制方式如下:第四晶體管T4和第九晶體管T9的源極均與高電壓電平信號(hào)VDD相連，其中，高電壓電平信號(hào)VDD的電壓數(shù)值為恒定值，流經(jīng)第一發(fā)光二極管OLEDl的電流為:
【權(quán)利要求】
1.一種像素電路，其特征在于，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊， 所述初始化模塊連接復(fù)位信號(hào)端和低電位端，用于在復(fù)位信號(hào)端輸入的復(fù)位信號(hào)控制下對(duì)第一像素子電路和第二像素子電路進(jìn)行初始化； 所述數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號(hào)端，用于在門信號(hào)端輸入的信號(hào)控制下先對(duì)第一像素子電路和第二像素子電路寫入第一數(shù)據(jù)電壓，并對(duì)所述第一像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償，然后對(duì)第二像素子電路寫入第二數(shù)據(jù)電壓，并對(duì)第二像素子電路的驅(qū)動(dòng)模塊進(jìn)行補(bǔ)償。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一像素子電路包括第一驅(qū)動(dòng)模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊， 所述第一閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號(hào)控制下對(duì)第一閾值補(bǔ)償模塊進(jìn)行初始化； 所述第一閾值補(bǔ)償模塊連接第一驅(qū)動(dòng)模塊，用于對(duì)第一驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償；所述第一發(fā)光模塊連接第一驅(qū)動(dòng)模塊和第一發(fā)光控制模塊，用于在第一驅(qū)動(dòng)模塊和第一發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述第一閾值補(bǔ)償模塊包括第一存儲(chǔ)電容、第三晶體管和第五晶體管；所述第一驅(qū)動(dòng)模塊包括第四晶體管；所述第一發(fā)光控制模塊包括第六晶體管和第七晶體管；所述第一發(fā)光模塊包括第一發(fā)光二極管。
4.根據(jù)權(quán)利要 求3所述的電路，其特征在于，所述第一存儲(chǔ)電容的一端與高電壓電平信號(hào)線相連，另一端與第三晶體管的源極相連； 所述第三晶體管的柵極與門信號(hào)端相連，所述第三晶體管的漏極與所述第四晶體管的漏極相連； 所述第五晶體管的柵極與開關(guān)控制信號(hào)線相連，所述第五晶體管的源極與所述第六晶體管的漏極相連，所述第五晶體管的漏極與所述第四晶體管的源極相連； 所述第四晶體管的柵極與所述初始化模塊相連； 所述第六晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第六晶體管的源極與高電壓電平信號(hào)線相連； 所述第七晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第七晶體管的源極與所述第四晶體管的漏極相連，所述第七晶體管的漏極與第一發(fā)光二極管相連； 所述第一發(fā)光二極管的陽極與第七晶體管的漏極相連，所述第一發(fā)光二極管的陰極與低電壓電平信號(hào)線相連。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述第二像素子電路包括第二驅(qū)動(dòng)模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊， 所述第二閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號(hào)控制下對(duì)第二閾值補(bǔ)償模塊進(jìn)行初始化； 所述第二閾值補(bǔ)償模塊連接第二驅(qū)動(dòng)模塊，用于對(duì)第二驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償；所述第二發(fā)光模塊連接第二驅(qū)動(dòng)模塊和第二發(fā)光控制模塊，用于在第二驅(qū)動(dòng)模塊和第二發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述第二閾值補(bǔ)償模塊包括第二存儲(chǔ)電容和第十晶體管；所述第二驅(qū)動(dòng)模塊包括第九晶體管；所述第二發(fā)光控制模塊包括第六晶體管和第八晶體管；所述第二發(fā)光模塊包括第二發(fā)光二極管。
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述第二存儲(chǔ)電容的一端與高電壓電平信號(hào)線相連，另一端與第十晶體管的源極相連； 所述第十晶體管的柵極與門信號(hào)端相連，所述第十晶體管的漏極與所述第九晶體管的漏極相連； 所述第九晶體管的柵極與所述第十晶體管的源極相連，所述第九晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連； 所述第六晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第六晶體管的源極與高電壓電平信號(hào)線相連，所述第六晶體管的漏極與所述第九晶體管的源極相連； 所述第八晶體管的柵極與發(fā)光控制信號(hào)線連接，所述第八晶體管的源極與所述第九晶體管的漏極相連，所述第八晶體管的漏極與第二發(fā)光二極管相連； 所述第二發(fā)光二極管的陽極與第八晶體管的漏極相連，所述第二發(fā)光二極管的陰極與低電壓電平信號(hào)線相連。
8.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述初始化模塊包括第一晶體管和第十一晶體管，其中，所述第一晶體管的柵極與復(fù)位信號(hào)線相連，所述第一晶體管的源極與第一像素子電路的第一閾值補(bǔ)償模塊相連，所述第一晶體管的漏極與低電壓電平信號(hào)線相連；所述第十一晶體管的柵極與復(fù)位信號(hào)線相連，所述第十一晶體管的源極與第二像素子電路的第二閾值補(bǔ)償模塊相連，所述第十一晶體管的漏極與低電壓電平信號(hào)線相連。
9.根據(jù)權(quán)利要求8所述的電路，其特征在于，所述數(shù)據(jù)電壓寫入模塊包括第二晶體管，所述第二晶體管的柵極與門信號(hào)控制線相連，所述第二晶體管的源極與數(shù)據(jù)信號(hào)線相連，所述第二晶體管的漏極與所述第五晶體管的源極和第二像素子電路的第二驅(qū)動(dòng)模塊相連。
10.根據(jù)權(quán)利要求9所`述的電路，其特征在于，所述數(shù)據(jù)電壓寫入模塊中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動(dòng)第一閾值補(bǔ)償模塊對(duì)第一驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動(dòng)第二閾值補(bǔ)償模塊對(duì)第二驅(qū)動(dòng)模塊進(jìn)行閾值電壓補(bǔ)償。
11.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述第一發(fā)光二極管和第二發(fā)光二極管均為有機(jī)發(fā)光二極管。
12.根據(jù)權(quán)利要求3-11任一權(quán)項(xiàng)所述的電路，其特征在于，所述晶體管均為P型薄膜晶體管。
13.—種顯示器，包括多個(gè)像素、數(shù)據(jù)信號(hào)線以及柵極控制信號(hào)線，其特征在于，每?jī)蓚€(gè)像素組成一像素單元，還包括與各像素單元連接的權(quán)利要求1-12任一權(quán)項(xiàng)所述的像素電路。
14.根據(jù)權(quán)利要求13所述的顯示器，其特征在于，所述每一像素單元中的兩個(gè)像素共用一條數(shù)據(jù)信號(hào)線。
15.根據(jù)權(quán)利要求13或14所述的顯示器，其特征在于，所述每一像素單元中的兩個(gè)像素共用一條柵極控制信號(hào)線。
【文檔編號(hào)】G09G3/32GK203480808SQ201320555024
【公開日】2014年3月12日 申請(qǐng)日期:2013年9月6日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】陳俊生 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司