顯示面板驅(qū)動器和顯示裝置制造方法
【專利摘要】本發(fā)明涉及一種顯示面板驅(qū)動器和顯示裝置。顯示面板驅(qū)動器（4）包括：灰階放大器（13i），其接收輸入灰階參考電壓，并且生成與輸入灰階參考電壓相對應(yīng)的輸出灰階參考電壓；分壓電阻器（14），其接收輸出灰階參考電壓，并且通過使用接收到的輸出灰階參考電壓來生成多個灰階電壓；解碼器電路（15），其響應(yīng)于圖像數(shù)據(jù)，從多個灰階電壓當(dāng)中選擇灰階電壓，并且輸出所選擇的灰階電壓；以及輸出電路（16），其將與所選擇的灰階電壓相對應(yīng)的驅(qū)動電壓輸出到要被連接到顯示面板的源極線的輸出端子?；译A放大器（13i）被配置為使得通過調(diào)節(jié)灰階放大器的偏移電壓，輸出灰階參考電壓是可調(diào)節(jié)的。
【專利說明】顯示面板驅(qū)動器和顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種顯示面板驅(qū)動器和顯示裝置，并且更加特別地涉及一種顯示面板驅(qū)動器，該顯示面板驅(qū)動器被配置成通過使用至少一個灰階放大器生成灰階電壓。

【背景技術(shù)】
[0002]近年來，大尺寸高分辨率的液晶顯示裝置不僅對于諸如電視的大尺寸的裝置，而且對于諸如智能電話和平板終端的移動終端已經(jīng)變成流行。在包括大尺寸液晶顯示面板的顯示裝置中，多個驅(qū)動器IC (集成電路)被經(jīng)常用于驅(qū)動液晶顯示面板。
[0003]確定這樣的液晶顯示面板的顯示質(zhì)量的一個因素是，在驅(qū)動液晶顯示面板的源極線(也可以被稱為數(shù)據(jù)線或者信號線)的驅(qū)動器IC之間或者當(dāng)中的灰階電壓的均勻性。灰階電壓是被用于將數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬驅(qū)動電壓的一組電壓。
[0004]典型的驅(qū)動器IC被配置成將通過使用第一分壓電阻器的分壓生成的電壓(在下文中，可以被稱為“灰階參考電壓”)通過緩沖放大器(可以被稱為灰階放大器)供應(yīng)至第二分壓電阻器，并且通過使用分壓電阻器進行分壓來生成一組灰階電壓。該一組灰階電壓被供應(yīng)到用于將圖像數(shù)據(jù)轉(zhuǎn)換成驅(qū)動電壓的解碼器(或者D/A轉(zhuǎn)換器)，并且解碼器輸出響應(yīng)于由圖像數(shù)據(jù)指示的各自的像素的灰階而選擇的灰階電壓。輸出放大器被用于將源極線驅(qū)動到與從解碼器輸出的灰階電壓相對應(yīng)的驅(qū)動電壓。在此配置中，如果在各自的驅(qū)動器IC中生成的灰階電壓中存在變化，則在顯示圖像中不期望地產(chǎn)生塊狀的不均勻，引起顯示質(zhì)量的劣化。
[0005]在驅(qū)動器IC之間或者當(dāng)中的灰階電壓中的變化的一個原因是灰階放大器的制造變化，特別地，在灰階放大器的偏移電壓中的變化。在驅(qū)動器IC之間或者當(dāng)中的灰階放大器的屬性的變化，不期望地產(chǎn)生在驅(qū)動器IC之間或者當(dāng)中的灰階電壓中的變化。
[0006]解決由灰階放大器的制造變化引起的在驅(qū)動器IC之間或者當(dāng)中的灰階電壓中的變化的一個可能措施，是減少各個灰階放大器的偏移電壓。已經(jīng)提出各種技術(shù)來減少放大電路的偏移電壓。提出的解決方案包括通過優(yōu)化在放大器的差分輸入級中的晶體管尺寸、適當(dāng)?shù)牟季衷O(shè)計等等來減少制造變化，以及通過電路設(shè)計以偽方式抵消偏移；然而，難以完全地消除在驅(qū)動器IC之間或者當(dāng)中的灰階放大器的屬性的變化。
[0007]解決由灰階放大器的制造變化引起的在驅(qū)動器IC之間或者當(dāng)中的灰階電壓中的變化的另一可能措施，是連接被用于通過使用被設(shè)置在液晶顯示面板上的互連在各自的驅(qū)動器IC內(nèi)傳輸灰階電壓的互連(在下文中，可以被稱為“灰階電壓線”)。此解決方案有效地減少在多個驅(qū)動器IC之間或當(dāng)中的灰階電壓中的變化；然而，當(dāng)在驅(qū)動器IC之間或者當(dāng)中的灰階電壓中存在大的變化時在驅(qū)動器IC之間可以產(chǎn)生不必要的電流，引起電流消耗的增加。由于不必要的電流的生成電流消耗的增加對于諸如蜂窩電話、智能電話以及平板終端來說是顯著的問題。
[0008]應(yīng)注意的是，日本專利申請公開N0.2008-268473A和2008-258725A公開了用于抵消輸出放大器的偏移的技術(shù)。
[0009]而且，日本專利申請公開N0.2008-111875A公開了一種用于以偽方式抵消被用作輸出放大器或者灰階放大器的運算放大器的偏移電壓的技術(shù)。
[0010]此外，日本專利申請N0.2001-343948A公開了一種用于抵消在被配置成生成灰階電壓的權(quán)重平均電壓的輸出放大器中的偏移的技術(shù)。
[0011]此外，日本專利申請N0.2001-188615A公開了一種用于在沒有使用偏移抵消電路的情況下將來自于阻抗轉(zhuǎn)換電路(輸出放大器)的輸出電壓供應(yīng)給負(fù)載電容器以跨負(fù)載電容器生成必要的充電電壓的技術(shù)。
[0012]此外，日本專利申請N0.2000-242233公開一種顯示裝置的驅(qū)動電路，該顯示裝置的驅(qū)動電路響應(yīng)于數(shù)字圖像數(shù)據(jù)的較高比特選擇灰階電壓，并且也響應(yīng)于較低比特控制輸出放大器的偏移電壓。


【發(fā)明內(nèi)容】

[0013]因此，本發(fā)明的目的是為了提供一種用于抑制由在多個顯示面板驅(qū)動器之間或者當(dāng)中的灰階電壓的變化潛在地引起的顯示質(zhì)量的劣化的技術(shù)。
[0014]本領(lǐng)域的技術(shù)人員將會基于下述公開理解本發(fā)明的其它目的和技術(shù)優(yōu)點。
[0015]在本發(fā)明的一個方面中，一種顯示面板驅(qū)動器包括:灰階放大器，該灰階放大器接收輸入灰階參考電壓，并且生成與輸入灰階參考電壓相對應(yīng)的輸出灰階參考電壓；分壓電阻器，該分壓電阻器接收輸出灰階參考電壓，并且通過使用接收到的灰階參考電壓生成多個灰階電壓；解碼器電路，該解碼器電路響應(yīng)于圖像數(shù)據(jù)，從多個灰階電壓當(dāng)中選擇灰階電壓，并且輸出所選擇的灰階電壓；以及輸出電路，該輸出電路將與所選擇的灰階電壓相對應(yīng)的驅(qū)動電壓輸出到要被連接到顯示面板的源極線的輸出端子。灰階放大器被配置為使得通過調(diào)節(jié)灰階放大器的偏移電壓，輸出灰階參考電壓是可調(diào)節(jié)的。
[0016]在本發(fā)明的另一個方面中，一種顯示裝置包括:顯示面板和多個顯示面板驅(qū)動器。多個顯示面板驅(qū)動器中的每一個包括:灰階放大器，該灰階放大器接收輸入灰階參考電壓，并且生成與輸入灰階參考電壓相對應(yīng)的輸出灰階參考電壓；分壓電阻器，該分壓電阻器接收輸出灰階參考電壓，并且通過使用接收到的灰階參考電壓生成多個灰階電壓；解碼器電路，該解碼器電路響應(yīng)于圖像數(shù)據(jù)，從多個灰階電壓當(dāng)中選擇灰階電壓，并且輸出所選擇的灰階電壓；以及輸出電路，該輸出電路將與所選擇的灰階電壓相對應(yīng)的驅(qū)動電壓輸出到要被連接到顯示面板的源極線的輸出端子?；译A放大器被配置為使得通過調(diào)節(jié)灰階放大器的偏移電壓，輸出灰階參考電壓是可調(diào)節(jié)的。

【專利附圖】

【附圖說明】
[0017]圖1是圖示根據(jù)本發(fā)明的第一實施例的顯示裝置的示例性配置的框圖；
[0018]圖2是圖示在第一實施例中的驅(qū)動器IC的示例性配置的電路圖；
[0019]圖3是圖示在本發(fā)明的第二實施例中的顯示裝置的示例性配置的框圖；
[0020]圖4是圖示第二實施例中的驅(qū)動器IC的示例性配置的電路圖；
[0021]圖5A是圖示在示例I中的灰階放大器的配置的電路圖；
[0022]圖5B是圖示在示例2中的灰階放大器的配置的電路圖；
[0023]圖5C是圖示在示例3中的灰階放大器的配置的電路圖；
[0024]圖6A是圖示在示例4中的灰階放大器的配置的電路圖；
[0025]圖6B是圖示在示例5中的灰階放大器的配置的電路圖；
[0026]圖6C是圖示在示例4和5中的灰階放大器中使用的可變電阻器的配置的示例的電路圖；
[0027]圖7A是圖示在示例6中的灰階放大器的配置的電路圖；以及
[0028]圖7B是圖示在示例7中的灰階放大器的配置的電路圖。

【具體實施方式】
[0029](第一實施例)
[0030]圖1是圖示在本發(fā)明的第一實施例中的顯示裝置I的示例性配置的框圖。被配置成液晶顯示裝置的顯示裝置I包括液晶顯示面板2和多個驅(qū)動器IC3。液晶顯示面板2包括:顯示區(qū)域4，像素、源極線(也可以被稱為數(shù)據(jù)線或者信號線)、柵極線(也可以被稱為地址線或者掃描線)被布置在該顯示區(qū)域4中；和柵極驅(qū)動器電路5，該柵極驅(qū)動器電路5驅(qū)動被布置在顯示區(qū)域4中的柵極線。在一個實施例中，通過使用COG (玻璃上芯片)技術(shù)，柵極驅(qū)動器電路5可以被形成在液晶顯示面板2的玻璃基板上。各個驅(qū)動器IC3響應(yīng)于從外部設(shè)備(例如，CPU (中央處理單元)接收到的圖像數(shù)據(jù)和控制數(shù)據(jù)驅(qū)動顯示區(qū)域4中的相對應(yīng)的源極線，并且也生成用于控制柵極驅(qū)動電路5的控制信號。應(yīng)注意的是，驅(qū)動器IC3的數(shù)目不限于兩個，盡管圖1圖示顯示裝置I包括兩個驅(qū)動器IC3。
[0031]圖2是圖示各個驅(qū)動器IC3的示例性配置的框圖。各個驅(qū)動器IC3包括分壓電阻器11、競賽圖電路(tournament circuit)12、灰階放大器電路13、分壓電阻器14、解碼器電路15、輸出電路16、以及輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17。
[0032]分壓電阻器11和競賽圖電路12起到用于將輸入灰階參考電壓Vkefi至Vkefdi供應(yīng)到灰階放大器電路13的灰階參考電壓生成器的作用。詳細(xì)地，分壓電阻器11被連接到電源VDD和接地端子之間，以通過分壓生成相互不同的多個電壓。競賽圖電路12從由分壓電阻器11生成的多個電壓選擇m個電壓，并且將所選擇的m個電壓作為輸入灰階參考電壓Vkefi至Vkefdi供應(yīng)給灰階放大器電路13。
[0033]灰階放大器電路13包括灰階放大器U1至13m?；译A放大器U1至13m從輸入的灰階參考電壓Vkefi至Vkefdi分別生成灰階參考電壓VKEF1°UT至VKEFm°UT?；译A放大器U1至13m被配置成響應(yīng)于從輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17供應(yīng)的控制信號S1至Sm分別控制輸出灰階參考電壓VKEF1°UT至VKEFm°UT。在本實施例的驅(qū)動器IC3中，通過響應(yīng)于控制信號Si調(diào)節(jié)灰階放大器ΙΛ的偏移電壓，來執(zhí)行各個輸出灰階參考電壓VKEFi°UT的控制。稍后將會詳細(xì)地描述各個灰階放大器Oi的配置。
[0034]被連接到灰階放大器U1至13m的輸出的分壓電阻器14通過使用從灰階放大器131至13m接收到的輸出灰階參考電壓生成灰階電壓％至￥11。詳細(xì)地，灰階放大器至13m的輸出被連接到分壓電阻器14的不同位置，并且η個灰階電壓線18被連接到不同的位置。通過分壓，分別在η個灰階電壓線18上生成灰階電壓V1至￥?。灰階電壓線18被連接到解碼器電路15。
[0035] 解碼器電路15包括解碼器M1至15ν。解碼器M1至15Ν響應(yīng)于圖像數(shù)據(jù)D1至Dn的值分別選擇灰階電壓V1至\，并且將所選擇的灰階電壓輸出到輸出電路16。在此，圖像數(shù)據(jù)D1至Dn是指示要被驅(qū)動的各自的像素的灰階的數(shù)據(jù)。由解碼器K1至15N中的每一個選擇的灰階電壓被供應(yīng)到輸出電路6。
[0036]輸出電路16包括輸出放大器W1至16n。輸出放大器W1至16n將與從解碼器15:至15N接收到的灰階電壓相對應(yīng)的驅(qū)動電壓分別地輸出到源極輸出鞏至19,。從輸出放大器Iei至16,所輸出的驅(qū)動電壓基本地具有與相對應(yīng)的灰階電壓相同的電壓電平。在此，源極輸出Ig1至19N是被連接到顯示區(qū)域4的源極線的輸出終端。由從輸出放大器Ie1至16N所輸出的驅(qū)動電壓來驅(qū)動在顯示區(qū)域4中的像素。
[0037]輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17是用于以非瞬態(tài)的方式存儲用于控制從灰階放大器O1至13m所輸出的輸出灰階參考電壓VKEF1°UT至VKEFm°UT的調(diào)節(jié)數(shù)據(jù)的存儲單元。輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17輸出與調(diào)節(jié)數(shù)據(jù)的值相對應(yīng)的控制信號S1至Sm，并且將控制信號S1至Sffl分別地供應(yīng)到灰階放大器至13m。應(yīng)注意的是，輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17被集成在并入了在本實施例中的分壓電阻器11、競賽圖電路12、灰階放大器電路13、分壓電阻器14、解碼器電路15、以及輸出電路16的芯片中；換言之，分壓電阻器11、競賽圖電路12、灰階放大器電路13、分壓電阻器14、解碼器電路15、輸出電路16、以及輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17被單片集成。
[0038]本實施例的顯示裝置I被配置為使得響應(yīng)于從輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17所輸出的控制信號S1至Sm，能夠調(diào)節(jié)從灰階放大器13i至13m所輸出的輸出灰階參考電壓VKEF1°UT至VKEFm°UT。通過使用適當(dāng)?shù)难b置，通過設(shè)定被以非瞬態(tài)的方式存儲在輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中的調(diào)節(jié)數(shù)據(jù)，來實現(xiàn)控制信號S1至Sm的設(shè)定。該配置允許減少在驅(qū)動器IC3之間的輸出灰階參考電壓VKEF1°UT至VKEFm°UT中的變化。
[0039]例如，在驅(qū)動器IC3的裝運測試中，可以調(diào)節(jié)輸出灰階參考電壓VKEF1°UT至VKEFm°UT。例如，可以以下面的程序執(zhí)行在裝運測試中輸出灰階參考電壓vKEF1°UT至VKEFm°UT的調(diào)節(jié)。首先，測量灰階放大器O1至13m的輸出電壓。在一個實施例中，通過測量在灰階放大器13i至13m的輸出電壓(輸出灰階參考電壓VKEF1°UT至VKEFm°UT)被照原樣直接地輸出到的灰階電壓線18中的一個上的電壓,可以測量灰階放大器O1至13m的輸出電壓。隨后設(shè)定被存儲在輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中的調(diào)節(jié)數(shù)據(jù)，使得將被測量的輸出灰階參考電壓VKEF1°UT至VKEFm°UT調(diào)節(jié)到所期望的電壓電平。通過對于所有的灰階放大器O1至13111適當(dāng)?shù)卦O(shè)定被存儲在輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中的調(diào)節(jié)數(shù)據(jù)，能夠?qū)⑤敵龌译A參考電壓調(diào)節(jié)到所期望的電壓電平。
[0040]應(yīng)注意的是，響應(yīng)于被以非瞬態(tài)方式存儲在輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中的調(diào)節(jié)數(shù)據(jù)，來設(shè)定輸出灰階參考電壓~㈣-至VKEFm°UT，即，灰階放大器13i至13m的偏移電壓，并且在顯示裝置I的正常操作中不改變輸出灰階電壓至、.-的設(shè)定。灰階放大器O1至13m的偏移電壓的設(shè)定獨立于顯示定時。例如，灰階放大器至13m的偏移電壓的控制與水平同步信號和垂直同步信號不同步；在顯示裝置I的正常操作中，在所有的水平同步時段和垂直同步時段中使用公共的調(diào)節(jié)數(shù)據(jù)。在灰階放大器至13m的屬性在驅(qū)動器IC3之間可以相互不同的假定下，本實施例的顯示裝置I被配置為使得各自的驅(qū)動器IC3能夠單獨地控制灰階放大器A至13m的偏移電壓，即，輸出灰階參考電壓VKEF1°UT至VKEFm°UT。
[0041]如上所述，在本實施例中，響應(yīng)于控制信號S1至Sm分別控制在灰階放大器13中的灰階放大器O1至13m的輸出電壓，響應(yīng)于以非瞬態(tài)方式存儲在輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中的調(diào)節(jié)數(shù)據(jù)來生成該控制信號S1至Sm。驅(qū)動器IC3的這樣的配置允許通過適當(dāng)?shù)卦O(shè)定調(diào)節(jié)數(shù)據(jù)來減少在驅(qū)動器IC3之間的輸出灰階參考電壓VKEF1°UT至VKEFm°UT中的變化。
[0042](第二實施例)
[0043]圖3是圖示在本發(fā)明的第二實施例中的顯示裝置I的示例性配置的框圖，并且圖4是圖示在第二實施例中的各個驅(qū)動器IC3的示例性配置的框圖。
[0044]在第二實施例中，如在圖3中所示，被集成在IC芯片中的外部存儲裝置6被與驅(qū)動器IC3分離地設(shè)置。應(yīng)注意的是，如在圖4中所示，輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17沒有被集成在驅(qū)動器IC3中。外部存儲裝置6以非瞬態(tài)方式存儲用于各個驅(qū)動器IC3的調(diào)節(jié)數(shù)據(jù)，并且響應(yīng)于調(diào)節(jié)數(shù)據(jù)，將控制信號S1至Sm供應(yīng)給各個驅(qū)動器IC3。各個驅(qū)動器IC3具有用于外部地接收控制信號S1至Sm的外部輸入端子，并且在外部輸入端子上從外部存儲裝置6接收控制信號S1至Sm。在各個驅(qū)動器IC3中的灰階放大器U1至13m被配置成響應(yīng)于從外部存儲裝置6供應(yīng)的控制信號S1至Sm，來控制輸出灰階參考電壓VKEF1°UT至VKEFm°UT。
[0045]在第二實施例中的上述顯示裝置I和驅(qū)動器IC3也能夠通過適當(dāng)?shù)卦O(shè)定被存儲在外部存儲裝置6中的調(diào)節(jié)數(shù)據(jù)減少在驅(qū)動器IC3之間的輸出灰階參考電壓VKEF1°UT至VKEFm°UT中的變化。
[0046]在下面的描述中，給出在上述實施例(B卩，第一和第二實施例)中使用的灰階放大器Oi的各種示例的描述。應(yīng)注意的是，在下面描述的所有灰階放大器13,共同具有響應(yīng)于控制信號Si調(diào)節(jié)輸出電壓的功能。
[0047][示例I]
[0048]圖5A是灰階放大器Ui的第一示例的示例性配置的電路圖，在下文中將其稱為“示例I”。在示例I中的灰階放大器13i被配置成包括N型輸入級21和輸出級22的電壓跟隨器。N型輸入級21包括NMOS晶體管麗I和麗2、輸出電壓調(diào)節(jié)電路23和24以及恒流源25。
[0049]NMOS晶體管麗I和麗2形成具有被共同地連接到陽極Nll的差分晶體管對。NMOS晶體管麗I的柵極被連接到輸入灰階參考電壓VKEFi被輸入到的輸入節(jié)點，并且NMOS晶體管麗2的柵極被連接到輸出節(jié)點0UT，從該輸出節(jié)點OUT輸出輸出灰階參考電壓VKEFi°UT。NMOS晶體管麗I和麗2的漏極被分別連接到節(jié)點N12和N13。
[0050]輸出電壓調(diào)節(jié)電路23和24是被用于調(diào)節(jié)灰階放大器Ui的偏移電壓，即，輸出灰階參考電壓VKEFi°UT的一對電路。輸出電壓調(diào)節(jié)電路23包括開關(guān)Sll和SW12，以及具有被共同地連接到輸入節(jié)點IN的柵極的NMOS晶體管麗21和麗22。開關(guān)SWll和NMOS晶體管麗21被串聯(lián)地連接在節(jié)點Nll和節(jié)點N12之間以形成第一調(diào)節(jié)支路。開關(guān)SW12和NMOS晶體管麗22被串聯(lián)地連接到節(jié)點Nll和節(jié)點N12以形成第二調(diào)節(jié)支路。被相互并聯(lián)地連接的第一和第二調(diào)節(jié)支路，通過開關(guān)SWll和SW12的開/關(guān)控制，具有控制流過N型輸入級21的電流Ini的功能。在此，電流Ini是流過NMOS晶體管麗1、麗21以及麗22的電流的總電流。NMOS晶體管麗21和麗22的柵極寬度被設(shè)計為小于NMOS晶體管麗I的柵極寬度，并且主要通過流過NMOS晶體管麗I的電流來確定電流Ini。NMOS晶體管麗21和麗22被用于精細(xì)地調(diào)節(jié)電流Ini。
[0051]類似地，輸出電壓調(diào)節(jié)電路24包括開關(guān)SW13和SW14，以及具有被共同地連接到輸出節(jié)點OUT的柵極的NMOS晶體管麗23和麗24。開關(guān)SWl3和NMOS晶體管麗23被串聯(lián)地連接在節(jié)點Nll和節(jié)點N13之間以形成第三調(diào)節(jié)支路。開關(guān)SW14和NMOS晶體管麗24被串聯(lián)地連接在節(jié)點Nll和節(jié)點N13之間以形成第四調(diào)節(jié)支路。被相互并聯(lián)地連接的第三和第四調(diào)節(jié)支路具有通過開關(guān)SW13和SW14的開/關(guān)控制，來控制流過N型輸入級21的電流In2的功能。在此，電流In2是流過NMOS晶體管麗2、麗23以及麗24的電流的總電流。NMOS晶體管麗23和麗24的柵極寬度被設(shè)計為小于NMOS晶體管麗2的柵極寬度，并且主要通過流過NMOS晶體管麗2的電流來確定電流In2。NMOS晶體管麗23和麗24被用于精細(xì)地調(diào)節(jié)電流。
[0052]響應(yīng)于被供應(yīng)給灰階放大器％的控制信號Si,開關(guān)SWll至SW14每一個被設(shè)定為接通狀態(tài)或者斷開狀態(tài)。如稍后所描述的，在圖5A中的灰階放大器Ui適合于通過響應(yīng)于控制信號Si而切換開關(guān)SWll至SW14，來控制偏移電壓，即，輸出灰階參考電壓VKEFi°UT。
[0053]恒流源25被連接在節(jié)點Nll和低側(cè)電力線29并且從節(jié)點Nll引導(dǎo)恒流。通過恒流源25的操作保持電流Ini和In2的總和恒定。在此，低側(cè)電力線29是具有的電勢電平\的電力線；低側(cè)電力線29可以具有接地電勢。
[0054]輸出級22是被配置成響應(yīng)于流過N型輸入級21的電流Ini和In2，從輸出節(jié)點OUT輸出灰階參考電壓VKEFi°UT的電路；輸出級22包括電流鏡26、PM0S晶體管MP13以及恒流源27。
[0055]電流鏡26被用作N型輸入級21的負(fù)載并且包括PMOS晶體管MPll和MP12。PMOS晶體管MPll具有被連接到節(jié)點N12的漏極和被連接到高側(cè)電力線30的源極。PMOS晶體管MP12具有被連接到節(jié)點N13的漏極和被連接到高側(cè)電力線30的源極。PMOS晶體管MPll和MP12的柵極被相互共同地連接，并且被共同地連接的柵極被連接到PMOS晶體管MPll和MP12中的一個的漏極(在本示例中，被連接到PMOS晶體管MP12的漏極)。在此，高側(cè)電力線30是具有比電勢電平Vl高的電勢電平Vh的電力線；高側(cè)電力線30可以具有供電電平。
[0056]PMOS晶體管MP13作為驅(qū)動輸出節(jié)點OUT的輸出晶體管操作。PMOS晶體管MP13具有被連接到高側(cè)電力線30的源極、被連接到節(jié)點N12的柵極以及被連接到輸出節(jié)點OUT的漏極。恒流源27從PMOS晶體管MP13的漏極引導(dǎo)恒流。
[0057]如果NMOS晶體管麗I和麗2具有相同的屬性并且其它的晶體管具有理想的屬性，則當(dāng)開關(guān)SWlI至SW14被設(shè)定為斷開狀態(tài)時，在上面配置的灰階放大器13i操作使得輸入灰階參考電壓VKEFi被照原樣輸出，作為輸出灰階參考電壓VKEFi°UT。然而，被集成在驅(qū)動器IC3中的MOS晶體管展現(xiàn)由制造過程產(chǎn)生的變化，并且取決于灰階放大器，在驅(qū)動器IC3之間變化是不同的。因此，并入了多個驅(qū)動器IC3的顯示裝置I呈現(xiàn)驅(qū)動器IC3之間的灰階電壓中的變化。
[0058]如在圖5A中所圖示配置的灰階放大器13i;能夠通過響應(yīng)于控制信號Si而切換輸出電壓調(diào)節(jié)電路23的開關(guān)SWl I至SW14，來調(diào)節(jié)灰階放大器的偏移電壓13i;即，輸出灰階參考電壓VKEFi°UT。詳細(xì)地，通過響應(yīng)于控制信號Si切換開關(guān)SWll至SW14，能夠精細(xì)地調(diào)節(jié)流過N型輸入級21的電流Ini和IN2。流過N型輸入級21的電流Ini和In2對灰階放大器Ui的偏移電壓具有影響。當(dāng)電流Ini和In2是不同的時，例如，灰階放大器Oi呈現(xiàn)偏移電壓。這意味著，能夠通過響應(yīng)于控制信號Si適當(dāng)?shù)厍袚Q開關(guān)SWll至SW14來調(diào)節(jié)灰階放大器Ui的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。因為灰階電壓V1至Vn取決于輸出灰階參考電壓VEEF10UT至VKEFm°UT，調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器13i的輸出灰階參考電壓VKEFi°UT允許減少顯示裝置I中的驅(qū)動器IC3之間的灰階電壓中的變化。
[0059]在下面的程序中可以調(diào)節(jié)灰階放大器％的輸出灰階參考電壓VKEFi°UT。在驅(qū)動器IC3的裝運測試中，在灰階電壓線18當(dāng)中的直接地輸出灰階放大器Ui的輸出灰階參考電壓VKEFi°UT的線上測量輸出灰階參考電壓VKEFi°UT。輸出電壓調(diào)節(jié)電路23和24的開關(guān)SWll至SW14的開/關(guān)狀態(tài)被設(shè)定為使得被測量的輸出灰階參考電壓VKEFi°UT被調(diào)節(jié)成所期待的電壓電平。換言之，確定用于控制開關(guān)SWll至SW14的控制信號Si的設(shè)定值，使得被測量的輸出灰階參考電壓VKEFi°UT被調(diào)節(jié)成所期待的電壓電平。為所有的灰階放大器13,執(zhí)行此程序。然后，將控制信號Si的設(shè)定值以非易失性方式作為調(diào)節(jié)數(shù)據(jù)存儲在各個驅(qū)動器IC3(在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17或者外部存儲裝置6 (在第二實施例中)中。
[0060]雖然顯示裝置I執(zhí)行正常的操作，但是響應(yīng)于控制信號Si將開關(guān)SWll至SW14置于接通狀態(tài)或者斷開狀態(tài)中，從而將灰階放大器Oi的輸出灰階參考電壓VKEFi°UTS定成所期待的電壓電平，響應(yīng)于以非易失性方式存儲在各個驅(qū)動器IC3的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6中的調(diào)節(jié)數(shù)據(jù)生成該控制信號Si。能夠通過在各個驅(qū)動器IC3中執(zhí)行前述的操作來減少驅(qū)動器IC3之間的灰階電壓中的差異。
[0061]應(yīng)注意的是，在輸出電壓調(diào)節(jié)電路23中可以修改(均包括被串聯(lián)地連接的開關(guān)和NMOS晶體管的)調(diào)節(jié)支路的數(shù)目。原則上，如果輸出電壓調(diào)節(jié)電路23包括至少一個調(diào)節(jié)支路則能夠獲得調(diào)節(jié)輸出灰階參考電壓VKEFi°UT的功能。類似地，也可以在輸出電壓調(diào)節(jié)電路24中修改均包括被串聯(lián)地連接的開關(guān)和NMOS晶體管的)調(diào)節(jié)支路的數(shù)目。原則上，如果輸出電壓調(diào)節(jié)電路24包括至少一個開關(guān)和一個MOS晶體管，則能夠獲得調(diào)節(jié)輸出灰階參考電壓vKEFi°UT的功能。
[0062][示例2]
[0063]圖5B是圖示灰階放大器Ui的第二示例的示例性配置的電路圖，在下文中，其被稱為示例2。示例2中的灰階放大器Ui的電路配置示意性地對應(yīng)于在示例I的電路配置中的各自的MOS晶體管的導(dǎo)電性(P型或者N型)被反轉(zhuǎn)的電路結(jié)構(gòu)。
[0064]詳細(xì)地，示例2中的灰階放大器Ui被配置成包括P型輸入級31和輸出級32的電壓跟隨器。P型輸入級31包括PMOS晶體管MPl和MP2、輸出電壓調(diào)節(jié)電路33和34以及恒流源35。
[0065]形成差分晶體管對的PMOS晶體管MPl和MP2具有被共同地連接到節(jié)點N21的源極。PMOS晶體管MPl具有被連接到輸入灰階參考電壓VKEFi被輸入到的輸入節(jié)點IN的柵極，并且PMOS晶體管MP2具有被連接到輸出節(jié)點的柵極，從該輸出節(jié)點OUT輸出輸出灰階參考電壓VKEFi°UT。PMOS晶體管MPl和MP2的漏極分別被連接到節(jié)點N22和N23。
[0066]輸出電壓調(diào)節(jié)電路33和34是被用于調(diào)節(jié)灰階放大器Ui的偏移電壓，即，輸出灰階參考電壓VKEFi°UT的一對電路。輸出電壓調(diào)節(jié)電路33包括開關(guān)SW21和SW22，以及具有被共同地連接到輸入節(jié)點IN的柵極的PMOS晶體管MP21和MP22。開關(guān)SW21和PMOS晶體管MP21被串聯(lián)地連接在節(jié)點N21和節(jié)點N22之間以形成第一調(diào)節(jié)支路。開關(guān)SW22和PMOS晶體管MP22被串聯(lián)地連接在節(jié)點N21和節(jié)點N22之間以形成第二調(diào)節(jié)支路。被相互并聯(lián)地連接的第一和第二調(diào)節(jié)支路，具有通過開關(guān)SW21和SW22的開/關(guān)控制控制流過P型輸入級31的電流Ipi的功能。在此，電路Ipi是流過PMOS晶體管MP1、MP21以及MP22的電流的總電流。PMOS晶體管MP21和MP22的柵極寬度被設(shè)計為小于PMOS晶體管MPl的柵極寬度，并且主要通過流過PMOS晶體管MPl的電流來確定電流Ipi。PMOS晶體管MP21和MP22被用于精細(xì)地調(diào)節(jié)電流Ipi。
[0067]類似地，輸出電壓調(diào)節(jié)電路34包括開關(guān)SW23和SW24，以及具有被共同地連接到輸出節(jié)點OUT的柵極的PMOS晶體管MP23和MP24。開關(guān)SW23和PMOS晶體管MP23被串聯(lián)地連接在節(jié)點N21和節(jié)點N23之間以形成第三調(diào)節(jié)支路。開關(guān)SW24和PMOS晶體管MP24被串聯(lián)地連接在節(jié)點N21和節(jié)點N23之間以形成第四調(diào)節(jié)支路。被相互并聯(lián)地連接的第三和第四調(diào)節(jié)支路具有通過開關(guān)SW23和SW24的開/關(guān)控制來控制流過P型輸入級31的電流Ip2的功能。在此，電流Ip2是流過PMOS晶體管MP2、MP23以及MP24的電流的總電流。PMOS晶體管MP23和MP24的柵極寬度被設(shè)計為小于PMOS晶體管MP2的柵極寬度，并且主要通過流過PMOS晶體管MP2的電流來確定電流Ip2。PMOS晶體管MP23和MP24被用于精細(xì)地調(diào)節(jié)電流Ire。
[0068]響應(yīng)于被供應(yīng)給灰階放大器Ui的控制信號S”開關(guān)SW21至SW24每一個被設(shè)定為接通狀態(tài)或者斷開狀態(tài)。在圖5B中的灰階放大器Ui適合于通過響應(yīng)于控制信號Si切換開關(guān)SWll至SW14來控制偏移電壓，即，輸出灰階參考電壓VKEFi°UT。
[0069]恒流源35被連接在節(jié)點N21和高側(cè)電力線40之間，并且從節(jié)點N21供應(yīng)恒流。通過恒流源35的操作保持電流Ipi和Ip2的總和恒定。在此，低側(cè)電力線40是具有Vh的電勢電平的電力線。
[0070]輸出級32是被配置成響應(yīng)于流過P型輸入級31的電流Ipi和Ip2從輸出節(jié)點OUT輸出灰階參考電壓VKEFi°UT的電路；輸出級32包括電流鏡36、NM0S晶體管麗13以及恒流源37。
[0071]電流鏡36被用作P型輸入級31的負(fù)載并且包括NMOS晶體管麗11和麗12。NMOS晶體管MNlI具有被連接到節(jié)點N22的漏極和被連接到低側(cè)電力線39的源極。NMOS晶體管麗12具有被連接到節(jié)點N23的漏極和被連接到低側(cè)電力線39的源極。NMOS晶體管麗11和麗12的柵極被相互共同地連接，并且被共同地連接的柵極被連接到NMOS晶體管麗11和麗12中的一個的漏極(在本示例中，被連接到NMOS晶體管麗12的漏極)。在此，低側(cè)電力線39是具有電勢電平 '的電力線。
[0072]NMOS晶體管麗13作為驅(qū)動輸出節(jié)點OUT的輸出晶體管操作。NMOS晶體管麗13具有被連接到低側(cè)電力線39的源極、被連接到節(jié)點N22的柵極以及被連接到輸出節(jié)點OUT的漏極。恒流源37將恒流供應(yīng)到NMOS晶體管麗13的漏極。
[0073]如在圖5B所圖示配置的灰階放大器13i;也能夠通過響應(yīng)于控制信號Si切換輸出電壓調(diào)節(jié)電路33和34的開關(guān)SW21至SW24，來調(diào)節(jié)灰階放大器的偏移電壓13i;即，輸出灰階參考電壓VKEFi°UT。能夠通過將用于控制開關(guān)SW21至SW24的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6 (在第二實施例中)中以調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器Oi的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3之間的灰階電壓中的變化。
[0074]應(yīng)注意的是，在輸出電壓調(diào)節(jié)電路33和34中可以修改(均包括被串聯(lián)地連接的開關(guān)和PMOS晶體管的)調(diào)節(jié)支路的數(shù)目。原則上，如果輸出電壓調(diào)節(jié)電路33和34中的每一個包括具有一個開關(guān)和一個PMOS晶體管的至少一個調(diào)節(jié)支路，則能夠獲得調(diào)節(jié)輸出灰階參考電壓VKEFi°UT的功能。
[0075][示例3]
[0076]圖5C是圖示灰階放大器Ui的第三實施例的示例性配置的框圖，在下文中，其被稱為示例3。在示例3中的灰階放大器Ui被配置成包括N型輸入級21和P型輸入級31的軌對軌放大器。響應(yīng)于流過N型輸入級21的電流Ini和In2和流過P型輸入級31的電流Ipi和Ip2輸出輸出灰階參考電壓VKEFi°UT的輸出級42被連接到N型輸入級21和P型輸入級
31。在示例3中的灰階放大器Ui的N型輸入級21的配置，與示例I中的灰階放大器Ui的配置相同，并且在示例3中的灰階放大器Ui的P型輸入級31的配置與示例2中的灰階放大器Oi的配置相同。
[0077]輸出級42包括PMOS晶體管MP31至MP33、NMOS晶體管麗31至麗33以及恒流源43 和 44。
[0078]PMOS晶體管MP31和MP32形成電流鏡。詳細(xì)地，PMOS晶體管MP31和MP32的源極被共同地連接到高側(cè)電力線46，并且PMOS晶體管MP31和MP32的柵極被共同地連接到PMOS晶體管MP32的漏極。PMOS晶體管MP31和MP32的漏極分別被連接到恒流源43和44。
[0079]NMOS晶體管麗31和麗32形成另一電流鏡。詳細(xì)地，NMOS晶體管麗31和麗32的源極被共同地連接到低側(cè)電力線45，并且NMOS晶體管麗31和麗32的柵極被共同地連接到NMOS晶體管麗32的漏極。NMOS晶體管麗31和麗32的漏極分別被連接到恒流源43和44。
[0080]恒流源43生成在從PMOS晶體管MP31的漏極到NMOS晶體管麗31的漏極的方向中流動的恒流，并且恒流源44生成在從PMOS晶體管MP32的漏極到NMOS晶體管麗32的漏極的方向中流動的恒流。
[0081]PMOS晶體管MP33和NMOS晶體管麗33被用作驅(qū)動輸出節(jié)點OUT的輸出晶體管。PMOS晶體管MP33具有被連接到高側(cè)電力線46的源極，被連接到PMOS晶體管MP31的漏極的柵極，以及被連接到輸出節(jié)點OUT的漏極。NMOS晶體管麗15具有被連接到低側(cè)電力線45的源極、被連接到NMOS晶體管麗31的漏極的柵極以及被連接到輸出節(jié)點OUT的漏極。
[0082]如在圖5C中所圖示配置的灰階放大器A也能夠通過響應(yīng)于控制信號Si切換輸出電壓調(diào)節(jié)電路23、24、33以及34的開關(guān)SWll至SW14和SW21至SW24，來調(diào)節(jié)灰階放大器Oi的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。
[0083]能夠通過將用于控制開關(guān)SWll至SW14以及SW21至SW24的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6 (在第二實施例中)中，以調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器Oi的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3之間的灰階電壓中的變化。
[0084]應(yīng)注意的是，可以在輸出電壓調(diào)節(jié)電路23、24、33以及34中修改(均包括被串聯(lián)地連接的開關(guān)和MOS晶體管的)調(diào)節(jié)支路的數(shù)目。
[0085][示例4]
[0086]圖6A是圖示灰階放大器％的第四示例的電路圖，在下文中，其被稱為示例4。在示例4中，灰階放大器Ui被配置成包括N型輸入級21A和輸出級22A的電壓跟隨器。在示例4中的灰階放大器Ui中，在示例4中，通過被串聯(lián)地連接到輸出級22A中的電流鏡26的可變電阻負(fù)載28來調(diào)節(jié)流過N型輸入級21A的電流Ini和IN2，從而調(diào)節(jié)輸出灰階參考電壓VKEFi°UT。應(yīng)注意的是，電流鏡26和可變電阻負(fù)載28整體上起到N型輸入級21A的負(fù)載電路的作用。輸出級22A的其它部分的配置保持未從示例I中的輸出級22改變。另外，不同于示例I中的N型輸入級21，在示例4中使用的N型輸入級不包括輸出電壓調(diào)節(jié)電路23和24。
[0087]更加具體地，可變電阻負(fù)載28包括可變電阻器Rl和R2。可變電阻器Rl被連接在PMOS晶體管MPll的源極和高側(cè)電力線30之間，并且電流Ini流過可變電阻器R1。另一方面，可變電阻器R2被連接在PMOS晶體管MP12的源極和高側(cè)電力線30之間，并且電流In2流過可變電阻器R2。在本示例中，響應(yīng)于控制信號Si控制可變電阻器Rl和R2的電阻值，從而調(diào)節(jié)灰階放大器Oi的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。
[0088]圖6C示出可變電阻器Rl的配置的一個示例。在一個示例中，各個可變電阻器Rl包括開關(guān)RSWl和RSW α和電阻元件RRl至RR α。開關(guān)RSWj和電阻元件RRj被串聯(lián)地連接在節(jié)點Ν14和節(jié)點Ν15之間。節(jié)點Ν14被連接到PMOS晶體管MPll的源極，并且節(jié)點Ν15被連接到高側(cè)電力線30。能夠通過響應(yīng)于控制信號Si控制開關(guān)RSWl至RSWa的開關(guān)狀態(tài)控制可變電阻器Rl的電阻值。
[0089]可以以與可變電阻器Rl相同的方式配置可變電阻器R2。在這樣的情況下，節(jié)點Ν14被連接到PMOS晶體管ΜΡ12的源極。
[0090]在如在圖6Α中所圖示地被配置的灰階放大器％中，能夠通過響應(yīng)于控制信號Si設(shè)定可變電阻負(fù)載28中的可變電阻器Rl和R2的電阻值，來精細(xì)地調(diào)節(jié)流過N型輸入級21的電流Ini和In2 ;這允許調(diào)節(jié)灰階放大器Oi的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。能夠通過將用于控制可變電阻器Rl和R2的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6 (第二實施例中)中，通過調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器Ui的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3中的灰階電壓中的變化。
[0091]應(yīng)注意的是，可變電阻負(fù)載28可以被設(shè)置在節(jié)點N12、N13和電流鏡26之間，替代在電流鏡26和高側(cè)電力線30之間。在這樣的情況下，可變電阻器Rl被連接在節(jié)點N12和PMOS晶體管MPll的漏極之間，并且可變電阻器R2被連接在節(jié)點NI3和PMOS晶體管MP12的漏極之間。
[0092][示例5]
[0093]圖6B是圖示灰階放大器Ui的第五示例的電路圖，在下文中，其被稱為示例5。在示例5中，灰階放大器Ui被配置成包括P型輸入級31A和輸出級32A的電壓跟隨器。在示例5中的灰階放大器Ui中，通過在輸出級32A中被串聯(lián)地連接到電流鏡36的可變電阻負(fù)載38，來調(diào)節(jié)流過P型輸入級31A的電流Ipi和Ip2，從而調(diào)節(jié)輸出灰階參考電壓VKEFi°UT。應(yīng)注意的是，電流鏡36和可變電阻負(fù)載38整體上起到P型輸入級31A的負(fù)載電路的作用。輸出級32A的其它部分的配置保持未從示例2中的輸出級32改變。另外，不同于示例2中的P型輸入級31，在示例5中使用的P型輸入級31A不包括輸出電壓調(diào)節(jié)電路33和34。
[0094]更加具體地，可變電阻負(fù)載38包括可變電阻器R3和R4?？勺冸娮杵鱎3被連接在NMOS晶體管麗11的源極和低側(cè)電力線39之間，并且可變電阻器R4被連接在NMOS晶體管MNl2的源極和低側(cè)電力線39之間。在本示例中，響應(yīng)于控制信號Si控制可變電阻器R3和R4的電阻值，從而調(diào)節(jié)灰階放大器％的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。在圖6C中示出的可變電阻器的配置可以用于可變電阻器R3和R4。
[0095]在如在圖6B中所圖示地被配置的灰階放大器Ui中，能夠通過響應(yīng)于控制信號Si設(shè)定可變電阻負(fù)載38中的可變電阻器R3和R4的電阻值，來精細(xì)地調(diào)節(jié)流過P型輸入級31的電流Ipi和Ip2 ;這允許調(diào)節(jié)灰階放大器Oi的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。能夠通過將用于控制可變電阻器R3和R4的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6 (第二實施例中)中，通過調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器Ui的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3中的灰階電壓中的變化。
[0096]應(yīng)注意的是，可變電阻負(fù)載38可以被設(shè)置在節(jié)點N22、N23和電流鏡36之間，替代在電流鏡36和低側(cè)電力線39之間。在這樣的情況下，可變電阻器R3被連接在節(jié)點N22和NMOS晶體管麗11的漏極之間，并且可變電阻器R4被連接在節(jié)點N23和NMOS晶體管麗12的漏極之間。
[0097][示例6]
[0098]圖7A是圖示灰階放大器Ui的第六示例的電路圖，在下文中，其被稱為示例6。在示例6中，灰階放大器Ui被配置成包括N型輸入級21A和輸出級22B的電壓跟隨器。在示例6中的灰階放大器中Ui，起到輸出級22B中的N型輸入級21A的負(fù)載電路的作用的電流鏡26B被設(shè)置有調(diào)節(jié)電流Ini和In2的功能，從而調(diào)節(jié)輸出灰階參考電壓VKEFi°UT。輸出級22B的其它部分的配置保持未從示例I中的輸出級22改變。應(yīng)注意的是，在示例6中的灰階放大器13i中使用的N型輸入級21A具有與在示例4中的灰階放大器Ui中使用的N型輸入級21A相同的配置；沒有為N型輸入級21A提供輸出電壓調(diào)節(jié)電路23和24。
[0099]更加具體地，在示例6中，電流鏡26B包括PMOS晶體管MP41至MP44和開關(guān)TSWl至TSW4。PMOS晶體管MP41至MP44的柵極被相互共同地連接并且共同地連接的柵極被連接到節(jié)點N12和N13中的一個(在本實施例中，被連接到節(jié)點N13)。PMOS晶體管MP41和開關(guān)TSffl被串聯(lián)地連接在節(jié)點N12和高側(cè)電源線30之間，并且PMOS晶體管MP42和開關(guān)TSW2被串聯(lián)地連接在節(jié)點N12和高側(cè)電力線30之間。在此，PMOS晶體管MP41和開關(guān)TSWl被并聯(lián)地連接到PMOS晶體管MP42和開關(guān)TSW2。PMOS晶體管MP43和開關(guān)TSW3被串聯(lián)地連接在節(jié)點NI3和高側(cè)電力線30之間并且PMOS晶體管MP44和開關(guān)TSW4被串聯(lián)地連接在節(jié)點N13和高側(cè)電力線30之間。在此，PMOS晶體管MP43和開關(guān)TSW3被并聯(lián)地連接到PMOS晶體管MP44和開關(guān)TSW4之間。
[0100]應(yīng)注意的是，雖然圖7A圖示開關(guān)TSWl被連接在節(jié)點N12和PMOS晶體管MP41之間，并且開關(guān)TSW2被連接在節(jié)點N12和PMOS晶體管MP42之間的配置，但是開關(guān)TSWl可以被連接在PMOS晶體管MP41的源極和高側(cè)電力線30之間，并且開關(guān)TSW2可以被連接在PMOS晶體管MP42的源極和高側(cè)電力線30之間。類似地，開關(guān)TSW3可以被連接在PMOS晶體管MP43的源極和高側(cè)電力線30之間，并且開關(guān)TSW4可以被連接在PMOS晶體管MP44的源極和高側(cè)電力線30之間。
[0101]PMOS晶體管MP41至MP44的柵極寬度的設(shè)計與電流Ini和In2的調(diào)節(jié)有關(guān)。在一個示例中，PMOS晶體管MP41和MP43被形成為具有大體上相同的柵極寬度，并且PMOS晶體管MP42和MP44被形成為具有大體上相同的柵極寬度。在此，術(shù)語“大體上”意指在制造過程中產(chǎn)生的不可避免的變化被忽略。而且，PMOS晶體管MP41和MP42的柵極寬度被設(shè)計以相互不同，并且PMOS晶體管MP43和MP44的柵極寬度被設(shè)計以相互不同。以這樣的方式設(shè)計柵極寬度允許擴大電流Ini和In2的調(diào)節(jié)范圍。
[0102]如在圖7A中所圖示地被配置的灰階放大器Ui能夠通過響應(yīng)于控制信號Si切換電流鏡26B的開關(guān)TSWl至TSW4調(diào)節(jié)灰階放大器13i的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。能夠通過將用于控制開關(guān)TSWl至TSW4的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6(在第二實施例中)中，通過調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器13i的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3之間的灰階電壓中的變化。
[0103]應(yīng)注意的是，在電流鏡26B中被連接在節(jié)點N12和高側(cè)電力線30之間的PMOS晶體管的數(shù)目不限于兩個；被連接在節(jié)點N12和高側(cè)電力線30之間的PMOS晶體管的數(shù)目可以是三個或者更多個。在這樣的情況下，開關(guān)被串聯(lián)地連接到在節(jié)點N12和高側(cè)電力線30之間的各個PMOS晶體管，并且響應(yīng)于控制信號Si,開關(guān)被設(shè)定為接通狀態(tài)或者斷開狀態(tài)。而且在當(dāng)三個或者更多個PMOS晶體管被連接在節(jié)點N12和高側(cè)電力線30之間時的情況下，期待的是，PMOS晶體管的柵極寬度相互不同。類似地，被連接在節(jié)點N13和高側(cè)電力線30之間的PMOS晶體管的數(shù)目不限于兩個；被連接在節(jié)點N13和高側(cè)電力線30之間的PMOS晶體管的數(shù)目可以是三個或者更多個。在這樣的情況下，開關(guān)被串聯(lián)地連接到節(jié)點N13和高側(cè)電力線30之間的各個PMOS晶體管，并且響應(yīng)于控制信號Si開關(guān)被設(shè)定為接通狀態(tài)或者斷開狀態(tài)。而且在當(dāng)三個或者更多個PMOS晶體管被連接在節(jié)點N13和高側(cè)電力線30時的情況下，期待的是，PMOS晶體管的柵極寬度相互不同。
[0104][示例7]
[0105]圖7B是圖示灰階放大器Ui的第七示例的電路圖，在下文中，其被稱為示例7。在示例7中，灰階放大器Ui被配置成包括P型輸入級31A和輸出級32B的電壓跟隨器。在示例7中的灰階放大器中Ui，起到輸出級32B中的P型輸入級31A的負(fù)載電路的作用的電流鏡36B被設(shè)置有調(diào)節(jié)電流Ipi和Ip2的功能，從而調(diào)節(jié)輸出灰階參考電壓VKEFi°UT。輸出級32B的其它部分的配置保持未從示例I中的輸出級32改變。應(yīng)注意的是，在示例7中的灰階放大器Oi中使用的P型輸入級31A具有與在示例5中的灰階放大器Ui中使用的P型輸入級31A相同的配置；沒有為P型輸入級31A提供輸出電壓調(diào)節(jié)電路33和34。
[0106]更加具體地，在示例7中，電流鏡36B包括NMOS晶體管MN41至MN44和開關(guān)TSW5至TSW8。NMOS晶體管MN41至MN44的柵極被相互共同地連接并且共同地連接的柵極被連接到節(jié)點N22和N23中的一個(在本實施例中，被連接到節(jié)點N23)。NMOS晶體管MN41和開關(guān)TSW5被串聯(lián)地連接在節(jié)點N22和低側(cè)電源線39之間，并且NMOS晶體管MN42和開關(guān)TSW6被串聯(lián)地連接在節(jié)點N22和低側(cè)電力線39之間。在此，NMOS晶體管MN41和開關(guān)TSW5被并聯(lián)地連接到NMOS晶體管MN42和開關(guān)TSW6。NMOS晶體管MN43和開關(guān)TSW7被串聯(lián)地連接在節(jié)點N23和低側(cè)電力線39之間，并且NMOS晶體管MN44和開關(guān)TSW8被串聯(lián)地連接在節(jié)點N23和低側(cè)電力線39之間。在此，NMOS晶體管MN43和開關(guān)TSW7被并聯(lián)地連接到NMOS晶體管MN44和開關(guān)TSW8之間。
[0107]應(yīng)注意的是，雖然圖7B圖示開關(guān)TSW5被連接在節(jié)點N22和NMOS晶體管MN41之間，并且開關(guān)TSW6被連接在節(jié)點N22和NMOS晶體管MN42之間的配置，但是開關(guān)TSW5可以被連接在NMOS晶體管MN41的源極和低側(cè)電力線39之間，并且開關(guān)TSW6可以被連接在NMOS晶體管MN42的源極和低側(cè)電力線39之間。類似地，開關(guān)TSW7可以被連接在NMOS晶體管MN43的源極和低側(cè)電力線39之間，并且開關(guān)TSW8可以被連接在NMOS晶體管MN44的源極和低側(cè)電力線39之間。
[0108]NMOS晶體管MN41至MN44的柵極寬度的設(shè)計與電流Ipi和Ip2的調(diào)節(jié)有關(guān)。在一個示例中，NMOS晶體管MN41和MN43被形成為具有大體上相同的柵極寬度，并且NMOS晶體管MN42和MN44被形成為具有大體上相同的柵極寬度。在此，術(shù)語“大體上”意指在制造過程中產(chǎn)生的不可避免的變化被忽略。而且，NMOS晶體管MN41和MN42的柵極寬度被設(shè)計為相互不同，并且NMOS晶體管MN43和MN44的柵極寬度被設(shè)計為相互不同。以這樣的方式設(shè)計柵極寬度允許擴大電流Ipi和Ip2的調(diào)節(jié)范圍。
[0109]如在圖7B中所圖示地被配置的灰階放大器Ui能夠通過響應(yīng)于控制信號Si切換電流鏡36B的開關(guān)TSW5至TSW8，來調(diào)節(jié)灰階放大器13i的偏移電壓，即，輸出灰階參考電壓VKEFi°UT。能夠通過將用于控制開關(guān)TSW5至TSW8的控制信號Si的設(shè)定值作為調(diào)節(jié)數(shù)據(jù)以非易失性方式存儲在各個驅(qū)動器IC3 (在第一實施例中)的輸出電壓調(diào)節(jié)數(shù)據(jù)寄存器17中或者外部存儲裝置6 (在第二實施例中)中，通過調(diào)節(jié)各個驅(qū)動器IC3中的各個灰階放大器13?的輸出灰階參考電壓VKEFi°UT，來減少在顯示裝置I中的驅(qū)動器IC3之間的灰階電壓中的變化。
[0110]應(yīng)注意的是，在電流鏡36B中被連接在節(jié)點N22和低側(cè)電力線39之間的NMOS晶體管的數(shù)目不限于兩個；被連接在節(jié)點N22和低側(cè)電力線39之間的NMOS晶體管的數(shù)目可以是三個或者更多個。在這樣的情況下，開關(guān)被串聯(lián)地連接到節(jié)點N22和低側(cè)電力線39之間的各個PMOS晶體管，并且響應(yīng)于控制信號Si,開關(guān)被設(shè)定為接通狀態(tài)或者斷開狀態(tài)。而且在當(dāng)三個或者更多個NMOS晶體管被連接在節(jié)點N22和低側(cè)電力線39之間時的情況下，期待的是，?OS晶體管的柵極寬度相互不同。類似地，被連接在節(jié)點N23和低側(cè)電力線39之間的NMOS晶體管的數(shù)目不限于兩個；被連接在節(jié)點N23和低側(cè)電力線39之間的NMOS晶體管的數(shù)目可以是三個或者更多個。在這樣的情況下，開關(guān)被串聯(lián)地連接到節(jié)點N23和低側(cè)電力線39之間的各個NMOS晶體管，并且響應(yīng)于控制信號Si,開關(guān)被設(shè)置為接通狀態(tài)或者斷開狀態(tài)。而且在當(dāng)三個或者更多個NMOS晶體管被連接在節(jié)點N23和低側(cè)電力線39時的情況下，期待的是，?OS晶體管的柵極寬度相互不同。
[0111]雖然已經(jīng)詳細(xì)地描述本發(fā)明的具體實施例和示例，但是本發(fā)明不應(yīng)被解釋為被限制到上述實施例和示例。對于本領(lǐng)域的技術(shù)人員來說顯而易見的是，可以與各種修改一起實現(xiàn)本發(fā)明。例如，雖然在上面描述了包括液晶顯示面板2的顯示裝置I的各種實施例，但是本發(fā)明可以被應(yīng)用于由驅(qū)動器IC (顯示面板驅(qū)動器)驅(qū)動不同的顯示面板并且在驅(qū)動器IC中生成灰階電壓的面板顯示裝置。而且，本領(lǐng)域的技術(shù)人員也會容易地理解，根據(jù)架構(gòu)原因，可以不同地修改在示例I至7中的輸出級的配置。
【權(quán)利要求】
1.一種顯不面板驅(qū)動器，包括: 灰階放大器，所述灰階放大器接收輸入灰階參考電壓，并且生成與所述輸入灰階參考電壓相對應(yīng)的輸出灰階參考電壓； 分壓電阻器，所述分壓電阻器接收所述輸出灰階參考電壓，并且通過使用接收到的所述輸出灰階參考電壓來生成多個灰階電壓； 解碼器電路，所述解碼器電路響應(yīng)于圖像數(shù)據(jù)，從所述多個灰階電壓當(dāng)中選擇灰階電壓，并且輸出選擇的所述灰階電壓；以及 輸出電路，所述輸出電路將與選擇的所述灰階電壓相對應(yīng)的驅(qū)動電壓輸出到要被連接到顯示面板的源極線的輸出端子，并且 其中，所述灰階放大器被配置為通過調(diào)節(jié)所述灰階放大器的偏移電壓使得所述輸出灰階參考電壓是可調(diào)節(jié)的。
2.根據(jù)權(quán)利要求1所述的顯示面板驅(qū)動器，其中，響應(yīng)于控制信號來控制所述灰階放大器的偏移電壓，所述控制信號是響應(yīng)于以非易失性方式存儲的調(diào)節(jié)數(shù)據(jù)來生成的。
3.根據(jù)權(quán)利要求2所述的顯示面板驅(qū)動器，進一步包括: 存儲部，所述存儲 部以非易失性方式存儲調(diào)節(jié)數(shù)據(jù)， 其中，所述存儲部、所述灰階放大器、所述分壓電阻器、所述解碼器電路以及所述輸出電路被單片地集成。
4.根據(jù)權(quán)利要求2所述的顯示面板驅(qū)動器，進一步包括: 外部輸入端子，所述外部輸入端子外部地接收所述控制信號。
5.根據(jù)權(quán)利要求2至4中的任何一項所述的顯示面板驅(qū)動器，其中，所述灰階放大器包括: 輸入節(jié)點，所述輸入節(jié)點接收所述輸入灰階參考電壓； 輸入級； 輸出級；以及 輸出節(jié)點，所述輸出節(jié)點輸出所述輸出灰階參考電壓， 其中，所述輸入級包括: 第一MOS晶體管，所述第一MOS晶體管具有被連接到第一節(jié)點的源極、被連接到所述輸入節(jié)點的柵極以及被連接到第二節(jié)點的漏極； 第二MOS晶體管，所述第二MOS晶體管具有被連接到所述第一節(jié)點的源極、被連接到所述輸出節(jié)點的柵極以及被連接到第三節(jié)點的漏極；以及第一輸出電壓調(diào)節(jié)電路和第二輸出電壓調(diào)節(jié)電路， 其中，所述輸出級被配置成響應(yīng)于流過所述第二節(jié)點的第一電流和流過所述第三節(jié)點的第二電流，從所述輸出節(jié)點輸出所述輸出灰階參考電壓， 其中，所述第一輸出電壓調(diào)節(jié)電路包括被連接在所述第一節(jié)點和所述第二節(jié)點之間的至少一個調(diào)節(jié)支路， 其中，所述第一調(diào)節(jié)支路包括: 第一開關(guān)；以及 第三MOS晶體管，所述第三MOS晶體管具有被連接到所述輸入節(jié)點的柵極， 其中，所述第一開關(guān)和所述第三MOS晶體管被串聯(lián)地連接在所述第一節(jié)點和所述第二節(jié)點之間， 其中，所述第二輸出電壓調(diào)節(jié)電路包括被連接在所述第一節(jié)點和所述第三節(jié)點之間的至少一個第二調(diào)節(jié)支路， 其中，所述第二調(diào)節(jié)支路包括: 第二開關(guān)，以及 第四MOS晶體管，所述第四MOS晶體管具有被連接到所述輸入節(jié)點的柵極， 其中，所述第二開關(guān)和所述第四MOS晶體管被串聯(lián)地連接在所述第一節(jié)點和所述第三節(jié)點之間，并且 其中，響應(yīng)于所述控制信號來控制所述第一開關(guān)和所述第二開關(guān)。
6.根據(jù)權(quán)利要求2至4中的任何一項所述的顯示面板驅(qū)動器，其中，所述灰階放大器包括: 輸入節(jié)點，所述輸入節(jié)點接收所述輸入灰階參考電壓； 輸入級； 輸出級；以及 輸出節(jié)點，所述輸出節(jié)點輸出所述輸出灰階參考電壓， 其中，所述輸入級包括: 第一MOS晶體管，所述第一MOS晶體管具有被連接到第一節(jié)點的源極、被連接到所述輸入節(jié)點的柵極以及被連接到第二節(jié)點的漏極；以及 第二MOS晶體管，所述第二MOS晶體管具有被連接到所述第一節(jié)點的源極、被連接到所述輸出節(jié)點的柵極以及被連接到第三節(jié)點的漏極， 其中，所述輸出級被配置成響應(yīng)于流過所述第二節(jié)點的第一電流和流過所述第三節(jié)點的第二電流，從所述輸出節(jié)點輸出所述輸出灰階參考電壓，并且包括被連接到所述第二節(jié)點和所述第三節(jié)點的負(fù)載電路，并且 其中，所述負(fù)載電路被配置成響應(yīng)于所述控制信號來控制流過所述第二節(jié)點的第一電流和流過所述第三節(jié)點的第二電流。
7.根據(jù)權(quán)利要求6所述的顯示面板驅(qū)動器，其中，所述負(fù)載電路包括: 第一可變電阻器，所述第一電流流過所述第一可變電阻器；以及 第二可變電阻器，所述第二電流流過所述第二可變電阻器，并且 其中，響應(yīng)于所述控制信號來控制所述第一電阻器和所述第二電阻器的電阻。
8.根據(jù)權(quán)利要求6所述的顯示面板驅(qū)動器，其中，所述負(fù)載電路包括: 多個第一 MOS晶體管； 多個第二 MOS晶體管； 多個第一開關(guān)，所述多個第一開關(guān)的數(shù)目與所述多個第一 MOS晶體管的數(shù)目相同；以及 多個第二開關(guān)，所述多個第二開關(guān)的數(shù)目與所述多個第二 MOS晶體管的數(shù)目相同， 其中，在所述多個第一 MOS晶體管之中的第i個晶體管和在所述多個第一開關(guān)之中的第i個開關(guān)被串聯(lián)地連接在所述第二節(jié)點和具有預(yù)定的電勢電平的電力線之間， 其中，在所述多個第二 MOS晶體管之中的第k個晶體管和在所述多個第二開關(guān)之中的第k個開關(guān)被串聯(lián)地連接在所述第三節(jié)點和所述電力線之間，其中，所述多個第一 MOS晶體管的柵極和所述多個第二 MOS晶體管的柵極被共同地連接到所述第二節(jié)點或者所述第三節(jié)點，并且 其中，響應(yīng)于所述控制信號來控制所述多個第一開關(guān)和所述多個第二開關(guān)。
9.一種顯示裝置，包括: 顯示面板；以及 多個顯示面板驅(qū)動器， 其中，所述多個顯示面板驅(qū)動器中的每一個包括: 灰階放大器，所述灰階放大器接收輸入灰階參考電壓，并且生成與所述輸入灰階參考電壓相對應(yīng)的輸出灰階參考電壓； 分壓電阻器，所述分壓電阻器接收所述輸出灰階參考電壓，并且通過使用接收到的所述輸出灰階參考電壓來生成多個灰階電壓； 解碼器電路，所述解碼器電路響應(yīng)于圖像數(shù)據(jù)，從所述多個灰階電壓當(dāng)中選擇灰階電壓，并且輸出選擇的所述灰階電壓；以及 輸出電路，所述輸出電路將與選擇的所述灰階電壓相對應(yīng)的驅(qū)動電壓輸出到要被連接到所述顯示面板的源極線的輸出端子，并且 其中，所述灰階放大器被 配置為通過調(diào)節(jié)所述灰階放大器的偏移電壓使得所述輸出灰階參考電壓是可調(diào)節(jié)的。
10.根據(jù)權(quán)利要求9所述的顯示裝置，其中，響應(yīng)于控制信號來控制所述灰階放大器的偏移電壓，所述控制信號是響應(yīng)于以非易失性方式存儲的調(diào)節(jié)數(shù)據(jù)來生成的。
11.根據(jù)權(quán)利要求10所述的顯示裝置，進一步包括: 外部存儲裝置，所述外部存儲裝置存儲與所述多個顯示面板驅(qū)動器中的每一個相關(guān)聯(lián)的調(diào)節(jié)數(shù)據(jù)， 其中，所述外部存儲裝置響應(yīng)于與所述多個顯示面板驅(qū)動器中的所述每一個相關(guān)聯(lián)的所述調(diào)節(jié)數(shù)據(jù)中的一個，將所述控制信號供應(yīng)給所述多個顯示面板驅(qū)動器中的所述每一個。
【文檔編號】G09G3/36GK104050937SQ201410088213
【公開日】2014年9月17日 申請日期:2014年3月11日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】金正貴夫 申請人:瑞薩Sp驅(qū)動器公司