像素電路及其驅動方法與顯示面板的制作方法
【專利摘要】本發(fā)明是有關于一種像素電路，包括：一有機發(fā)光二極管，包含一陽極端及一陰極端；一驅動晶體管，包含一第一節(jié)點、一第二節(jié)點及一第三節(jié)點；一第一晶體管，包含連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接第二節(jié)點的一第三端；一第二晶體管，包含一第一端、連接一第二控制信號源的一第二端、及連接陽極端及第三節(jié)點的一第三端；一儲存電容，包含連接一第三電壓源的一第一端及連該第二晶體管的第一端的一第二端；以及一耦合電容，包含連接第二晶體管的第一端的一第一端及連接第二節(jié)點的一第二端。
【專利說明】像素電路及其驅動方法與顯示面板

【技術領域】
[0001]本發(fā)明是關于一種像素電路及其驅動方法，尤指一種適用于晶體管臨界電壓及有機發(fā)光二極管電壓補償的主動式矩陣有機發(fā)光二極管像素電路及其驅動方法。

【背景技術】
[0002]主動式矩陣有機發(fā)光二極管(Active matrix 0LED，AM0LED)的驅動晶體管依背板工藝技術可分為P型及N型晶體管。請參照圖1及圖2，是已知主動式矩陣有機發(fā)光二極管的P型驅動電路示意圖及已知主動式矩陣有機發(fā)光二極管的N型驅動電路示意圖。如圖2所示，對于N型驅動電路來說仍然有N型晶體管的臨界電壓偏移的問題，由于工藝上的差異以及長時間操作的情況下會產生劣化(degradat1n)而使得臨界電壓產生偏移，亦即無法輸出與初始相同的電流而形成區(qū)域性不均勻或是亮度衰減。再加上有機發(fā)光二極管由于長時間操作而使得操作電壓隨著時間增長而增加。因此，針對上述的問題而提出N型補償驅動電路，請同時參照圖3及圖4，是已知主動式矩陣有機發(fā)光二極管的N型補償驅動電路示意圖及補償驅動電路時序圖。如圖3及圖4所示，由于像素電路設計的元件數目^T2C)過多以及驅動信號(Sn、Sn’、En、Xen)的過于復雜而無法達成高精細及高開口率的要求。
[0003]發(fā)明人爰因于此，本于積極發(fā)明的精神，亟思一種像素電路及其驅動方法，以利用N型驅動晶體管驅動有機發(fā)光二極管，并結合多個晶體管及電容，以補償N型晶體管的臨界電壓、主動式矩陣有機發(fā)光二極管的電壓、以及滿足高精細度及高開口率的需求，幾經研究實驗終至完成本發(fā)明。


【發(fā)明內容】

[0004]本發(fā)明提供了一種像素電路，包括:一有機發(fā)光二極管(OLED)，包含一陽極端及一陰極端，陰極端連接一第一電壓源；一驅動晶體管，用來驅動該有機發(fā)光二極管，驅動晶體管包含一第一節(jié)點、一第二節(jié)點及一第三節(jié)點，第一節(jié)點連接一第二電壓源，第三節(jié)點連接陽極端；一第一晶體管，包含連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接第二節(jié)點的一第三端；一第二晶體管，包含一第一端、連接一第二控制信號源的一第二端、及連接陽極端及第三節(jié)點的一第三端；一儲存電容，包含連接一第三電壓源的一第一端、及連該第二晶體管的第一端的一第二端；以及一耦合電容，包含連接第二晶體管的第一端的一第一端、及連接第二節(jié)點的一第二端。
[0005] 此外，于一重置階段時，第一控制信號源提供一第一控制信號以開啟第一晶體管，資料驅動線輸入一參考電壓至驅動晶體管以重置第二節(jié)點、第三節(jié)點及耦合電容的第一端，于一補償階段時，第二節(jié)點及儲存電容儲存驅動晶體管的一臨界電壓，驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)，于一資料寫入階段時，第二控制信號源提供一第二控制信號以關閉第二晶體管，資料驅動線輸入一資料電壓至驅動晶體管，耦合電容的一電壓被耦合至耦合電容的第一端，于一發(fā)光階段時，臨界電壓及有機發(fā)光二極管的一電壓被稱合至第二節(jié)點。
[0006]再者，驅動晶體管、第一晶體管及第二晶體管為N型晶體管。
[0007]另外，像素電路包含一第三晶體管，其包含連接一第四電壓源的一第一端、連接一第三控制信號源的一第二端、及連接第二節(jié)點的一第三端，第四電壓源提供一參考電壓，第三晶體管根據一第三控制信號開啟以輸入參考電壓至第二節(jié)點。
[0008]另外，像素電路包含一第四晶體管，其包含連接陽極端及第三節(jié)點的一第一端、連接一第四控制信號源的一第二端、及連接一第五電壓源的一第三端。
[0009]再者，于一重置階段時，第一控制信號源提供一第一控制信號以開啟第一晶體管，第二控制信號源提供一第二控制信號以開啟第二晶體管，第四控制信號源提供一第四控制信號以開啟第四晶體管，資料驅動線輸入一第一參考電壓至驅動晶體管以重置第二節(jié)點，第五電壓源輸入一第二參考電壓至第四晶體管以重置第三節(jié)點及耦合電容的第一端，于一補償階段時，資料驅動線輸入一第三參考電壓至第二節(jié)點，第三節(jié)點及儲存電容儲存驅動晶體管的第三參考電壓與一臨界電壓的差值，驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)，于一資料寫入階段時，資料驅動線輸入一資料電壓至驅動晶體管，第三參考電壓與資料電壓的差值耦合至耦合電容的第一端，于一發(fā)光階段時，臨界電壓及有機發(fā)光二極管的一電壓耦合至第二節(jié)點。
[0010]此外，本發(fā)明提供了一種用來驅動一像素電路的方法，像素電路包含一有機發(fā)光二極管(OLED)、一驅動晶體管、一第一晶體管、一第二晶體管、一儲存電容及一耦合電容，有機發(fā)光二極管具有一陽極端及連接一第一電壓源的一陰極端，第一電壓源提供一第一電壓，驅動晶體管具有連接一第二電壓源的一第一節(jié)點、一第二節(jié)點及連接陽極端的一第三節(jié)點，第二電壓源提供一第二電壓，第一晶體管具有連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接第二節(jié)點的一第三端，第一控制信號源提供一第一控制信號，第二晶體管具有一第一端、連接一第二控制信號源的一第二端、及連接陽極端及第三節(jié)點的一第三端，第二控制信號源提供一第二控制信號，儲存電容具有連接一第三電壓源的一第一端及連接第二晶體管的第一端的一第二端，耦合電容具有連接第二晶體管的第一端的一第一端及連接第二節(jié)點的一第二端，方法包括步驟:(A)于一重置階段時，通過第一控制信號開啟第一晶體管，輸入一參考電壓至驅動晶體管，以重置第二節(jié)點、第三節(jié)點及耦合電容的第一端；(B)于一補償階段時，儲存驅動晶體管的一臨界電壓至第三節(jié)點及儲存電容，驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)；(C)于一資料寫入階段時，通過第二控制信號關閉第二晶體管，輸入一資料電壓至驅動晶體管，及耦合耦合電容的一電壓至耦合電容的第一端；以及(D)于一發(fā)光階段時，耦合臨界電壓及有機發(fā)光二極管的一電壓至第二節(jié)點。
[0011]此外，本發(fā)明提供了另一種用來驅動一像素電路的方法，像素電路包含一有機發(fā)光二極管(OLED)、一驅動晶體管、第一晶體管、一第二晶體管、一第四晶體管、一儲存電容及一稱合電容，有機發(fā)光二極管具有一陽極端及連接一第一電壓源的一陰極端，第一電壓源提供一第一電壓，驅動晶體管具有連接一第二電壓源的一第一節(jié)點、一第二節(jié)點及連接陽極端的一第三節(jié)點，第二電壓源提供一第二電壓，第一晶體管具有連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接第二節(jié)點的一第三端，第一控制信號源提供一第一控制信號，第二晶體管具有一第一端、連接一第二控制信號源的一第二端、及連接于陽極端及第三節(jié)點的一第三端，第二控制信號源提供一第二控制信號，儲存電容具有連接于一第三電壓源的一第一端及連接于第二晶體管的第一端的一第二端，耦合電容具有連接第二晶體管的第一端的一第一端及連接第二節(jié)點的一第二端，第四晶體管具有連接陽極端及第三節(jié)點的一第一端、連接一第四控制信號源的一第二端、及連接一第五電壓源的一第三端，方法包括步驟:(A)于一重置階段時，資料驅動線輸入一第一參考電壓至驅動晶體管以重置第二節(jié)點，第五電壓源輸入一第二參考電壓至第四晶體管以重置第三節(jié)點及耦合電容的第一端；(B)于一補償階段時，資料驅動線輸入一第三參考電壓至驅動晶體管以重置第二節(jié)點，第三節(jié)點及儲存電容儲存驅動晶體管的第三參考電壓與一臨界電壓的差值，驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)；(C)于一資料寫入階段時，資料驅動線輸入一資料電壓至驅動晶體管，第三參考電壓與資料電壓的差值耦合至耦合電容的第一端；以及(D)于一發(fā)光階段時，臨界電壓及有機發(fā)光二極管的一電壓被耦合至第二節(jié)點。
[0012]另外，本發(fā)明提供了一種顯示面板，包括:多個像素電路，是依多個的行及列而排列為一像素電路矩陣；一資料驅動器，是具有多條資料驅動線，用以連接像素電路矩陣的行的多個像素電路以提供至少一輸入電壓；一掃描驅動器，是具有多條與多條資料驅動線垂直相交的掃描驅動線，用以連接像素電路矩陣的列的多個像素電路以提供至少一開關電壓；一電壓產生器，是具有設置于多條掃描驅動線間的多條電壓供應線，用以連接多個像素電路以提供至少一電壓源；以及一時序控制器，是分別連接及控制資料驅動器、掃描驅動器及電壓產生器。
[0013]另外，本發(fā)明提供了另一種顯示面板，包括:多個像素電路，是依多個的行及列而排列為一像素電路矩陣；一資料驅動器，是具有多條資料驅動線，用以連接該像素電路矩陣的行的多個像素電路以提供至少一輸入電壓；一掃描驅動器，是具有多條與該多條資料驅動線垂直相交的掃描驅動線，用以連接該像素電路矩陣的列的多個像素電路以提供至少一開關電壓；以及一時序控制器，是分別連接及控制該資料驅動器及該掃描驅動器，其中，每一像素電路包括:一有機發(fā)光二極管(OLED)，包含一陽極端及一陰極端，該陰極端連接一第一電壓源；一驅動晶體管，用來驅動該有機發(fā)光二極管，該驅動晶體管包含一第一節(jié)點、一第二節(jié)點及一第三節(jié)點，該第一節(jié)點連接一第二電壓源，該第三節(jié)點連接該陽極端；一第一晶體管，包含連接該多個資料驅動線的其中一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接該第二節(jié)點的一第三端；一第二晶體管，包含一第一端、連接一第二控制信號源的一第二端、及連接該陽極端及該第三節(jié)點的一第三端；一儲存電容，包含連接一第三電壓源的一第一端及連接該第二晶體管的該第一端的一第二端；一耦合電容，包含連接該第二晶體管的該第一端的一第一端及連接該第二節(jié)點的一第二端；以及一第四晶體管，包含連接該陽極端及該第三節(jié)點的一第一端、連接一第四控制信號源的一第二端、及連接一第五電壓源的一第三端。
[0014]以上的概述與接下來的詳細說明皆為示范性質，是為了進一步說明本發(fā)明的申請專利范圍。而有關本發(fā)明的其他目的與優(yōu)點，將在后續(xù)說明與附圖加以闡述。

【專利附圖】

【附圖說明】
[0015]為進一步說明本發(fā)明的技術內容以下結合實施例及附圖詳細說明如后，其中:
[0016]圖1是已知主動式矩陣有機發(fā)光二極管的P型驅動電路示意圖。
[0017]圖2是已知主動式矩陣有機發(fā)光二極管的N型驅動電路示意圖。
[0018]圖3是已知主動式矩陣有機發(fā)光二極管的N型補償驅動電路示意圖。
[0019]圖4是圖3的補償驅動電路時序圖。
[0020]圖5是本發(fā)明一較佳實施例的像素電路示意圖。
[0021]圖6是圖5像素電路的一較佳實施例時序圖。
[0022]圖7是圖5像素電路的另一較佳實施例時序圖。
[0023]圖8是本發(fā)明一較佳實施例的顯示面板示意圖。
[0024]圖9是圖8顯示面板以像素電路矩陣的3列為一顯示單元的一較佳實施例時序圖。
[0025]圖10是圖8顯示面板以像素電路矩陣的3列為一顯示單元的另一較佳實施例時序圖。
[0026]圖11是本發(fā)明另一較佳實施例的像素電路示意圖。
[0027]圖12是圖11像素電路的一較佳實施例時序圖。
[0028]圖13是圖11像素電路的另一較佳實施例時序圖。
[0029]圖14是本發(fā)明再一較佳實施例的像素電路示意圖。
[0030]圖15是圖14像素電路的一較佳實施例時序圖。
[0031]圖16是本發(fā)明另一較佳實施例的顯示面板示意圖。
[0032]圖17是圖16顯示面板以像素電路矩陣的I列為一顯示單元的一較佳實施例時序圖。
[0033]圖18是圖16顯示面板以像素電路矩陣的3列為一顯示單元的一較佳實施例時序圖。
[0034]圖19是圖16顯示面板以像素電路矩陣的η列為一顯示單元的一較佳實施例時序圖。

【具體實施方式】
[0035]首先，請參照圖5，是本發(fā)明一較佳實施例的電路示意圖。圖5所示為一種像素電路，包括:一驅動晶體管50、一有機發(fā)光二極管51、及一電壓控制單兀52。有機發(fā)光二極管51包含一陽極端511及一陰極端512，其中陰極端512連接用來提供一第一電壓Vss的一第一電壓源VSS。驅動晶體管50較佳為N型晶體管，其包含一第一節(jié)點501、一第二節(jié)點502及一第三節(jié)點503，其中，第一節(jié)點501為漏極端、第二節(jié)點502為柵極端、及第三節(jié)點503為源極端，第一節(jié)點501電性連接用來提供一第二電壓Vdd的一第二電壓源VDD，且第三節(jié)點503連接陽極端511。
[0036]前述電壓控制單元52包含一第一晶體管57、一第二晶體管58、一儲存電容56及一耦合電容55。第一晶體管57具有連接一資料驅動線Data的一第一端571、連接用來提供一第一控制信號的一第一控制信號源SN的一第二端572、及連接第二節(jié)點502的一第三端573。第二晶體管58具有一第一端581、連接用來提供一第二控制信號的一第二控制信號源SW的一第二端582、及連接陽極端511及第三節(jié)點503的一第三端583。第一及第二晶體管57及58較佳為N型晶體管。儲存電容56具有連接一第三電壓源REF的一第一端561及連接第二晶體管58的第一端581的一第二端562。耦合電容55具有連接第二晶體管58的第一端581的一第一端551及連接第二節(jié)點502的一第二端552。據此，當像素電路于一重置階段時，通過第一控制信號開啟第一晶體管57，輸入一參考電壓Vref至驅動晶體管50以重置第二節(jié)點502、第三節(jié)點503及第二晶體管58的第一端581，當像素電路于一補償階段時，儲存驅動晶體管50的一臨界電壓Vt至第三節(jié)點503及儲存電容56，驅動晶體管50由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)，當像素電路于一資料寫入階段時，通過第二控制信號關閉第二晶體管58，輸入一資料電壓至驅動晶體管50，及耦合耦合電容55的一電壓至第二晶體管58的第一端581，當像素電路于一發(fā)光階段時，耦合臨界電壓Vt及有機發(fā)光二極管51的電壓Voled至第二節(jié)點502，其中，前述重置階段、補償階段、資料寫入階段及發(fā)光階段依序重復進行。
[0037]請同時參照圖6，是圖5像素電路的一較佳實施例的工作時序圖。其電路操作分為重置(Reset)階段、補償(Comp.)階段、資料寫入(Prog.)階段及發(fā)光(Emitting)階段，且驅動晶體管50、第一晶體管57、第二晶體管58及有機發(fā)光二極管51的開啟或關閉狀態(tài)如表1所示，以及驅動晶體管50的第二節(jié)點502的電壓(Ve)、有機發(fā)光二極管51的陽極端511的電壓(Vs)、耦合電容55的第一端551的電壓(Vn)、第二節(jié)點502與陽極端511的電壓差(Ves)及第二節(jié)點502與耦合電容55的第一端551的電壓差(Vffl)如表2所示。
[0038]表1
[0039]

【權利要求】
1.一種像素電路,包括: 一有機發(fā)光二極管，包含一陽極端及一陰極端，該陰極端連接一第一電壓源； 一驅動晶體管，用來驅動該有機發(fā)光二極管，該驅動晶體管包含一第一節(jié)點、一第二節(jié)點及一第三節(jié)點，該第一節(jié)點連接一第二電壓源，該第三節(jié)點連接該陽極端； 一第一晶體管，包含連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接該第二節(jié)點的一第三端； 一第二晶體管，包含一第一端、連接一第二控制信號源的一第二端、及連接該陽極端及該第三節(jié)點的一第三端； 一儲存電容，包含連接一第三電壓源的一第一端及連接該第二晶體管的該第一端的一第二端；以及 一耦合電容，包含連接該第二晶體管的該第一端的一第一端及連接該第二節(jié)點的一第二端。
2.如權利要求1所述的像素電路，其中，于一重置階段時，該第一控制信號源提供一第一控制信號以開啟該第一晶體管，該資料驅動線輸入一參考電壓至該驅動晶體管以重置該第二節(jié)點、該第三節(jié)點及該耦合電容的該第一端，于一補償階段時，該第二節(jié)點及該儲存電容儲存該驅動晶體管的一臨界電壓，該驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)，于一資料寫入階段時，該第二控制信號源提供一第二控制信號以關閉該第二晶體管，該資料驅動線輸入一資料電壓至該驅動晶體管，該稱合電容的一電壓被稱合至該稱合電容的該第一端，于一發(fā)光階段時，該臨界電壓及該有機發(fā)光二極管的一電壓被耦合至該第二節(jié)點。
3.如權利要求1所述的像素電路，其中，該驅動晶體管、該第一晶體管及該第二晶體管為N型晶體管。
4.如權利要求1所述的像素電路，另包含一第三晶體管，該第三晶體管包含連接一第四電壓源的一第一端、連接一第三控制信號源的一第二端、及連接該第二節(jié)點的一第三端，該第四電壓源提供一參考電壓，該第三晶體管根據一第三控制信號開啟以輸入該參考電壓至該第二節(jié)點。
5.如權利要求1所述的像素電路，還包含一第四晶體管，包含連接該陽極端及該第三節(jié)點的一第一端、連接一第四控制信號源的一第二端、及連接一第五電壓源的一第三端。
6.如權利要求5所述的像素電路,其中，于一重置階段時,該第一控制信號源提供一第一控制信號以開啟該第一晶體管，該第二控制信號源提供一第二控制信號以開啟該第二晶體管，該第四控制信號源提供一第四控制信號以開啟該第四晶體管，該資料驅動線輸入一第一參考電壓至該驅動晶體管以重置該第二節(jié)點，該第五電壓源輸入一第二參考電壓至該第四晶體管以重置該第三節(jié)點及該耦合電容的該第一端，于一補償階段時，該資料驅動線輸入一第三參考電壓至該第二節(jié)點，該第三節(jié)點及該儲存電容儲存該驅動晶體管的該第三參考電壓與該臨界電壓的一差值，該驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)，于一資料寫入階段時，該資料驅動線輸入一資料電壓至該驅動晶體管，該第三參考電壓與該資料電壓的差值耦合至該耦合電容的該第一端，于一發(fā)光階段時，該臨界電壓及該有機發(fā)光二極管的一電壓耦合至該第二節(jié)點。
7.一種用來驅動一像素電路的方法，該像素電路包含一有機發(fā)光二極管、一驅動晶體管、第一晶體管、一第二晶體管、一儲存電容及一耦合電容，該有機發(fā)光二極管具有一陽極端及連接一第一電壓源的一陰極端，該第一電壓源提供一第一電壓，該驅動晶體管具有連接一第二電壓源的一第一節(jié)點、一第二節(jié)點及連接該陽極端的一第三節(jié)點，該第二電壓源提供一第二電壓，該第一晶體管具有連接一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接該第二節(jié)點的一第三端，該第一控制信號源提供一第一控制信號，該第二晶體管具有一第一端、連接一第二控制信號源的一第二端、及連接于該陽極端及該第三節(jié)點的一第三端，該第二控制信號源提供一第二控制信號，該儲存電容具有連接于一第三電壓源的一第一端及連接于該第二晶體管的該第一端的一第二端，該耦合電容具有連接該第二晶體管的該第一端的一第一端及連接該第二節(jié)點的一第二端，該方法包括步驟: (A)于一重置階段時，通過該第一控制信號開啟該第一晶體管，輸入一參考電壓至該驅動晶體管，以重置該第二節(jié)點、該第三節(jié)點及該耦合電容的該第一端； (B)于一補償階段時，儲存該驅動晶體管的一臨界電壓至該第三節(jié)點及該儲存電容，該驅動晶體管由開啟狀態(tài)轉變?yōu)殛P閉狀態(tài)； (C)于一資料寫入階段時，通過該第二控制信號關閉該第二晶體管，輸入一資料電壓至該驅動晶體管，及耦合該耦合電容的一電壓至該耦合電容的該第一端；以及 (D)于一發(fā)光階段時，耦合該臨界電壓及該有機發(fā)光二極管的一電壓至該第二節(jié)點。
8.如權利要求7所述的用來驅動一像素電路的方法，其中，于步驟(A)時，該第二電壓為一第一重置電壓， 該參考電壓大于該第一重置電壓與該臨界電壓之和。
9.如權利要求7所述的用來驅動一像素電路的方法，其中，于步驟(C)時，該第二電壓為一第二重置電壓，該第二重置電壓小于或等于該第一電壓與該有機發(fā)光二極管的一起始電壓之和。
10.如權利要求7所述的用來驅動一像素電路的方法，其中，該驅動晶體管、該第一晶體管及該第二晶體管為N型晶體管。
11.如權利要求7所述的用來驅動一像素電路的方法，其中，該像素電路另包含一第三晶體管，該第三晶體管包含連接一第四電壓源的一第一端、連接一第三控制信號源的一第二端、及連接該第二節(jié)點的一第三端，該第三控制信號源提供一第三控制信號，該第四電壓源提供該參考電壓，于步驟(A)時，該第三晶體管根據該第三控制信號開啟，以輸入該參考電壓至該驅動晶體管。
12.—種顯不面板,包括: 多個像素電路，依多個的行及列而排列為一像素電路矩陣； 一資料驅動器，具有多條資料驅動線，用以連接該像素電路矩陣的行的多個像素電路以提供至少一輸入電壓； 一掃描驅動器，具有多條與該多條資料驅動線垂直相交的掃描驅動線，用以連接該像素電路矩陣的列的多個像素電路以提供至少一開關電壓； 一電壓產生器，具有設置于該多條掃描驅動線間的多條電壓供應線，用以連接該多個像素電路以提供至少一電壓源；以及 一時序控制器，分別連接及控制該資料驅動器、該掃描驅動器及該電壓產生器，其中， 每一像素電路包括: 一有機發(fā)光二極管，包含一陽極端及一陰極端，該陰極端連接一第一電壓源； 一驅動晶體管，用來驅動該有機發(fā)光二極管，該驅動晶體管包含一第一節(jié)點、一第二節(jié)點及一第三節(jié)點，該第一節(jié)點連接一第二電壓源，該第三節(jié)點連接該陽極端； 一第一晶體管，包含連接該多個資料驅動線的其中一資料驅動線的一第一端、連接一第一控制信號源的一第二端、及連接該第二節(jié)點的一第三端； 一第二晶體管，包含一第一端、連接一第二控制信號源的一第二端、及連接該陽極端及該第三節(jié)點的一第三端； 一儲存電容，包含連接一第三電壓源的一第一端及連接該第二晶體管的該第一端的一第二端；以及 一耦合電容，包含連接該第二晶體管的該第一端的一第一端及連接該第二節(jié)點的一第
【文檔編號】G09G3/32GK104077999SQ201410090454
【公開日】2014年10月1日 申請日期:2014年3月12日 優(yōu)先權日:2013年3月28日
【發(fā)明者】曾名駿, 徐怡華, 郭拱辰, 陳聯(lián)祥 申請人:群創(chuàng)光電股份有限公司