關(guān)于一種柵驅(qū)動(dòng)非晶硅集成電路的制作方法
【專利摘要】本發(fā)明提供了一種柵驅(qū)動(dòng)的非晶硅集成電路，包括狀態(tài)啟動(dòng)TFT（T1），狀態(tài)復(fù)位TFT（T2），上拉驅(qū)動(dòng)TFT（T3），下拉驅(qū)動(dòng)TFT（T4）和狀態(tài)存儲(chǔ)電容（C1），因電路簡(jiǎn)單，占用面積小，可以更好地滿足顯示器對(duì)邊框的要求。
【專利說(shuō)明】關(guān)于一種柵驅(qū)動(dòng)非晶硅集成電路
【技術(shù)領(lǐng)域】
[0001]關(guān)于一種柵驅(qū)動(dòng)非晶硅集成電路。
【背景技術(shù)】
[0002]有源顯示的驅(qū)動(dòng)器件非晶硅薄膜晶體管(TFT)除了用于顯示器件像素的開關(guān)以夕卜，還被用于柵驅(qū)動(dòng)電路的集成。目前的集成電路多為7個(gè)晶體管加I個(gè)電容的方式，如圖1。當(dāng)上一級(jí)的輸出信號(hào)Qn-1或開啟信號(hào)STV的高電壓到來(lái)時(shí)，晶體管Tl打開晶體管T3和T6的柵極處于高電壓狀態(tài)。T3，T6開啟，Τ4，Τ5的柵處于低電壓狀態(tài)，Τ4，Τ5關(guān)閉，此時(shí)，Qn-1或STV關(guān)閉，Τ3，Τ6繼續(xù)保持開啟狀態(tài)，Τ4繼續(xù)保持關(guān)閉狀態(tài)，CK信號(hào)的高電壓到來(lái)，通過(guò)開啟的晶體管6形成這一級(jí)電路和輸出Qn, CK信號(hào)關(guān)閉,Qn設(shè)置為低電壓狀態(tài)，輸出完成。下一級(jí)信號(hào)到來(lái)的時(shí)候，Τ2管打開，Τ3，Τ6柵極置低壓，Τ3，Τ6關(guān)閉。CK通過(guò)Cl周期性開啟Τ4和Τ5，Τ4的周期性開啟可保持Τ3，Τ6的關(guān)閉狀態(tài)，Τ5的周期性開啟與受CKB控制也周期性開啟的Τ7交替開啟，保持輸出為低電壓狀態(tài)。以上為7T1C電路的工作原理。
[0003]衍生電路中，加入整體復(fù)位晶體管和復(fù)位信號(hào)，在電路發(fā)生異常時(shí)，可通過(guò)此晶體管讓所有電路復(fù)位到初始狀態(tài)，如圖2，需要復(fù)位時(shí)，Reset信號(hào)開啟T8，T9，將T6，T3柵極置低電壓狀態(tài)，同時(shí)輸出置低電壓狀態(tài)，復(fù)位完成。由于非晶硅電子遷移率小，驅(qū)動(dòng)能力弱的原因，TFT都需要比較大的寬長(zhǎng)比，因此，7T1C的電路會(huì)占據(jù)比較大的邊框空間，導(dǎo)致非晶硅的顯示器邊框做窄受限。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種非晶硅驅(qū)動(dòng)集成電路，4T1C即可工作，能有效降低驅(qū)動(dòng)電路所占的面積。
[0005]請(qǐng)參考圖3，本發(fā)明電路的工作時(shí)序如下:當(dāng)上一級(jí)輸出信號(hào)或啟動(dòng)開始信號(hào)到達(dá)Tl柵極時(shí)，Tl打開，T3的柵極與電容Cl充電至高電壓狀態(tài)。然后Tl關(guān)閉，T3的柵極與Cl保持高電壓狀態(tài)。此狀態(tài)下，CK的脈沖到來(lái)的時(shí)候，即可通過(guò)T3傳輸?shù)捷敵龆?，形成柵集成電路這一級(jí)的輸出。當(dāng)下一級(jí)輸出到達(dá)T2的時(shí)候，T2打開，T3的柵極與Cl被下拉到低電壓狀態(tài)。T3關(guān)閉。此時(shí)，CKB會(huì)周期性的將輸出電位保持到低電壓Vgl狀態(tài)。
[0006]請(qǐng)參考圖4，可在本發(fā)明的基礎(chǔ)上，加入整體復(fù)位功能的晶體管T5，T6，在電路發(fā)生異常時(shí)，啟動(dòng)Reset信號(hào)，此信號(hào)通過(guò)T5使T3處于關(guān)閉狀態(tài)，并通過(guò)Cl儲(chǔ)存狀態(tài)并保持。同時(shí)Reset信號(hào)通過(guò)T6使輸出端Qn置為低電壓狀態(tài)，避免對(duì)上下級(jí)電路的影響。復(fù)位結(jié)束。
[0007]請(qǐng)參考圖5，本發(fā)明的輸入電壓和信號(hào)改變時(shí)，可支持反向掃描模式。將原Tl的源極的信號(hào)從Vgh改為Vgl，將原T2的漏極信號(hào)從Vgl改為Vgh，當(dāng)下一行Qn+Ι輸出時(shí)，T2打開，T3的柵極與電容Cl充電至高電壓狀態(tài)。然后T2關(guān)閉，T3的柵極與Cl保持高電壓狀態(tài)。此狀態(tài)下，CK的脈沖到來(lái)的時(shí)候，即可通過(guò)T3傳輸?shù)捷敵龆?，形成柵集成電路這一級(jí)的輸出。當(dāng)下一級(jí)輸出Qn-1到達(dá)Tl的時(shí)候，Tl打開，T3的柵極與Cl被下拉到低電壓狀態(tài)。T3關(guān)閉。此時(shí)，CKB會(huì)周期性的將輸出電位保持到低電壓Vgl狀態(tài)。
[0008]【專利附圖】

【附圖說(shuō)明】:附圖1為當(dāng)前主流的7T1C非晶硅柵驅(qū)動(dòng)集成電路原理圖。
[0009]附圖2為當(dāng)前主流的7T1C的基礎(chǔ)上，加入整體復(fù)位晶體管和復(fù)位信號(hào)的9T1C非晶硅柵驅(qū)動(dòng)集成電路原理圖。
[0010]附圖3為本發(fā)明4T1C非晶硅柵驅(qū)動(dòng)集成電路原理圖。
[0011]附圖4為本發(fā)明4T1C的基礎(chǔ)上，加入整體復(fù)位晶體管和復(fù)位信號(hào)的6T1C非晶硅柵驅(qū)動(dòng)集成電路原理圖。
[0012]附圖5為本發(fā)明4T1C的基礎(chǔ)上反掃描功能的原理說(shuō)明。
[0013]附圖6為本發(fā)明4T1C 一具體實(shí)施例的各輸入與輸出信號(hào)的時(shí)序圖。
[0014]【具體實(shí)施方式】:下面介紹的是本發(fā)明的多個(gè)實(shí)施例中的一部份，旨在提供對(duì)本發(fā)明的基本了解，并不旨在確認(rèn)本發(fā)明的關(guān)鍵或決定性要素或限定所要保護(hù)的范圍。根據(jù)本發(fā)明的技術(shù)方案，在不變更本發(fā)明的實(shí)質(zhì)精神下，可以相互替換而得到其他的實(shí)現(xiàn)方式。如非晶硅薄膜晶體管源漏兩極與柵極之間存在的電容，在本電路基礎(chǔ)上，在任何晶體管的柵源之間或柵漏之間加任意大小電容的電路均包括在本電路發(fā)明的范圍內(nèi)。再如，晶體管的簡(jiǎn)單串并后仍為晶體管電路特性，任何將晶體管進(jìn)行串并拆分的方式電路，若等效電路與本發(fā)明電路相同，仍在本電路的發(fā)明范圍之內(nèi)。
[0015]本發(fā)明的一實(shí)施例，請(qǐng)參考圖3，包括狀態(tài)啟動(dòng)TFT (Tl)，狀態(tài)復(fù)位TFT (Τ2)，上拉驅(qū)動(dòng)TFT (Τ3)，下拉驅(qū)動(dòng)TFT (Τ4)和狀態(tài)存儲(chǔ)電容(Cl)，其中Tl的柵極接啟動(dòng)信號(hào)STV或上一級(jí)輸出Qn-1，Tl的源極接高電壓源Vgh，Tl的漏極與T2的源極連接，T2的柵極接到復(fù)位信號(hào)Reset或下一級(jí)輸出Qn+1，T2的漏極接到低電壓電源Vgl。Cl的一端與Tl的漏極相連，Cl的另一端接到一固定電位。T3的源極接到CK信號(hào)，T3的柵極與Tl的漏極相連接，T3的漏極連接到輸出端Qn，T4源極連接到輸出端Qn，T4的柵極連接到CKB，T4漏極連接到低電壓電源Vgl。CK與CKB為振幅的高壓與Vgh相同，低壓與Vgl相同，高壓占空比
0.25，相位相反的一組時(shí)序信號(hào)。CK與CKB及上一級(jí)輸出的波形如圖6。當(dāng)上一級(jí)輸出信號(hào)或啟動(dòng)開始信號(hào)到達(dá)Tl柵極時(shí)，Tl打開，T3的柵極與電容Cl充電至高電壓狀態(tài)。然后Tl關(guān)閉，T3的柵極與Cl保持高電壓狀態(tài)。此狀態(tài)下，CK的脈沖到來(lái)的時(shí)候，即可通過(guò)T3傳輸?shù)捷敵龆耍纬蓶偶呻娐愤@一級(jí)的輸出。當(dāng)下一級(jí)輸出到達(dá)T2的時(shí)候，T2打開，T3的柵極與Cl被下拉到低電壓狀態(tài)。T3關(guān)閉。此時(shí)，CKB會(huì)周期性的將輸出電位保持到低電壓Vgl狀態(tài)。CK與CKB，上一級(jí)輸出波形，當(dāng)前級(jí)的輸出波形，下一級(jí)的輸出波形如圖6所
/Jn ο
【權(quán)利要求】
1.關(guān)于一種柵驅(qū)動(dòng)非晶硅集成電路，包括狀態(tài)啟動(dòng)TFT(Tl)，狀態(tài)復(fù)位TFT (T2)，上拉驅(qū)動(dòng)TFT (T3)，下拉驅(qū)動(dòng)TFT (T4)和狀態(tài)存儲(chǔ)電容(Cl)，其中Tl的柵極接啟動(dòng)信號(hào)STV或上一級(jí)輸出Qn-1，T1的源極接高電壓源Vgh，Tl的漏極與T2的源極連接，T2的柵極接到復(fù)位信號(hào)Reset或下一級(jí)輸出Qn+1, T2的漏極接到低電壓電源Vgl, Cl的一端與Tl的漏極相連，Cl的另一端接到一固定電位，T3的源極接到CK信號(hào)，T3的柵極與Tl的漏極相連接，T3的漏極連接到輸出端Qn，T4源極連接到輸出端Qn，T4的柵極連接到CKB，T4漏極連接到低電壓電源Vgl。
2.權(quán)利要求1所述的柵驅(qū)動(dòng)非晶硅集成電路，其特征在于CK與CKB為振幅的高壓與Vgh相同，低壓與Vgl相同，高壓占空比小于0.5，相位相反的一組時(shí)序信號(hào)，其中，Vgh為TFT的開啟電壓，Vgl為TFT關(guān)斷電壓。
【文檔編號(hào)】G09G3/20GK103903550SQ201410154538
【公開日】2014年7月2日 申請(qǐng)日期:2014年4月17日 優(yōu)先權(quán)日:2014年4月17日
【發(fā)明者】何東陽(yáng) 申請(qǐng)人:何東陽(yáng)