柵極驅(qū)動電路單元及其顯示面板的制作方法
【專利摘要】本發(fā)明提供一種柵極驅(qū)動電路單元及其顯示面板，其中一實(shí)施例的柵極驅(qū)動電路單元包括掃描輸入線、第一掃描控制線、第二掃描控制線、第一晶體管、第二晶體管、第三晶體管和第四晶體管，掃描輸入線分別與第一晶體管的源極和第三晶體管的源極連接，第一掃描控制線分別與第一晶體管的柵極、第二晶體管的漏極和第四晶體管的柵極連接，第二掃描控制線分別與第二晶體管的柵極、第三晶體管的柵極和第四晶體管的漏極連接，第一晶體管的漏極和第二晶體管的源極均與相鄰兩條掃描線中的第一掃描線連接，第三晶體管的漏極和第四晶體管的源極均與該相鄰兩條掃描線中的第二掃描線連接。由于每個柵極驅(qū)動電路單元能控制兩條以上的掃描線，可實(shí)現(xiàn)顯示面板的窄邊框。
【專利說明】柵極驅(qū)動電路單元及其顯示面板

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種顯示面板的柵極驅(qū)動電路及具有柵極驅(qū)動電路的顯示面板。

【背景技術(shù)】
[0002]目前,液晶顯示裝置(Liquid Crystal Display, LCD)具備輕薄、節(jié)能、無福射等諸多優(yōu)點(diǎn)，廣泛運(yùn)用于筆記本電腦、臺式電腦、攝錄放影機(jī)、智能電視、移動終端或個人數(shù)字處理器等產(chǎn)品上。以液晶顯示裝置應(yīng)用于手機(jī)上為例，在手機(jī)的體積一定的前提下，用戶一般希望屏幕能夠盡可能的大，因此如何實(shí)現(xiàn)顯示裝置的窄邊框成為業(yè)界廣泛研究的方向和追求的目標(biāo)。
[0003]以薄膜晶體管(Thin Film Transistor,TFT)液晶顯示裝置為例,其包括液晶顯示面板、柵極驅(qū)動電路(gate drive circuit)和源極驅(qū)動電路(source drive circuit)。液晶顯示面板包括多條橫向的掃描線與多條豎向的數(shù)據(jù)線，且相鄰的兩條掃描線與相鄰的兩條數(shù)據(jù)線交叉形成一個像素單元，每個像素單元包括一個薄膜晶體管，每條掃描線連接到每行薄膜晶體管的柵極，每條數(shù)據(jù)線連接到每列薄膜晶體管的源極，薄膜晶體管的漏極與像素電極相連，且每條掃描線與每條數(shù)據(jù)線的另一端分別連接到位于液晶顯示裝置中液晶面板邊緣的柵極驅(qū)動電路芯片與源極驅(qū)動電路芯片上。
[0004]請參圖1,圖1所示為一種現(xiàn)有液晶顯示裝置的結(jié)構(gòu)示意圖，圖中僅示出了液晶顯示面板10的部分像素單元11以及部分掃描線12的走線圖，這些掃描線12通過面板左右兩側(cè)的邊緣走線，每條掃描線12在面板邊緣通過一條走線與柵極驅(qū)動電路芯片(Gate IC) 13相連，以一個解析度為1280X720的液晶顯示裝置為例，共有720條掃描線在液晶顯示面板的左右兩側(cè)走線，單側(cè)的掃描線走線則有360條(即720/2)，按照每條掃描線走線的寬度為5微米，每兩條掃描線走線之間的間隔為5微米計(jì)算，單側(cè)的掃描線走線的總寬度就要1.8毫米，這個寬度使液晶顯示裝置難以達(dá)到窄邊框的要求。
[0005]為了實(shí)現(xiàn)液晶顯示裝置的窄邊框，現(xiàn)有技術(shù)還采用GIA電路(gate driver inarray，集成柵極驅(qū)動電路)來取代上述掃描線的走線，通過將柵極驅(qū)動電路集成到顯示面板上，不僅能夠減少數(shù)以千計(jì)的走線、使得顯示裝置更加對稱和緊湊，還能降低成本、提高顯示面板的分辨率和彎折度，例如本 申請人:較早之前提出的發(fā)明專利第201010111791.7號即公開了一種在顯示面板上集成GIA電路的顯示裝置，其全文內(nèi)容在此引入作為參考。然而，GIA電路的可靠性較差，長期工作下電路易發(fā)生異常；而且，GIA電路的穩(wěn)定性較差，由于其集成在顯示面板上，因此如果某個電路元件出現(xiàn)異常，會導(dǎo)致整個GIA電路無法工作。
[0006]鑒于以上所述，有必要提供一種具備可靠性與穩(wěn)定性的可實(shí)現(xiàn)較窄邊框的顯示面板及其柵極驅(qū)動電路單元。


【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的主要技術(shù)問題是提供一種具備可靠性與穩(wěn)定性的可實(shí)現(xiàn)較窄邊框的顯示面板及其柵極驅(qū)動電路單元。
[0008]本發(fā)明的第一實(shí)施例提供一種柵極驅(qū)動電路單兀，包括掃描輸入線、第一掃描控制線、第二掃描控制線、第一晶體管、第二晶體管、第三晶體管和第四晶體管，所述掃描輸入線分別與所述第一晶體管的源極和所述第三晶體管的源極連接，所述第一掃描控制線分別與所述第一晶體管的柵極、第二晶體管的漏極和第四晶體管的柵極連接，所述第二掃描控制線分別與所述第二晶體管的柵極、第三晶體管的柵極和第四晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰兩條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰兩條掃描線中的第二掃描線連接。
[0009]本發(fā)明的第二實(shí)施例提供一種柵極驅(qū)動電路單元，包括掃描輸入線、第一掃描控制線、第二掃描控制線、第一晶體管、第二晶體管、第三晶體管和第四晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第二晶體管的柵極、第三晶體管的源極和第四晶體管的柵極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第三晶體管的柵極和所述第四晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰兩條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰兩條掃描線中的第二掃描線連接。
[0010]本發(fā)明的第三實(shí)施例提供一種柵極驅(qū)動電路單兀，包括掃描輸入線、第一掃描控制線、第二掃描控制線、第三掃描控制線、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第三晶體管的源極和第五晶體管的源極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第二晶體管的柵極、第三晶體管的柵極、第四晶體管的漏極和第六晶體管的柵極連接，所述第三掃描控制線分別與所述第四晶體管的柵極、第五晶體管的柵極和第六晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰三條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰三條掃描線中的第二掃描線連接，所述第五晶體管的漏極和所述第六晶體管的源極均與該相鄰三條掃描線中的第三掃描線連接。
[0011]本發(fā)明的第四實(shí)施例提供一種柵極驅(qū)動電路單兀，包括掃描輸入線、第一掃描控制線、第二掃描控制線、第三掃描控制線、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第二晶體管的柵極、第三晶體管的源極、第四晶體管的柵極、第五晶體管的源極和第六晶體管的柵極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第三晶體管的柵極和所述第四晶體管的漏極連接，所述第三掃描控制線分別與所述第五晶體管的柵極和所述第六晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰三條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰三條掃描線中的第二掃描線連接，所述第五晶體管的漏極和所述第六晶體管的源極均與該相鄰三條掃描線中的第三掃描線連接。
[0012]進(jìn)一步地，在第一實(shí)施例或第二實(shí)施例的柵極驅(qū)動電路單元中，所述第一掃描控制線用于接收第一時鐘信號，所述第二掃描控制線用于接收第二時鐘信號，所述掃描輸入線用于接收一脈沖驅(qū)動信號，所述掃描輸入線的脈沖驅(qū)動信號處于高電平的時間為掃描線在一個掃描周期內(nèi)被充入高電平的時間的兩倍，所述第一時鐘信號在一個周期內(nèi)處于高電平或低電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間，所述第二時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的1/2個周期。
[0013]進(jìn)一步地，在第三實(shí)施例或第四實(shí)施例的柵極驅(qū)動電路單元中，所述第一掃描控制線用于接收第一時鐘信號，所述第二掃描控制線用于接收第二時鐘信號，所述第三掃描控制線用于接收第三時鐘信號，所述掃描輸入線用于接收一脈沖驅(qū)動信號；所述掃描輸入線的脈沖驅(qū)動信號處于高電平的時間為掃描線在一個掃描周期內(nèi)被充入高電平的時間的三倍；所述第一時鐘信號在一個周期內(nèi)處于高電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間，所述第一時鐘信號在一個周期內(nèi)處于低電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間的兩倍；所述第二時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的1/3個周期；所述第三時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的2/3個周期。
[0014]本發(fā)明還提供一種顯示面板，所述顯示面板在邊緣區(qū)域上集成設(shè)置有多個第一至第四實(shí)施例中任一實(shí)施例所述的柵極驅(qū)動電路單元，所述多個柵極驅(qū)動電路單元之間的各掃描控制線分別相互對應(yīng)連接在一起，每個柵極驅(qū)動電路單元的掃描輸入線經(jīng)由顯示面板的邊緣區(qū)域走線并與外圍柵極驅(qū)動電路相連。
[0015]進(jìn)一步地，所述多個柵極驅(qū)動電路單元集成設(shè)置且分布在所述顯示面板相對的第一側(cè)和第二側(cè)的邊緣區(qū)域上。
[0016]進(jìn)一步地，所述外圍柵極驅(qū)動電路為一柵極驅(qū)動電路芯片，所述柵極驅(qū)動電路芯片設(shè)置在所述顯示面板的第三側(cè)的邊緣區(qū)域上，所述多個柵極驅(qū)動電路單元的掃描輸入線從所述顯示面板的第一側(cè)和第二側(cè)的邊緣區(qū)域走線后統(tǒng)一匯集到所述顯示面板的第三側(cè)與所述柵極驅(qū)動電路芯片相連。
[0017]進(jìn)一步地，所述外圍柵極驅(qū)動電路由多個集成柵極電路單元構(gòu)成，所述多個集成柵極電路單元集成設(shè)置在顯示面板的邊緣區(qū)域上且與所述多個柵極驅(qū)動電路單元一一對應(yīng)相連，每個柵極驅(qū)動電路單元通過其掃描輸入線與對應(yīng)的集成柵極電路單元的輸出端連接。
[0018]相較于現(xiàn)有技術(shù)，本發(fā)明中每個柵極驅(qū)動電路單元能控制兩條以上的掃描線，顯示面板的邊緣區(qū)域上的掃描線走線的數(shù)量就減少了至少一半，因此顯示面板單側(cè)的走線總寬度也至少減少一半以上，從而實(shí)現(xiàn)顯示面板的窄邊框。

【專利附圖】

【附圖說明】
[0019]圖1是現(xiàn)有技術(shù)中顯示面板的示意圖。
[0020]圖2是本發(fā)明第一實(shí)施例中顯示面板的示意圖。
[0021]圖3是本發(fā)明第一實(shí)施例中柵極驅(qū)動電路單元的電路圖。
[0022]圖4是本發(fā)明第一實(shí)施例中柵極驅(qū)動電路單元的信號圖。
[0023]圖5是本發(fā)明第二實(shí)施例中顯示面板的示意圖。
[0024]圖6是本發(fā)明第二實(shí)施例中柵極驅(qū)動電路單元的電路圖。
[0025]圖7是本發(fā)明第二實(shí)施例中柵極驅(qū)動電路單元的信號圖。
[0026]圖8是本發(fā)明第三實(shí)施例中柵極驅(qū)動電路單元的電路圖。
[0027]圖9是本發(fā)明第三實(shí)施例中柵極驅(qū)動電路單元的信號圖。
[0028]圖10是本發(fā)明第四實(shí)施例中柵極驅(qū)動電路單元的電路圖。
[0029]圖11是本發(fā)明第四實(shí)施例中柵極驅(qū)動電路單元的信號圖。
[0030]圖12是本發(fā)明第五實(shí)施例中顯示面板的示意圖。
[0031]圖13是本發(fā)明第五實(shí)施例中集成柵極電路單元的其中一種電路圖。

【具體實(shí)施方式】
[0032]為詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說明。
[0033]圖2是本發(fā)明第一實(shí)施例中顯示面板的示意圖，圖3是本發(fā)明第一實(shí)施例的顯示面板中的柵極驅(qū)動電路單元的電路圖，請同時參考圖2與圖3所示，本實(shí)施例中以該顯示面板為液晶顯示面板為例進(jìn)行說明，但并不以此為限，該顯示面板例如還可以為有機(jī)發(fā)光二極管顯示面板(organic light emitting d1de display panel)等。顯示面板20包括由多個像素單元21排列構(gòu)成的二維像素陣列、沿著第一方向(例如橫向)設(shè)置的多條掃描線(例如圖3中的掃描線Gl和掃描線G2)、以及沿著第二方向(例如豎向)設(shè)置的多條數(shù)據(jù)線(圖未示)。每個像素單元21設(shè)置有一個薄膜晶體管(圖未示)。每條掃描線(例如圖3中的掃描線Gl或掃描線G2)對應(yīng)于上述二維像素陣列中的一行(橫向)并與該行中的所有薄膜晶體管的柵極相連。每條數(shù)據(jù)線對應(yīng)于上述二維像素陣列中的一列(豎向)并與該列中的所有薄膜晶體管的源極相連。每個像素單元21的薄膜晶體管的漏極與該像素單元21中的像素電極相連。
[0034]顯示面板20上還設(shè)置有多個柵極驅(qū)動電路單元22a，該多個柵極驅(qū)動電路單元22a集成設(shè)置在顯示面板20至少一側(cè)的邊緣區(qū)域上。在本實(shí)施例中，多個柵極驅(qū)動電路單元22a集成設(shè)置且分布在顯示面板20左右兩側(cè)的邊緣區(qū)域上，且在顯示面板20左右兩側(cè)呈交替地分布設(shè)置。每個柵極驅(qū)動電路單元22a與顯示面板20上相鄰的兩條掃描線相連，如圖3所示的其中一個柵極驅(qū)動電路單元22a與顯示面板20上相鄰的掃描線G1、G2相連，用于控制相鄰的掃描線Gl、G2的狀態(tài)。請參圖2，第一個柵極驅(qū)動電路單元22a設(shè)置在顯示面板20的左側(cè)邊緣區(qū)域并用于控制第一條與第二條掃描線的狀態(tài)，第二個柵極驅(qū)動電路單元22a設(shè)置在顯示面板20的右側(cè)邊緣區(qū)域并用于控制第三條與第四條掃描線的狀態(tài)，第三個柵極驅(qū)動電路單元22a設(shè)置在顯示面板20的左側(cè)邊緣區(qū)域并用于控制第五條與第六條掃描線的狀態(tài)，依次類推，使多個柵極驅(qū)動電路單元22a在顯示面板20的左右兩側(cè)呈交替分布設(shè)置。顯示面板20通過多個柵極驅(qū)動電路單元22a輸出掃描信號到各掃描線，完成對像素陣列的掃描。
[0035]具體的，如圖3所示，每個柵極驅(qū)動電路單元22a包括掃描輸入線S、第一掃描控制線Cl、第二掃描控制線C2、第一晶體管221、第二晶體管222、第三晶體管223和第四晶體管224。本實(shí)施例中，顯示裝置中的晶體管為薄膜晶體管(Thin Film Transistor, TFT),但并不以此為限。掃描輸入線S分別與第一晶體管221的源極和第三晶體管223的源極連接。第一掃描控制線Cl分別與第一晶體管221的柵極、第二晶體管222的漏極和第四晶體管224的柵極連接。第二掃描控制線C2分別與第二晶體管222的柵極、第三晶體管223的柵極和第四晶體管224的漏極連接。第一晶體管221的漏極和第二晶體管222的源極均與相鄰兩條掃描線中的第一掃描線Gl連接。第三晶體管223的漏極和第四晶體管224的源極均與該相鄰兩條掃描線中的第二掃描線G2連接。
[0036]請?jiān)俅螀⒖紙D2，位于顯示面板20同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22a之間的各掃描控制線C1、C2分別相互對應(yīng)連接在一起，即:同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22a之間的第一掃描控制線Cl相互對應(yīng)連接在一起，使位于顯示面板20同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22a共用一條第一掃描控制線Cl ;同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22a之間的第二掃描控制線C2相互對應(yīng)連接在一起，使位于顯示面板20同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22a共用一條第二掃描控制線C2。而每個柵極驅(qū)動電路單元22a的掃描輸入線S沿著顯示面板20的邊緣區(qū)域走線并統(tǒng)一與外圍柵極驅(qū)動電路23相連，在本實(shí)施例中，該外圍柵極驅(qū)動電路23例如為一柵極驅(qū)動電路芯片(Gate 1C)，其可以直接設(shè)置在顯示面板20上或者通過軟性電路板(FPC)與顯示面板20連接，在本實(shí)施例中，該外圍柵極驅(qū)動電路23焊接設(shè)置在顯示面板20下側(cè)的邊緣區(qū)域上，左右兩側(cè)的各個柵極驅(qū)動電路單元22a的掃描輸入線S分別從顯示面板20的左右兩側(cè)走線后匯集到顯示面板20的下側(cè)與外圍柵極驅(qū)動電路23連接。外圍柵極驅(qū)動電路23為每個柵極驅(qū)動電路單元22a的掃描輸入線S提供掃描所需的脈沖驅(qū)動信號，同時第一掃描控制線Cl和第二掃描控制線C2在串接各個柵極驅(qū)動電路單元22a之后也與外圍柵極驅(qū)動電路23連接，外圍柵極驅(qū)動電路23分別為第一掃描控制線Cl和第二掃描控制線C2提供周期的時鐘信號，以使每個柵極驅(qū)動電路單元22a能夠控制與其相連的兩條掃描線的狀態(tài)。
[0037]圖4是本發(fā)明第一實(shí)施例的柵極驅(qū)動電路單元的信號圖，請同時參考圖2、圖3與圖4，柵極驅(qū)動電路單元22a的工作原理為:外圍柵極驅(qū)動電路23給所有柵極驅(qū)動電路單兀22a的第一掃描控制線Cl統(tǒng)一提供第一時鐘信號CLK-A,并給所有柵極驅(qū)動電路單兀22a的第二掃描控制線C2統(tǒng)一提供第二時鐘信號CLK-B，以及給每個柵極驅(qū)動電路單元22a的掃描輸入線S分別提供一脈沖驅(qū)動信號Vs。掃描輸入線S的脈沖驅(qū)動信號Vs處于高電平的時間為掃描線Gl或G2在一個掃描周期內(nèi)被充入高電平的時間的兩倍,第一掃描控制線Cl上接收的第一時鐘信號CLK-A在一個周期內(nèi)處于高電平或低電平的時間等于掃描線Gl在一個掃描周期內(nèi)被充入高電平的時間，第二掃描控制線C2上接收的第二時鐘信號CLK-B與第一掃描控制線Cl上接收的第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后，滯后的時間相當(dāng)于第一時鐘信號CLK-A的1/2個周期。
[0038]當(dāng)掃描輸入線S提供的脈沖驅(qū)動信號Vs處于高電平的前1/2時間:第一掃描控制線Cl接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2接收的第二時鐘信號CLK-B為低電平，第一晶體管221和第四晶體管224處于打開狀態(tài)，第二晶體管222和第三晶體管223處于關(guān)閉狀態(tài)，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl,第一掃描線Gl上的第一掃描信號Vgl處于高電平,使顯不面板20上與第一掃描線Gl相連的所有像素單元21中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元21中。
[0039]當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的后1/2時間:第一掃描控制線Cl上接收的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為高電平，第一晶體管221和第四晶體管224處于關(guān)閉狀態(tài)，第二晶體管222和第三晶體管223處于打開狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl,使顯不面板20上與第一掃描線Gl相連的所有像素單元21中的薄膜晶體管全部關(guān)閉，像素單元21中的電壓保持為原來充入的電壓；同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2，第二掃描線G2上的第二掃描信號Vg2處于高電平，使顯示面板20上與第二掃描線G2相連的所有像素單元21中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元21中。
[0040]當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時，分兩種情況:(I)當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為低電平時，第一晶體管221和第四晶體管224處于打開狀態(tài)，第二晶體管222和第三晶體管223處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2 ; (2)當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為高電平時，第一晶體管221和第四晶體管224處于關(guān)閉狀態(tài)，第二晶體管222和第三晶體管223處于打開狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2。也就是說，當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時，第一掃描線Gl上的第一掃描信號Vgl和第二掃描線G2上的第二掃描信號Vg2都處于低電平，與這兩條掃描線Gl、G2相連的所有像素單元21中的薄膜晶體管全部關(guān)閉，使這兩條掃描線Gl、G2上的所有像素單元21中的像素電壓保持不變，直到下一次掃描輸入線S上的脈沖驅(qū)動信號Vs變?yōu)楦唠娖健?br> [0041]請?jiān)俅螀⒖紙D2與圖3，由于每個柵極驅(qū)動電路單元22a均可控制兩條掃描線G1、G2，而每個柵極驅(qū)動電路單元22a只通過一條走線(即掃描輸入線S)與外圍柵極驅(qū)動電路23相連，相當(dāng)于兩條掃描線(Gl、G2)對應(yīng)于一條走線(即掃描輸入線S)，相較于現(xiàn)有技術(shù)中一條掃描線需要對應(yīng)于一條走線而言，顯示面板20單側(cè)的掃描線走線就減少為現(xiàn)有技術(shù)中單側(cè)掃描線走線的一半，顯示面板20單側(cè)的走線總寬度也就對應(yīng)減少為現(xiàn)有技術(shù)中單側(cè)走線總寬度的一半，從而實(shí)現(xiàn)顯示面板20的窄邊框。例如，以一個解析度為1280X720的顯示面板為例，單側(cè)的掃描線走線則減少為180條(即360/2)。
[0042]圖5是本發(fā)明第二實(shí)施例中顯示面板的示意圖，圖6是本發(fā)明第二實(shí)施例的顯示面板中柵極驅(qū)動電路單元的電路圖，請同時參考圖5與圖6，第二實(shí)施例中顯示面板30與上述第一實(shí)施例的不同之處在于:每個柵極驅(qū)動電路單元22b與顯示面板30上相鄰的三條掃描線Gl、G2、G3相連，用于控制該相鄰三條掃描線G1、G2、G3的狀態(tài)。
[0043]具體的，如圖6所示，每個柵極驅(qū)動電路單元22b包括掃描輸入線S、三條掃描控制線(分別為第一掃描控制線Cl、第二掃描控制線C2及第三掃描控制線C3)、以及六個晶體管(分別為第一晶體管221、第二晶體管222、第三晶體管223、第四晶體管224、第五晶體管225及第六晶體管226)。掃描輸入線S分別與第一晶體管221的源極、第三晶體管223的源極和第五晶體管225的源極連接。第一掃描控制線Cl分別與第一晶體管221的柵極和第二晶體管222的漏極連接。第二掃描控制線C2分別與第二晶體管222的柵極、第三晶體管223的柵極、第四晶體管224的漏極和第六晶體管226的柵極連接。第三掃描控制線C3分別與第四晶體管224的柵極、第五晶體管225的柵極和第六晶體管226的漏極連接。第一晶體管221的漏極和第二晶體管222的源極均與相鄰三條掃描線中的第一掃描線Gl連接。第三晶體管223的漏極和第四晶體管224的源極均與該相鄰三條掃描線中的第二掃描線G2連接。第五晶體管225的漏極和第六晶體管226的源極均與該相鄰三條掃描線中的第三掃描線G3連接。
[0044]請?jiān)俅螀⒖紙D5，位于顯示面板30同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b之間的各掃描控制線Cl、C2、C3分別相互對應(yīng)連接在一起，即:同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b之間的第一掃描控制線Cl相互對應(yīng)連接在一起，使位于顯示面板30同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b共用一條第一掃描控制線Cl ;同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b之間的第二掃描控制線C2相互對應(yīng)連接在一起，使位于顯示面板30同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b共用一條第二掃描控制線C2 ;同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b之間的第三掃描控制線C3相互對應(yīng)連接在一起，使位于顯示面板30同一側(cè)邊緣區(qū)域上的各個柵極驅(qū)動電路單元22b共用一條第三掃描控制線C3。第一掃描控制線Cl、第二掃描控制線C2和第三掃描控制線C3在串接各個柵極驅(qū)動電路單元22b之后與外圍柵極驅(qū)動電路23連接，而每個柵極驅(qū)動電路單元22b的掃描輸入線S經(jīng)由顯示面板30的邊緣區(qū)域走線后連接到外圍柵極驅(qū)動電路33上。
[0045]圖7是本發(fā)明第二實(shí)施例的柵極驅(qū)動電路單元的信號圖，請同時參考圖5、圖6與圖7，柵極驅(qū)動電路單元22b的工作原理為:外圍柵極驅(qū)動電路33給所有柵極驅(qū)動電路單兀22b的第一掃描控制線Cl統(tǒng)一提供第一時鐘信號CLK-A,并給所有柵極驅(qū)動電路單兀22b的第二掃描控制線C2統(tǒng)一提供第二時鐘信號CLK-B，并給所有柵極驅(qū)動電路單元22b的第三掃描控制線C3統(tǒng)一提供第三時鐘信號CLK-C，以及給每個柵極驅(qū)動電路單元22b的掃描輸入線S分別提供一脈沖驅(qū)動信號Vs。掃描輸入線S的脈沖驅(qū)動信號Vs處于高電平的時間為掃描線Gl、G2、G3在一個掃描周期內(nèi)被充入高電平的時間的三倍；第一時鐘信號CLK-A在一個周期內(nèi)處于高電平的時間等于掃描線Gl、G2、G3在一個掃描周期內(nèi)被充入高電平的時間，第一時鐘信號CLK-A在一個周期內(nèi)處于低電平的時間為掃描線G1、G2、G3在一個掃描周期內(nèi)被充入高電平的時間的兩倍；第二時鐘信號CLK-B與第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后,滯后的時間相當(dāng)于第一時鐘信號CLK-A的1/3個周期；第三時鐘信號CLK-C與第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后,滯后的時間相當(dāng)于第一時鐘信號CLK-A的2/3個周期。
[0046]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的前1/3時間:第一掃描控制線Cl上的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上的第二時鐘信號CLK-B為低電平，第三掃描控制線C3上的第三時鐘信號CLK-C為低電平，第一晶體管221處于打開狀態(tài)，第二至第六晶體管222?226處于關(guān)閉狀態(tài)，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl，第一掃描線Gl上的第一掃描信號Vgl處于高電平，使顯示面板30上與第一掃描線Gl相連的所有像素單元31中的薄膜晶體管(圖中未示出)全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元31中。
[0047]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的中間1/3時間:第一掃描控制線Cl上的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上的第二時鐘信號CLK-B為高電平，第三掃描控制線C3上的第三時鐘信號CLK-C為低電平，第一晶體管221、第四晶體管224和第五晶體管225處于關(guān)閉狀態(tài)，第二晶體管222、第三晶體管223和第六晶體管226處于打開狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl，使顯示面板30上與第一掃描線Gl相連的所有像素單元31中的薄膜晶體管全部關(guān)閉，像素單元31中的電壓保持為原來充入的電壓；同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2，第二掃描線G2上的第二掃描信號Vg2處于高電平,使顯不面板30上與第二掃描線G2相連的所有像素單元31中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元31中；且同時，第三掃描控制線C3上處于低電平的第三時鐘信號CLK-C通過打開的第六晶體管226充入第三掃描線G3，第三掃描線G3上的第三掃描信號Vg3處于低電平。
[0048]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的后1/3時間:第一掃描控制線Cl上的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上的第二時鐘信號CLK-B為低電平，第三掃描控制線C3上的第三時鐘信號CLK-C為高電平，第一晶體管221、第二晶體管222、第三晶體管223和第六晶體管226處于關(guān)閉狀態(tài)，第四晶體管224和第五晶體管225處于打開狀態(tài)，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2，使顯示面板30上與第二掃描線G2相連的所有像素單元31中的薄膜晶體管全部關(guān)閉，像素單元31中的電壓保持為原來充入的電壓；同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第五晶體管225充入第三掃描線G3，第三掃描線G3上的第三掃描信號Vg3處于高電平，使顯示面板30上與第三掃描線G3相連的所有像素單元31中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元31中。
[0049]當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時,分三種情況:(I)當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B與第三掃描控制線C3上接收的第三時鐘信號CLK-C都為低電平時，第一晶體管221處于打開狀態(tài)，第二晶體管222至第六晶體管226都處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl ; (2)當(dāng)?shù)诙呙杩刂凭€C2上接收的第二時鐘信號CLK-B為高電平，第一掃描控制線Cl上接收的第一時鐘信號CLK-A與第三掃描控制線C3上接收的第三時鐘信號CLK-C都為低電平時，第二晶體管222、第三晶體管223和第六晶體管226處于打開狀態(tài)，第一晶體管221、第四晶體管224和第五晶體管225處于關(guān)閉狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線G1，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2，第三掃描控制線C3上處于低電平的第三時鐘信號CLK-C通過打開的第六晶體管226充入第三掃描線G3 ； (3)當(dāng)?shù)谌龗呙杩刂凭€C3上接收的第三時鐘信號CLK-C為高電平，第一掃描控制線Cl上接收的第一時鐘信號CLK-A與第二掃描控制線C2上接收的第二時鐘信號CLK-B都為低電平時，第四晶體管224和第五晶體管225處于打開狀態(tài)，第一晶體管221、第二晶體管222、第三晶體管223和第六晶體管226處于關(guān)閉狀態(tài)，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第五晶體管225充入第三掃描線G3。也就是說，當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時,第一掃描線Gl上的第一掃描信號Vgl、第二掃描線G2上的第二掃描信號Vg2與第三掃描線G3上的第三掃描信號Vg3都處于低電平，與這三條掃描線G1、G2、G3相連的所有像素單元中的薄膜晶體管全部關(guān)閉，使這三條掃描線G1、G2、G3上的像素電壓保持不變，直到下一次掃描輸入線S上的脈沖驅(qū)動信號Vs變?yōu)楦唠娖健?br> [0050]請?jiān)俅螀⒖紙D5，由于每個柵極驅(qū)動電路單元22b均可控制三條掃描線G1、G2、G3，而每個柵極驅(qū)動電路單元22b只通過一條走線(即掃描輸入線S)與外圍柵極驅(qū)動電路33相連，相當(dāng)于三條掃描線(G1、G2、G3)對應(yīng)于一條走線(即掃描輸入線S)，相較于現(xiàn)有技術(shù)中一條掃描線需要對應(yīng)于一條走線而言，顯示面板30單側(cè)的掃描線走線就減少為現(xiàn)有技術(shù)中單側(cè)掃描線走線的三分之一，單側(cè)的走線總寬度也就對應(yīng)減少為現(xiàn)有技術(shù)中單側(cè)走線總寬度的三分之一，從而實(shí)現(xiàn)顯示面板30的窄邊框。例如，以一個解析度為1280X720的顯示面板為例，單側(cè)的掃描線走線則減少為120條(即360/3)。
[0051]圖8是本發(fā)明第三實(shí)施例的柵極驅(qū)動電路單元的電路圖，請參考圖8，每個柵極驅(qū)動電路單元22c包括掃描輸入線S、第一掃描控制線Cl、第二掃描控制線C2、第一晶體管221、第二晶體管222、第三晶體管223和第四晶體管224。掃描輸入線S分別與第一晶體管221的源極、第二晶體管222的柵極、第三晶體管223的源極和第四晶體管224的柵極連接。第一掃描控制線Cl分別與第一晶體管221的柵極和第二晶體管222的漏極連接。第二掃描控制線C2分別與第三晶體管223的柵極和第四晶體管224的漏極連接。第一晶體管221的漏極和第二晶體管222的源極均與相鄰兩條掃描線中的第一掃描線Gl連接。第三晶體管223的漏極和第四晶體管224的源極均與該相鄰兩條掃描線中的第二掃描線G2連接。關(guān)于第三實(shí)施例的各個柵極驅(qū)動電路單元22c在顯示面板上的設(shè)置方式可參見圖2的第一實(shí)施例，在此不再贅述。
[0052]圖9是本發(fā)明第三實(shí)施例的柵極驅(qū)動電路單元的信號圖，請參考圖9，該柵極驅(qū)動電路單元22c的工作原理為:外圍柵極驅(qū)動電路(圖中未示出)給所有柵極驅(qū)動電路單元22c的第一掃描控制線Cl統(tǒng)一提供第一時鐘信號CLK-A,并給所有柵極驅(qū)動電路單兀22c的第二掃描控制線C2統(tǒng)一提供第二時鐘信號CLK-B，以及給每個柵極驅(qū)動電路單元22c的掃描輸入線S分別提供一脈沖驅(qū)動信號Vs。掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的時間為掃描線Gl、G2在一個掃描周期內(nèi)被充入高電平的時間的兩倍,第一時鐘信號CLK-A在一個周期內(nèi)處于高電平或低電平的時間等于掃描線G1、G2在一個掃描周期內(nèi)被充入高電平的時間，第二時鐘信號CLK-B與第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后，滯后的時間相當(dāng)于第一時鐘信號CLK-A的1/2個周期。
[0053]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的前1/2時間:第一掃描控制線Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為低電平,第一晶體管221、第二晶體管222和第四晶體管224處于打開狀態(tài),第三晶體管223處于關(guān)閉狀態(tài)，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線G1，且第一掃描控制線Cl上處于高電平的第一時鐘信號CLK-A通過打開的第二晶體管222也充入第一掃描線Gl,第一掃描線Gl上的第一掃描信號Vgl處于高電平，使顯示面板上與第一掃描線Gl相連的所有像素單元(圖中未示出)中的薄膜晶體管(圖中未示出)全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元中；同時，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2,第二掃描線G2上的第二掃描信號Vg2處于低電平。
[0054]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的后1/2時間:第一掃描控制線Cl上接收的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為高電平，第一晶體管221處于關(guān)閉狀態(tài)，第二晶體管222、第三晶體管223和第四晶體管224處于打開狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl，使顯示面板上與第一掃描線Gl相連的所有像素單元(圖中未示出)中的薄膜晶體管(圖中未示出)全部關(guān)閉，像素單元中的電壓保持為原來充入的電壓；同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2，且第二掃描控制線C2上處于高電平的第二時鐘信號CLK-B通過打開的第四晶體管224也充入第二掃描線G2，第二掃描線G2上的第二掃描信號Vg2處于高電平，使顯示面板上與第二掃描線G2相連的所有像素單元中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元中。
[0055]當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時，分兩種情況:⑴當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為低電平時，第一晶體管221處于打開狀態(tài)，第二晶體管222至第四晶體管224處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl ；(2)當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為高電平時，第三晶體管223處于打開狀態(tài)，第一晶體管221、第二晶體管222和第四晶體管224處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2。也就是說，當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時,第一掃描線Gl上的第一掃描信號Vgl和第二掃描線G2上的第二掃描信號Vg2都處于低電平,與這兩條掃描線相連的所有像素單兀中的薄膜晶體管全部關(guān)閉，使這兩條掃描線上的像素電壓保持不變，直到下一次掃描輸入線S變?yōu)楦唠娖健?br> [0056]在第三實(shí)施例中，由于每個柵極驅(qū)動電路單元22c均可控制兩條掃描線G1、G2，而每個柵極驅(qū)動電路單元22c只通過一條走線(即掃描輸入線S)與外圍柵極驅(qū)動電路相連，相當(dāng)于兩條掃描線(G1、G2)對應(yīng)于一條走線(即掃描輸入線S),相較于現(xiàn)有技術(shù)中一條掃描線需要對應(yīng)于一條走線而言，顯示面板單側(cè)的掃描線走線就減少為現(xiàn)有技術(shù)中顯示面板上單側(cè)掃描線走線的一半，單側(cè)的走線總寬度也就對應(yīng)減少為現(xiàn)有技術(shù)中顯示面板上單側(cè)走線總寬度的一半，從而實(shí)現(xiàn)顯示面板的窄邊框。例如，以一個解析度為1280X720的顯示面板為例，單側(cè)的掃描線走線則減少為180條(即360/2)。
[0057]圖10是本發(fā)明第四實(shí)施例的柵極驅(qū)動電路單元的電路圖，請參考圖10，每個柵極驅(qū)動電路單元22d包括掃描輸入線S、第一掃描控制線Cl、第二掃描控制線C2、第三掃描控制線C3、第一晶體管221、第二晶體管222、第三晶體管223、第四晶體管224、第五晶體管225和第六晶體管226。掃描輸入線S分別與第一晶體管221的源極、第二晶體管222的柵極、第三晶體管223的源極、第四晶體管224的柵極、第五晶體管225的源極和第六晶體管226的柵極連接。第一掃描控制線Cl分別與第一晶體管221的柵極和第二晶體管222的漏極連接。第二掃描控制線C2分別與第三晶體管223的柵極和第四晶體管224的漏極連接。第三掃描控制線C3分別與第五晶體管225的柵極和第六晶體管226的漏極連接。第一晶體管221的漏極和第二晶體管222的源極均與相鄰三條掃描線中的第一掃描線Gl連接。第三晶體管223的漏極和第四晶體管224的源極均與該相鄰三條掃描線中的第二掃描線G2連接。第五晶體管225的漏極和第六晶體管226的源極均與該相鄰三條掃描線中的第三掃描線G3連接。關(guān)于第四實(shí)施例的各個柵極驅(qū)動電路單元22d在顯示面板上的設(shè)置方式可參見圖5的第二實(shí)施例，在此不再贅述。
[0058]圖11是本發(fā)明第四實(shí)施例的柵極驅(qū)動電路單元的信號圖，請參考圖11，該柵極驅(qū)動電路單元22d的工作原理為:外圍柵極驅(qū)動電路(圖中未示出)給所有柵極驅(qū)動電路單兀22d的第一掃描控制線Cl統(tǒng)一提供第一時鐘信號CLK-A,給所有柵極驅(qū)動電路單兀22d的第二掃描控制線C2統(tǒng)一提供第二時鐘信號CLK-B，并給所有柵極驅(qū)動電路單元22d的第三掃描控制線C3統(tǒng)一提供第三時鐘信號CLK-C，以及給每個柵極驅(qū)動電路單元22d的掃描輸入線S分別提供一脈沖驅(qū)動信號Vs。掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的時間為掃描線G1、G2、G3在一個掃描周期內(nèi)被充入高電平的時間的三倍；第一時鐘信號CLK-A在一個周期內(nèi)處于高電平的時間等于掃描線Gl、G2、G3在一個掃描周期內(nèi)被充入高電平的時間，第一時鐘信號CLK-A在一個周期內(nèi)處于低電平的時間為掃描線G1、G2、G3在一個掃描周期內(nèi)被充入高電平的時間的兩倍；第二時鐘信號CLK-B與第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后，滯后的時間相當(dāng)于第一時鐘信號CLK-A的1/3個周期；第三時鐘信號CLK-C與第一時鐘信號CLK-A相同但比第一時鐘信號CLK-A滯后,滯后的時間相當(dāng)于第一時鐘信號CLK-A的2/3個周期。
[0059]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的前1/3時間:第一掃描控制線Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為低電平，第三掃描控制線C3上的第三時鐘信號CLK-C為低電平，第一晶體管221、第二晶體管222、第四晶體管224和第六晶體管226處于打開狀態(tài)，第三晶體管223和第五晶體管225處于關(guān)閉狀態(tài)，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl,且第一掃描控制線Cl上處于高電平的第一時鐘信號CLK-A通過打開的第二晶體管222也充入第一掃描線G1，第一掃描線Gl上的第一掃描信號Vgl處于高電平，使顯示面板上與第一掃描線Gl相連的所有像素單元(圖中未示出)中的薄膜晶體管(圖中未示出)全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元中；同時，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2,第二掃描線G2上的第二掃描信號Vg2處于低電平；且同時，第三掃描控制線C3上處于低電平的第二時鐘信號CLK-C通過打開的第六晶體管226充入第三掃描線G3，第三掃描線G3上的第三掃描信號Vg3處于低電平。
[0060]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的中間1/3時間:第一掃描控制線Cl上接收的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B為高電平，第三掃描控制線C3上的第三時鐘信號CLK-C為低電平，第二晶體管222、第三晶體管223、第四晶體管224和第六晶體管226處于打開狀態(tài)，第一晶體管221和第五晶體管225處于關(guān)閉狀態(tài),第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl,使顯不面板上與第一掃描線Gl相連的所有像素單元中的薄膜晶體管全部關(guān)閉，像素單元中的電壓保持為原來充入的電壓；同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2，且第二掃描控制線C2上處于高電平的第二時鐘信號CLK-B通過打開的第四晶體管224也充入第二掃描線G2，第二掃描線G2上的第二掃描信號Vg2處于高電平，使顯示面板上與第二掃描線G2相連的所有像素單元中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元中；且同時，第三掃描控制線C3上處于低電平的第三時鐘信號CLK-C通過打開的第六晶體管226充入第三掃描線G3，第三掃描線G3上的第三掃描信號Vg3處于低電平。
[0061]在掃描輸入線S上的脈沖驅(qū)動信號Vs處于高電平的后1/3時間:第一掃描控制線Cl上的第一時鐘信號CLK-A為低電平，第二掃描控制線C2上的第二時鐘信號CLK-B為低電平，第三掃描控制線C3上的第三時鐘信號CLK-C為高電平，第二晶體管222、第四晶體管224、第五晶體管225和第六晶體管226處于打開狀態(tài)，第一晶體管221和第三晶體管223處于關(guān)閉狀態(tài)，第一掃描控制線Cl上處于低電平的第一時鐘信號CLK-A通過打開的第二晶體管222充入第一掃描線Gl,第一掃描線Gl上的第一掃描信號Vgl處于低電平；同時，第二掃描控制線C2上處于低電平的第二時鐘信號CLK-B通過打開的第四晶體管224充入第二掃描線G2，使顯示面板上與第二掃描線G2相連的所有像素單元中的薄膜晶體管全部關(guān)閉，像素單元中的電壓保持為原來充入的電壓；且同時，掃描輸入線S上處于高電平的脈沖驅(qū)動信號Vs通過打開的第五晶體管225充入第三掃描線G3，且第三掃描控制線C3上處于高電平的第三時鐘信號CLK-C通過打開的第六晶體管226也充入第三掃描線G3，第三掃描線G3上的第三掃描信號Vg3處于高電平，使顯示面板上與第三掃描線G3相連的所有像素單元中的薄膜晶體管全部打開，此時用于顯示圖像的數(shù)據(jù)信號即可經(jīng)由數(shù)據(jù)線充入對應(yīng)的像素單元中。
[0062]當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時,分三種情況:(I)當(dāng)?shù)谝粧呙杩刂凭€Cl上接收的第一時鐘信號CLK-A為高電平，第二掃描控制線C2上接收的第二時鐘信號CLK-B與第三掃描控制線C3上接收的第三時鐘信號CLK-C都為低電平時，第一晶體管221處于打開狀態(tài)，第二晶體管222至第六晶體管226處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第一晶體管221充入第一掃描線Gl ; (2)當(dāng)?shù)诙呙杩刂凭€C2上接收的第二時鐘信號CLK-B為高電平，第一掃描控制線Cl上接收的第一時鐘信號CLK-A與第三掃描控制線C3上接收的第三時鐘信號CLK-C都為低電平時，第三晶體管223處于打開狀態(tài)，第一晶體管221、第二晶體管222、第四晶體管224、第五晶體管225和第六晶體管226處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第三晶體管223充入第二掃描線G2 ； (3)當(dāng)?shù)谌龗呙杩刂凭€C3上接收的第三時鐘信號CLK-C為高電平，第一掃描控制線Cl上接收的第一時鐘信號CLK-A與第二掃描控制線C2上接收的第二時鐘信號CLK-B都為低電平時，第五晶體管225處于打開狀態(tài)，第一晶體管221、第二晶體管222、第三晶體管223、第四晶體管224和第六晶體管226處于關(guān)閉狀態(tài)，掃描輸入線S上處于低電平的脈沖驅(qū)動信號Vs通過打開的第五晶體管225充入第三掃描線G3。也就是說，當(dāng)掃描輸入線S上的脈沖驅(qū)動信號Vs處于低電平時,第一掃描線Gl上的第一掃描信號Vgl、第二掃描線G2上的第二掃描信號Vg2和第三掃描線G3上的第三掃描信號Vg3都處于低電平，與這三條掃描線相連的所有像素單元中的薄膜晶體管全部關(guān)閉，使這三條掃描線上的像素電壓保持不變，直到下一次掃描輸入線S變?yōu)楦唠娖健?br> [0063]在第四實(shí)施例中，由于每個柵極驅(qū)動電路單元22d均可控制三條掃描線Gl、G2、G3，而每個柵極驅(qū)動電路單元22d只通過一條走線(即掃描輸入線S)與外圍柵極驅(qū)動電路相連，相當(dāng)于三條掃描線(G1、G2、G3)對應(yīng)于一條走線(即掃描輸入線S)，相較于現(xiàn)有技術(shù)中一條掃描線需要對應(yīng)于一條走線而言，顯示面板單側(cè)的掃描線走線就減少為現(xiàn)有技術(shù)中單側(cè)掃描線走線的三分之一，單側(cè)的走線總寬度也就對應(yīng)減少為現(xiàn)有技術(shù)中單側(cè)走線總寬度的三分之一,從而實(shí)現(xiàn)顯示面板的窄邊框。例如，以一個解析度為1280X720的顯示面板為例，單側(cè)的掃描線走線則減少為120條(即360/3)。
[0064]圖12是本發(fā)明第五實(shí)施例中顯示面板的示意圖，請參考圖12，顯示面板40在邊緣區(qū)域上設(shè)置有多個柵極驅(qū)動電路單元22e和多個集成柵極電路單元(gate driver inarray, GIA) 43a,該多個集成柵極電路單元43a構(gòu)成顯示面板40 ?的外圍柵極驅(qū)動電路43,各個柵極驅(qū)動電路單元22e和各個集成柵極電路單元43a均集成設(shè)置在顯示面板40左右兩側(cè)的邊緣區(qū)域上，且各個柵極驅(qū)動電路單元22e與各個集成柵極電路單元43a —一對應(yīng)相連，即每個柵極驅(qū)動電路單元22e與一個對應(yīng)的集成柵極電路單元43a相連，且每個柵極驅(qū)動電路單元22e通過其掃描輸入線S與對應(yīng)的集成柵極電路單元43a的輸出端Vout連接，由集成柵極電路單元43a為柵極驅(qū)動電路單元22e的掃描輸入線S提供所需的脈沖驅(qū)動信號Vs。其中，柵極驅(qū)動電路單元22e可以為上述第一實(shí)施例或第三實(shí)施例中的柵極驅(qū)動電路單元22a或22c，用于與相鄰的兩條掃描線(見圖3或圖8中的G1、G2)相連以控制該相鄰兩條掃描線的狀態(tài)；當(dāng)然，柵極驅(qū)動電路單元22e也可以為上述第二實(shí)施例或第四實(shí)施例中的柵極驅(qū)動電路單元22b或22d，用于與相鄰的三條掃描線(見圖6或圖10中的G1、G2、G3)相連以控制該相鄰三條掃描線的狀態(tài)。
[0065]圖13是本發(fā)明第五實(shí)施例中集成柵極電路單元的其中一種電路圖，請參考圖13，該集成柵極電路單元43a包括輸入端Vin、輸出端Vout、五個晶體管Tl?T5、三個時鐘信號輸入端CLK1、CLK2、CLK3、以及低電平接入端Vss，每個柵極驅(qū)動電路單元22e通過其掃描輸入線S與對應(yīng)的集成柵極電路單元43a的輸出端Vout連接。關(guān)于該集成柵極電路單元43a的更多詳細(xì)內(nèi)容與工作原理可參考本 申請人:較早之前提出的發(fā)明專利第201010111791.7號，其全文內(nèi)容在此引入作為參考，且在此不再贅述。應(yīng)當(dāng)理解地，集成柵極電路單元43a的實(shí)施方式并不局限于圖13所示的方式。
[0066]在本實(shí)施例中，集成柵極電路單元43a和柵極驅(qū)動電路單元22e均集成在顯示面板40上，且柵極驅(qū)動電路單元22e與集成柵極電路單元43a相結(jié)合，其中通過每個柵極驅(qū)動電路單元22e與至少兩條掃描線相連，可以實(shí)現(xiàn)顯示面板的窄邊框；同時，由于集成柵極電路單元43a與柵極驅(qū)動電路單元22e為一一對應(yīng)連接關(guān)系，即每個集成柵極電路單元43a也是對應(yīng)于至少兩條掃描線，相較于現(xiàn)有技術(shù)中每條掃描線需要對應(yīng)設(shè)置一個GIA電路單元而言，又可以減少GIA電路單元的整體數(shù)量，提高GIA電路的穩(wěn)定性。
[0067]在本文中，所涉及的前、后、上、下等方位詞是以附圖中零部件位于圖中以及零部件相互之間的位置來定義的，只是為了表達(dá)技術(shù)方案的清楚及方便。應(yīng)當(dāng)理解，所述方位詞的使用不應(yīng)限制本申請請求保護(hù)的范圍。
[0068]在本文中，除非另外特別指出，否則，用于描述元件的序列形容詞“第一”、“第二”等僅僅是為了區(qū)別相同元件，并不意味著這樣描述的元件必須依照給定的順序，或者時間、空間、等級或其它的限制。
[0069]在本文中，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，除了包含所列的那些要素，而且還可包含沒有明確列出的其他要素。
[0070]在不沖突的情況下，本文中上述實(shí)施例及實(shí)施例中的特征可以相互結(jié)合。
[0071]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種柵極驅(qū)動電路單兀，其特征在于:包括掃描輸入線、第一掃描控制線、第二掃描控制線、第一晶體管、第二晶體管、第三晶體管和第四晶體管，所述掃描輸入線分別與所述第一晶體管的源極和所述第三晶體管的源極連接，所述第一掃描控制線分別與所述第一晶體管的柵極、第二晶體管的漏極和第四晶體管的柵極連接，所述第二掃描控制線分別與所述第二晶體管的柵極、第三晶體管的柵極和第四晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰兩條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰兩條掃描線中的第二掃描線連接。
2.—種柵極驅(qū)動電路單兀，其特征在于:包括掃描輸入線、第一掃描控制線、第二掃描控制線、第一晶體管、第二晶體管、第三晶體管和第四晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第二晶體管的柵極、第三晶體管的源極和第四晶體管的柵極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第三晶體管的柵極和所述第四晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰兩條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰兩條掃描線中的第二掃描線連接。
3.一種柵極驅(qū)動電路單兀，其特征在于:包括掃描輸入線、第一掃描控制線、第二掃描控制線、第三掃描控制線、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第三晶體管的源極和第五晶體管的源極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第二晶體管的柵極、第三晶體管的柵極、第四晶體管的漏極和第六晶體管的柵極連接，所述第三掃描控制線分別與所述第四晶體管的柵極、第五晶體管的柵極和第六晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰三條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰三條掃描線中的第二掃描線連接，所述第五晶體管的漏極和所述第六晶體管的源極均與該相鄰三條掃描線中的第三掃描線連接。
4.一種柵極驅(qū)動電路單兀，其特征在于:包括掃描輸入線、第一掃描控制線、第二掃描控制線、第三掃描控制線、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，所述掃描輸入線分別與所述第一晶體管的源極、第二晶體管的柵極、第三晶體管的源極、第四晶體管的柵極、第五晶體管的源極和第六晶體管的柵極連接，所述第一掃描控制線分別與所述第一晶體管的柵極和所述第二晶體管的漏極連接，所述第二掃描控制線分別與所述第三晶體管的柵極和所述第四晶體管的漏極連接，所述第三掃描控制線分別與所述第五晶體管的柵極和所述第六晶體管的漏極連接，所述第一晶體管的漏極和所述第二晶體管的源極均與相鄰三條掃描線中的第一掃描線連接，所述第三晶體管的漏極和所述第四晶體管的源極均與該相鄰三條掃描線中的第二掃描線連接，所述第五晶體管的漏極和所述第六晶體管的源極均與該相鄰三條掃描線中的第三掃描線連接。
5.根據(jù)權(quán)利要求1或2所述的柵極驅(qū)動電路單元，其特征在于:所述第一掃描控制線用于接收第一時鐘信號，所述第二掃描控制線用于接收第二時鐘信號，所述掃描輸入線用于接收一脈沖驅(qū)動信號，所述掃描輸入線的脈沖驅(qū)動信號處于高電平的時間為掃描線在一個掃描周期內(nèi)被充入高電平的時間的兩倍，所述第一時鐘信號在一個周期內(nèi)處于高電平或低電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間，所述第二時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的1/2個周期。
6.根據(jù)權(quán)利要求3或4所述的柵極驅(qū)動電路單元，其特征在于:所述第一掃描控制線用于接收第一時鐘信號，所述第二掃描控制線用于接收第二時鐘信號，所述第三掃描控制線用于接收第三時鐘信號，所述掃描輸入線用于接收一脈沖驅(qū)動信號；所述掃描輸入線的脈沖驅(qū)動信號處于高電平的時間為掃描線在一個掃描周期內(nèi)被充入高電平的時間的三倍；所述第一時鐘信號在一個周期內(nèi)處于高電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間，所述第一時鐘信號在一個周期內(nèi)處于低電平的時間等于掃描線在一個掃描周期內(nèi)被充入高電平的時間的兩倍；所述第二時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的1/3個周期；所述第三時鐘信號與所述第一時鐘信號相同但比所述第一時鐘信號滯后，滯后的時間相當(dāng)于所述第一時鐘信號的2/3個周期。
7.—種顯示面板，其特征在于:所述顯示面板在邊緣區(qū)域上集成設(shè)置有多個如權(quán)利要求I至4任一項(xiàng)所述的柵極驅(qū)動電路單元，所述多個柵極驅(qū)動電路單元之間的各掃描控制線分別相互對應(yīng)連接在一起，每個柵極驅(qū)動電路單元的掃描輸入線經(jīng)由顯示面板的邊緣區(qū)域走線并與外圍柵極驅(qū)動電路相連。
8.根據(jù)權(quán)利要求7所述的顯示面板，其特征在于:所述多個柵極驅(qū)動電路單元集成設(shè)置且分布在所述顯示面板相對的第一側(cè)和第二側(cè)的邊緣區(qū)域上。
9.根據(jù)權(quán)利要求8所述的顯示面板，其特征在于:所述外圍柵極驅(qū)動電路為一柵極驅(qū)動電路芯片，所述柵極驅(qū)動電路芯片設(shè)置在所述顯示面板的第三側(cè)的邊緣區(qū)域上，所述多個柵極驅(qū)動電路單元的掃描輸入線從所述顯示面板的第一側(cè)和第二側(cè)的邊緣區(qū)域走線后統(tǒng)一匯集到所述顯示面板的第三側(cè)與所述柵極驅(qū)動電路芯片相連。
10.根據(jù)權(quán)利要求8所述的顯示面板，其特征在于:所述外圍柵極驅(qū)動電路由多個集成柵極電路單元構(gòu)成，所述多個集成柵極電路單元集成設(shè)置在顯示面板的邊緣區(qū)域上且與所述多個柵極驅(qū)動電路單元一一對應(yīng)相連，每個柵極驅(qū)動電路單元通過其掃描輸入線與對應(yīng)的集成柵極電路單元的輸出端連接。
【文檔編號】G09G3/36GK104167195SQ201410424587
【公開日】2014年11月26日 申請日期:2014年8月26日 優(yōu)先權(quán)日:2014年8月26日
【發(fā)明者】蘇子芳, 陳延青, 朱健, 張頎 申請人:昆山龍騰光電有限公司