移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和數(shù)據(jù)選擇器。本發(fā)明實(shí)施例利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器，由于邊沿觸發(fā)器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部的電路重復(fù)性，從而降低G0A版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào)的功能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可以省去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低G0A版圖設(shè)計(jì)的復(fù)雜度。
【專利說明】移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路 及顯示裝置。

【背景技術(shù)】
[0002] 在科技發(fā)展日新月異的現(xiàn)今時(shí)代中，液晶顯示器已經(jīng)廣泛地應(yīng)用在電子顯示產(chǎn) 品上，如電視機(jī)、計(jì)算機(jī)、手機(jī)及個(gè)人數(shù)字助理等。液晶顯示器包括數(shù)據(jù)驅(qū)動(dòng)器（Source Driver)、柵極驅(qū)動(dòng)裝置（Gate Driver)及液晶顯示面板等。其中，液晶顯示面板中具有像 素陣列，而柵極驅(qū)動(dòng)裝置用以依序開啟像素陣列中對(duì)應(yīng)的像素行，以將數(shù)據(jù)驅(qū)動(dòng)器輸出的 像素?cái)?shù)據(jù)傳輸至像素，進(jìn)而顯示待顯圖像。
[0003] 目前，柵極驅(qū)動(dòng)裝置一般通過陣列工藝形成在液晶顯示器的陣列基板上，即陣 列基板行驅(qū)動(dòng)（Gate Driver on Array, G0A)工藝，這種集成工藝不僅節(jié)省了成本，而 且可以做到液晶面板（Panel)兩邊對(duì)稱的美觀設(shè)計(jì)，同時(shí)，也省去了柵極集成電路（1C， Integrated Circuit)的綁定（Bonding)區(qū)域以及扇出（Fan-out)的布線空間，從而可以實(shí) 現(xiàn)窄邊框的設(shè)計(jì)；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提 高了產(chǎn)能和良率。
[0004] 現(xiàn)有的柵極驅(qū)動(dòng)裝置通常由多個(gè)級(jí)聯(lián)的移位寄存器構(gòu)成，各級(jí)移位寄存器中包括 有多個(gè)薄膜薄膜晶體管。但是在現(xiàn)有的柵極驅(qū)動(dòng)裝置中，由于各級(jí)移位寄存器中的每個(gè)薄 膜薄膜晶體管都有獨(dú)立的作用，需要分別設(shè)計(jì)，重復(fù)性不高，因此G0A版圖（layout)設(shè)計(jì)的 難度比較高。并且在現(xiàn)有的柵極驅(qū)動(dòng)裝置中，由于本級(jí)移位寄存器的輸出信號(hào)通常會(huì)被同 時(shí)用作下一級(jí)移位寄存器的輸入信號(hào)及上一級(jí)移位寄存器的復(fù)位信號(hào)，這樣在G0A版圖布 局布線的設(shè)計(jì)上也會(huì)增加難度。
[0005] 因此，如何降低G0A版圖設(shè)計(jì)的復(fù)雜度是本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。


【發(fā)明內(nèi)容】

[0006] 有鑒于此，本發(fā)明實(shí)施例提供一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示 裝置，用以提高移位寄存器內(nèi)部的電路重復(fù)性，及減少各級(jí)移位寄存器之間的連線數(shù)量，從 而解決現(xiàn)有技術(shù)中G0A版圖設(shè)計(jì)復(fù)雜度高的問題。
[0007] 因此，本發(fā)明實(shí)施例提供的一種移位寄存器，包括：第一邊沿觸發(fā)器、第二邊沿觸 發(fā)器和數(shù)據(jù)選擇器，其中；
[0008] 所述第一邊沿觸發(fā)器用于在第一時(shí)鐘信號(hào)和輸入信號(hào)的控制下，或在第二時(shí)鐘信 號(hào)和所述輸入信號(hào)的控制下，向所述數(shù)據(jù)選擇器輸出第一信號(hào)；其中，所述第一信號(hào)的有效 脈沖的寬度為所述輸入信號(hào)的有效脈沖的寬度的2倍，所述第一信號(hào)的有效脈沖與所述輸 入信號(hào)的有效脈沖相位相同，且所述第一信號(hào)的有效脈沖相對(duì)所述輸入信號(hào)的有效脈沖延 遲所述第一時(shí)鐘信號(hào)的1/2周期或所述第二時(shí)鐘信號(hào)的1/2周期；
[0009] 所述第二邊沿觸發(fā)器用于在所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)的控制下，向所述 數(shù)據(jù)選擇器輸出第二信號(hào)；其中，所述第二信號(hào)的相位與所述第一信號(hào)的有效脈沖的相位 相反；
[0010] 所述數(shù)據(jù)選擇器用于在第三時(shí)鐘信號(hào)的控制下，選擇所述第一信號(hào)或所述第二信 號(hào)通過輸出信號(hào)端輸出；
[0011] 所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相位相反。
[0012] 在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一 邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器，或均為下降沿觸發(fā)的D觸 發(fā)器；
[0013] 所述第一邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第一邊沿觸發(fā)器的時(shí)鐘 信號(hào)輸入端與所述第一時(shí)鐘信號(hào)相連，所述第一邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的 第一輸入端相連；
[0014] 所述第二邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第二邊沿觸發(fā)器的時(shí)鐘 信號(hào)輸入端與所述第二時(shí)鐘信號(hào)相連，所述第二邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的 第二輸入端相連。
[0015] 在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一 邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器；或所 述第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā) 器；
[0016] 所述第一邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第一邊沿觸發(fā)器的時(shí)鐘 信號(hào)輸入端與所述第二時(shí)鐘信號(hào)相連，所述第一邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的 第一輸入端相連；
[0017] 所述第二邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第二邊沿觸發(fā)器的時(shí)鐘 信號(hào)輸入端與所述第二時(shí)鐘信號(hào)相連，所述第二邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的 第二輸入端相連。
[0018] 在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述數(shù)據(jù) 選擇器的選擇端與第三時(shí)鐘信號(hào)相連，用于在所述第三時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，輸出第 一輸入端所接收的第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸入端所接收的 第二信號(hào)；或者在所述第三時(shí)鐘信號(hào)為低電平信號(hào)時(shí)，輸出第一輸入端所接收的第一信號(hào)， 在所述第三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸入端所接收的第二信號(hào)。
[0019] 在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，所述數(shù)據(jù) 選擇器具體包括：第一與非門、第二與非門、第三與非門和第四與非門；其中，
[0020] 所述第一與非門的第二輸入端與所述第二與非門的第一輸入端和所述第二與非 門的第二輸入端相連，為所述數(shù)據(jù)選擇器的選擇端；
[0021] 所述第一與非門的輸出端與所述第四與非門的第一輸入端相連；
[0022] 所述第二與非門的輸出端與所述第三與非門的第一輸入端相連；
[0023] 所述第三與非門的輸出端與所述第四與非門的第二輸入端相連；
[0024] 所述第四與非門的輸出端與所述移位寄存器的輸出信號(hào)端相連；
[0025] 所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的第一輸入端，所述第三與非門 的第二輸入端為所述數(shù)據(jù)選擇器的第二輸入端；或所述第一與非門的第一輸入端為所述數(shù) 據(jù)選擇器的第二輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端。
[0026] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)所述第一邊沿觸發(fā)器和 所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或所述第一邊沿觸發(fā)器為下降沿觸發(fā) 的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器時(shí)，所述輸入信號(hào)的有效脈沖相 對(duì)所述第二時(shí)鐘信號(hào)的上升沿延遲在90度之內(nèi)；且所述輸入信號(hào)的有效脈沖的寬度為所 述第二時(shí)鐘信號(hào)的1/2周期寬度；
[0027] 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，或 所述第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸 發(fā)器時(shí)，所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的下降沿延遲在90度之內(nèi)；且所 述輸入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度。
[0028] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)所述第一邊沿觸發(fā)器和 所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或當(dāng)所述第一邊沿觸發(fā)器為下降沿觸 發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器時(shí)，所述第三時(shí)鐘信號(hào)為所述 第二時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的第二輸入端，所述第三 與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端；
[0029] 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，所 述第三時(shí)鐘信號(hào)為所述第一時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的 第一輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第二輸入端；
[0030] 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，或 當(dāng)所述第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D 觸發(fā)器時(shí)，所述第三時(shí)鐘信號(hào)為所述第二時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述 數(shù)據(jù)選擇器的第一輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第二輸入 端；
[0031] 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，所 述第三時(shí)鐘信號(hào)為所述第一時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的 第二輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端。
[0032] 相應(yīng)地，本發(fā)明實(shí)施例還提供了一種移位寄存器的驅(qū)動(dòng)方法，所述移位寄存器包 括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和數(shù)據(jù)選擇器；所述驅(qū)動(dòng)方法包括：
[0033] 向所述第一邊沿觸發(fā)器輸入第一時(shí)鐘信號(hào)和輸入信號(hào)，或第二時(shí)鐘信號(hào)和所述輸 入信號(hào)，同時(shí)向所述第二邊沿觸發(fā)器輸入所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)；
[0034] 所述第一邊沿觸發(fā)器在接收到所述第一時(shí)鐘信號(hào)和所述輸入信號(hào)，或所述第二時(shí) 鐘信號(hào)和所述輸入信號(hào)后，向所述數(shù)據(jù)選擇器輸出第一信號(hào)；其中，所述第一信號(hào)的有效脈 沖的寬度為所述輸入信號(hào)的有效脈沖的寬度的2倍，所述第一信號(hào)的有效脈沖與所述輸入 信號(hào)的有效脈沖相位相同，且所述第一信號(hào)的有效脈沖相對(duì)所述輸入信號(hào)的有效脈沖延遲 所述第一時(shí)鐘信號(hào)的1/2周期或所述第二時(shí)鐘信號(hào)的1/2周期；
[0035] 所述第二邊沿觸發(fā)器在接收到所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)后，向所述數(shù) 據(jù)選擇器輸出第二信號(hào)；其中，所述第二信號(hào)的相位與所述第一信號(hào)的有效脈沖的相位相 反；
[0036] 所述數(shù)據(jù)選擇器在接收所述第一信號(hào)和所述第二信號(hào)的同時(shí)接收第三時(shí)鐘信號(hào)， 并根據(jù)所述第三時(shí)鐘信號(hào)選擇將所述第一信號(hào)或所述第二信號(hào)輸出；
[0037] 所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相位相反。
[0038] 較佳地，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，所述第一邊沿觸發(fā)器和所述第 二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器，或所述第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā) 器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器；
[0039] 所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的上升沿延遲在90度之內(nèi)；且 所述輸入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度；
[0040] 所述第三時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信 號(hào)為高電平信號(hào)時(shí)，輸出第一輸入端所接收的所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電 平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)；或者所述第三時(shí)鐘信號(hào)與所述第二時(shí)鐘信 號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為低電平信號(hào)時(shí)，輸出第一輸入端所接收的 所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)。
[0041] 較佳地，在本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法中，所述第一邊沿觸發(fā)器和所述第 二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器，或所述第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā) 器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器；
[0042] 所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的下降沿延遲在90度之內(nèi)；且 所述輸入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度；
[0043] 所述第三時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信 號(hào)為低電平信號(hào)時(shí)，輸出第一輸入端所接收的所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為高電 平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)；或者所述第三時(shí)鐘信號(hào)與所述第二時(shí)鐘信 號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，輸出第一輸入端所接收的 所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)。
[0044] 相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括串聯(lián)的多個(gè)本發(fā)明實(shí)例 提供的上述任一種移位寄存器；其中，
[0045] 第一級(jí)移位寄存器的輸入信號(hào)由起始信號(hào)端輸入，除第一級(jí)移位寄存器之外，其 余各級(jí)移位寄存器的輸入信號(hào)均由上一級(jí)移位寄存器的輸出信號(hào)端輸入。
[0046] 相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述任 一種柵極驅(qū)動(dòng)電路。
[0047] 本發(fā)明實(shí)施例提供的上述移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包 括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和數(shù)據(jù)選擇器，其中；第一邊沿觸發(fā)器用于在第一時(shí) 鐘信號(hào)和輸入信號(hào)的控制下，或在第二時(shí)鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出 第一信號(hào)；第二邊沿觸發(fā)器用于在第二時(shí)鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出 第二信號(hào)；數(shù)據(jù)選擇器用于在第三時(shí)鐘信號(hào)的控制下，選擇第一信號(hào)或第二信號(hào)通過輸出 信號(hào)端輸出。本發(fā)明實(shí)施例利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器，由于邊沿觸發(fā) 器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部的電 路重復(fù)性，從而降低G0A版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào)的功 能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可以省 去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低G0A版圖設(shè)計(jì)的復(fù)雜 度。

【專利附圖】

【附圖說明】
[0048] 圖la和圖lb分別為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)不意圖；
[0049] 圖2a為本發(fā)明實(shí)施例提供的數(shù)據(jù)選擇器的具體結(jié)構(gòu)示意圖；
[0050] 圖2b為圖2a提供的數(shù)據(jù)選擇器的電路時(shí)序示意圖；
[0051] 圖3a至圖3d分別為本發(fā)明實(shí)施例提供的的移位寄存器中輸入信號(hào)和第二時(shí)鐘信 號(hào)的時(shí)序關(guān)系不意圖；
[0052] 圖4a至圖4f分別為本發(fā)明實(shí)施例提供的的移位寄存器的具體結(jié)構(gòu)示意圖；
[0053] 圖5a至圖5d分別為本發(fā)明實(shí)施例提供的的移位寄存器的電路時(shí)序示意圖；
[0054] 圖6為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；
[0055] 圖7為本發(fā)明實(shí)施例提供的與非門的具體結(jié)構(gòu)示意圖；
[0056] 圖8為本發(fā)明實(shí)施例提供的移位寄存器的驅(qū)動(dòng)方法的流程示意圖。

【具體實(shí)施方式】
[0057] 下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及 顯示裝置的【具體實(shí)施方式】進(jìn)行詳細(xì)地說明。
[0058] 本發(fā)明實(shí)施例提供的一種移位寄存器，如圖la和圖lb所示，包括：第一邊沿觸發(fā) 器100、第二邊沿觸發(fā)器200和數(shù)據(jù)選擇器300,其中；
[0059] 如圖la所不，第一邊沿觸發(fā)器100用于在第一時(shí)鐘信號(hào)CLK1和輸入信號(hào)Input的 控制下，或如圖lb所示，在第二時(shí)鐘信號(hào)CLK2和輸入信號(hào)Input的控制下，向數(shù)據(jù)選擇器 300輸出第一信號(hào)Outl ;其中，第一信號(hào)Outl的有效脈沖的寬度為輸入信號(hào)Input的有效 脈沖的寬度的2倍，第一信號(hào)Outl的有效脈沖與輸入信號(hào)Input的有效脈沖相位相同，且 第一信號(hào)Outl的有效脈沖相對(duì)輸入信號(hào)Input的有效脈沖延遲第一時(shí)鐘信號(hào)CLK1的1/2 周期或第二時(shí)鐘信號(hào)CLK2的1/2周期；
[0060] 第二邊沿觸發(fā)器200用于在第二時(shí)鐘信號(hào)CLK2和輸入信號(hào)Input的控制下，向數(shù) 據(jù)選擇器300輸出第二信號(hào)0ut2 ;其中，第二信號(hào)0ut2的相位與第一信號(hào)Outl的有效脈 沖的相位相反；
[0061] 數(shù)據(jù)選擇器300用于在第三時(shí)鐘信號(hào)CLK3的控制下，選擇第一信號(hào)Outl或第二 信號(hào)0ut2通過輸出信號(hào)端Output輸出；
[0062] 第一時(shí)鐘信號(hào)CLK1與第二時(shí)鐘信號(hào)CLK2相位相反。
[0063] 本發(fā)明實(shí)施例提供的上述移位寄存器，包括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和 數(shù)據(jù)選擇器，其中；第一邊沿觸發(fā)器用于在第一時(shí)鐘信號(hào)和輸入信號(hào)的控制下，或在第二時(shí) 鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出第一信號(hào)；第二邊沿觸發(fā)器用于在第二時(shí) 鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出第二信號(hào)；數(shù)據(jù)選擇器用于在第三時(shí)鐘信 號(hào)的控制下，選擇第一信號(hào)或第二信號(hào)通過輸出信號(hào)端輸出。本發(fā)明實(shí)施例利用邊沿觸發(fā) 器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器，由于邊沿觸發(fā)器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電 路重復(fù)性高，因此可以提高移位寄存器內(nèi)部的電路重復(fù)性，從而降低G0A版圖設(shè)計(jì)的復(fù)雜 度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào)的功能，因此在由多個(gè)移位寄存器組成的在柵 極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可以省去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào) 的連接線，進(jìn)而進(jìn)一步降低GOA版圖設(shè)計(jì)的復(fù)雜度。
[0064] 具體地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，第一邊沿觸發(fā)器和第二邊沿 觸發(fā)器可以均為上升沿觸發(fā)的觸發(fā)器或均為下降沿觸發(fā)的觸發(fā)器，當(dāng)然也可以是第一邊沿 觸發(fā)器為上升沿觸發(fā)的觸發(fā)器，第二邊沿觸發(fā)器為下降沿觸發(fā)的觸發(fā)器，或第一邊沿觸發(fā) 器為下降沿觸發(fā)的觸發(fā)器，第二邊沿觸發(fā)器為上升沿觸發(fā)的觸發(fā)器，在此不作限定。
[0065] 具體地，當(dāng)?shù)谝贿呇赜|發(fā)器和第二邊沿觸發(fā)器可以均為上升沿觸發(fā)的觸發(fā)器或均 為下降沿觸發(fā)的觸發(fā)器時(shí)，控制第一邊沿觸發(fā)器的時(shí)鐘信號(hào)和控制第二邊沿觸發(fā)器的時(shí)鐘 信號(hào)為相位相反的時(shí)鐘信號(hào)。當(dāng)?shù)谝贿呇赜|發(fā)器為上升沿觸發(fā)的觸發(fā)器，第二邊沿觸發(fā)器 為下降沿觸發(fā)的觸發(fā)器，或第一邊沿觸發(fā)器為下降沿觸發(fā)的觸發(fā)器，第二邊沿觸發(fā)器為上 升沿觸發(fā)的觸發(fā)器時(shí)，控制第一邊沿觸發(fā)器的時(shí)鐘信號(hào)和控制第二邊沿觸發(fā)器的時(shí)鐘信號(hào) 為同一時(shí)鐘信號(hào)。
[0066] 具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖la所示， 第一邊沿觸發(fā)器100和第二邊沿觸發(fā)器200均可以為上升沿觸發(fā)的D觸發(fā)器，或第一邊沿 觸發(fā)器100和第二邊沿觸發(fā)器200均可以為下降沿觸發(fā)的D觸發(fā)器；
[0067] 第一邊沿觸發(fā)器100的輸入端D與輸入信號(hào)Input相連，第一邊沿觸發(fā)器100的 時(shí)鐘信號(hào)輸入端Clk與第一時(shí)鐘信號(hào)CLK1相連，第一邊沿觸發(fā)器的輸出端Q與數(shù)據(jù)選擇器 300的第一輸入端A相連；
[0068] 第二邊沿觸發(fā)器200的輸入端D與輸入信號(hào)Input相連，第二邊沿觸發(fā)器200的 時(shí)鐘信號(hào)輸入端Clk與第二時(shí)鐘信號(hào)CLK2相連，第二邊沿觸發(fā)器200的輸出端Q與數(shù)據(jù)選 擇器300的第二輸入端B相連。
[0069] 或者，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖lb所示，第一邊沿觸發(fā)器 100為下降沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā)器200為上升沿觸發(fā)的D觸發(fā)器；或第一邊沿 觸發(fā)器100為上升沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā)器200為下降沿觸發(fā)的D觸發(fā)器；
[0070] 第一邊沿觸發(fā)器100的輸入端D與輸入信號(hào)Input相連，第一邊沿觸發(fā)器100的 時(shí)鐘信號(hào)輸入端Clk與第二時(shí)鐘信號(hào)CLK2相連，第一邊沿觸發(fā)器100的輸出端Q與數(shù)據(jù)選 擇器001的第一輸入端A相連；
[0071] 第二邊沿觸發(fā)器200的輸入端D與輸入信號(hào)Input相連，第二邊沿觸發(fā)器200的 時(shí)鐘信號(hào)輸入端Clk與第二時(shí)鐘信號(hào)CLK2相連，第二邊沿觸發(fā)器200的輸出端Q與數(shù)據(jù)選 擇器002的第二輸入端B相連。
[0072] 具體地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，上升沿觸發(fā)的D觸發(fā)器和下 降沿觸發(fā)的D觸發(fā)器的具體結(jié)構(gòu)與現(xiàn)有的上升沿觸發(fā)的D觸發(fā)器和下降沿觸發(fā)的D觸發(fā)器 的結(jié)構(gòu)相同，在此不作詳述。
[0073] 具體地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，上升沿觸發(fā)的D觸發(fā)器的工 作原理為：在時(shí)鐘信號(hào)輸入端的時(shí)鐘信號(hào)從低電位變?yōu)楦唠娢粫r(shí)，觸發(fā)器才會(huì)發(fā)生鎖存，鎖 存當(dāng)前輸入端D的信號(hào)，并將當(dāng)前輸入端D的信號(hào)從輸出端Q輸出，并保持輸出端Q的信號(hào) 為當(dāng)前輸入端D的信號(hào)至下一次時(shí)鐘信號(hào)從低電位變?yōu)楦唠娢?。下降沿觸發(fā)的D觸發(fā)器的 工作原理為：在時(shí)鐘信號(hào)輸入端的時(shí)鐘信號(hào)從高電位變?yōu)榈碗娢粫r(shí)，觸發(fā)器才會(huì)發(fā)生鎖存， 鎖存當(dāng)前輸入端D的信號(hào)，并將當(dāng)前輸入端D的信號(hào)從輸出端Q輸出，并保持輸出端Q的信 號(hào)為當(dāng)前輸入端D的信號(hào)至下一次時(shí)鐘信號(hào)從高電位變?yōu)榈碗娢弧?br> [0074] 具體地，本發(fā)明實(shí)施例提供的移上述位寄存器，只是以邊沿觸發(fā)器為邊沿觸發(fā)的D 觸發(fā)器為例進(jìn)行說明的，當(dāng)然也可以是邊沿觸發(fā)的其它觸發(fā)器，在此不作限定。
[0075] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖la和圖lb所示，數(shù)據(jù) 選擇器300的選擇端S與第三時(shí)鐘信號(hào)CLK3相連，用于在第三時(shí)鐘信號(hào)CLK3為高電平信 號(hào)時(shí)，輸出第一輸入端A所接收的第一信號(hào)Out 1，在第三時(shí)鐘信號(hào)CLK3為低電平時(shí)，輸出第 二輸入端B所接收的第二信號(hào)0ut2 ;或者在第三時(shí)鐘信號(hào)CLK3為低電平信號(hào)時(shí)，輸出第一 輸入端A所接收的第一信號(hào)Outl，在第三時(shí)鐘信號(hào)為CLK3高電平時(shí)，輸出第二輸入端B所 接收的第二信號(hào)0ut2。
[0076] 具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2a所示， 數(shù)據(jù)選擇器300具體包括：第一與非門301、第二與非門302、第三與非門303和第四與非門 304 ;其中，
[0077] 第一與非門301的第二輸入端與第二與非門302的第一輸入端和第二與非門302 的第二輸入端相連，為數(shù)據(jù)選擇器300的選擇端S ;
[0078] 第一與非門301的輸出端與第四與非門304的第一輸入端相連；
[0079] 第二與非門302的輸出端與第三與非門303的第一輸入端相連；
[0080] 第三與非門303的輸出端與第四與非門304的第二輸入端相連；
[0081] 第四與非門304的輸出端與移位寄存器的輸出信號(hào)端Output相連；
[0082] 第一與非門301的第一輸入端為數(shù)據(jù)選擇器300的第一輸入端A，第三與非門303 的第二輸入端為數(shù)據(jù)選擇器300的第二輸入端B ;或第一與非門301的第一輸入端為數(shù)據(jù) 選擇器300的第二輸入端B，第三與非門303的第二輸入端為數(shù)據(jù)選擇器300的第一輸入端 L·
[0083] 以上僅是舉例說明移位寄存器中數(shù)據(jù)選擇器的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，數(shù)據(jù)選 擇器的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其 他結(jié)構(gòu)，在此不做限定。
[0084] 具體地，當(dāng)本發(fā)明實(shí)施例提供的上述移位寄存器中的數(shù)據(jù)選擇器采用上述四個(gè)與 非門作為具體結(jié)構(gòu)時(shí)，其工作原理為：1、當(dāng)選擇端S的信號(hào)為高電位時(shí)，第二與非門302的 輸出端的信號(hào)為低電位，此時(shí)無(wú)論第三與非門303的第二輸入端的信號(hào)為高電位還是低電 位，第三與非門303的輸出端的信號(hào)均為高電位；當(dāng)選擇端S的信號(hào)為高電位時(shí)，當(dāng)?shù)谝慌c 非門301的第一輸入端的信號(hào)為高電位時(shí)，第一與非門301的輸出端的信號(hào)為低電位；第四 與非門304的輸出端的信號(hào)為高電位；當(dāng)選擇端S的信號(hào)為高電位時(shí)，當(dāng)?shù)谝慌c非門301的 第一輸入端的信號(hào)為低電位時(shí)，第一與非門301的輸出端的信號(hào)為高電位；第四與非門304 的輸出端的信號(hào)為低電位；即當(dāng)選擇端S的信號(hào)為高電位時(shí)，第四與非門304的輸出端的信 號(hào)與當(dāng)?shù)谝慌c非門301的第一輸入端的信號(hào)一致；2、當(dāng)選擇端S的信號(hào)為低電位時(shí)，無(wú)論第 一與非門301的第一輸入端的信號(hào)為高電位還是低電位，第一與非門301的輸出端的信號(hào) 均為高電位；當(dāng)選擇端S的信號(hào)為低電位時(shí)，第二與非門302的輸出端的信號(hào)為高電位，此 時(shí)當(dāng)?shù)谌c非門303的第二輸入端的信號(hào)為高電位時(shí)，第三與非門303的輸出端的信號(hào)為 低電位，第四與非門304的輸出端的信號(hào)為高電位；當(dāng)?shù)谌c非門303的第二輸入端的信號(hào) 為低電位時(shí)，第三與非門303的輸出端的信號(hào)為高電位，第四與非門304的輸出端的信號(hào)為 低電位；即當(dāng)選擇端S的信號(hào)為低電位時(shí)，第四與非門304的輸出端的信號(hào)與當(dāng)?shù)谌c非門 303的第二輸入端的信號(hào)一致。
[0085] 具體地，選擇端、第一與非門301的第一輸入端、第三與非門303的第二輸入端、以 及第四與非門304的輸出端的輸入輸出信號(hào)時(shí)序圖如圖2b所示，其中圖2b中301_1表示第 一與非門301的第一輸入端的信號(hào)，303_2表不第三與非門303的第二輸入端的信號(hào)，304_ 0表不第四與非門304的輸出端的信號(hào)，S表不選擇端的信號(hào)。
[0086] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，與非門的具體結(jié)構(gòu)可以如 圖7所示，包括三個(gè)串聯(lián)的N型開關(guān)晶體管T1、T2和T3 ;其中，
[0087] 第一開關(guān)晶體管Τ1，其柵極為與非門的第一輸入端Inl，源極與第一參考電壓端 VSS相連，漏極與第二開關(guān)晶體管T2的源極相連；
[0088] 第二開關(guān)晶體管T2,其柵極為與非門的第二輸入端In2,漏極分別與第三開關(guān)晶 體管T3的漏極和與非門的輸出端Out相連；
[0089] 第三開關(guān)晶體管T3,其柵極和源極均與第二參考電壓端VDD相連。
[0090] 上面只是舉例說明與非的結(jié)構(gòu)，具體地，在具體實(shí)施時(shí)，與非門的結(jié)構(gòu)還可以是現(xiàn) 有的其它結(jié)構(gòu)，在此不作限定。
[0091] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)?shù)谝贿呇赜|發(fā)器和第二 邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，第 二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器時(shí)，如圖3a和圖3b所示，輸入信號(hào)Input的有效脈 沖相對(duì)第二時(shí)鐘信號(hào)CLK2的上升沿延遲在90度之內(nèi)（如圖3a和圖3b中Θ所示）；且輸 入信號(hào)Input的有效脈沖的寬度為第二時(shí)鐘信號(hào)CLK2的1/2周期寬度；
[0092] 當(dāng)?shù)谝贿呇赜|發(fā)器和第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，或第一邊沿 觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器時(shí)，如圖3c和 圖3d所示，輸入信號(hào)Input的有效脈沖相對(duì)第二時(shí)鐘信號(hào)CLK2的下降沿延遲在90度之內(nèi) (如圖3c和圖3d中Θ所示）；且輸入信號(hào)Input的有效脈沖的寬度為第二時(shí)鐘信號(hào)CLK2 的1/2周期寬度。
[0093] 具體地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，輸入信號(hào)為高電平時(shí)為有效 脈沖，也可以是輸入信號(hào)為低電平時(shí)為有效脈沖，在此不作限定。其中圖3a和圖3c中是以 輸入信號(hào)Input為高電平時(shí)為有效脈沖為例，圖3b和圖3d中是以輸入信號(hào)Input為低電 平時(shí)為有效脈沖為例。
[0094] 進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，控制數(shù)據(jù)選 擇器的第三時(shí)鐘信號(hào)可以與第一時(shí)鐘信號(hào)相同，也可以與第二時(shí)鐘信號(hào)相同，在此不作限 定。
[0095] 具體地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4a所示，當(dāng)?shù)谝贿呇赜| 發(fā)器100和第二邊沿觸發(fā)器200均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或如圖4b所示，當(dāng)?shù)谝贿?沿觸發(fā)器100為下降沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā)器200為上升沿觸發(fā)的D觸發(fā)器時(shí)， 第三時(shí)鐘信號(hào)CLK3為第二時(shí)鐘信號(hào)CLK2,第一與非門301的第一輸入端為數(shù)據(jù)選擇器300 的第一輸入端A，第三與非門303的第二輸入端為數(shù)據(jù)選擇器300的第二輸入端B ;
[0096] 如圖4c所示，當(dāng)?shù)谝贿呇赜|發(fā)器100和第二邊沿觸發(fā)器200均為上升沿觸發(fā)的D 觸發(fā)器時(shí)，第三時(shí)鐘信號(hào)CLK3為第一時(shí)鐘信號(hào)CLK1，第一與非門301的第一輸入端為數(shù)據(jù) 選擇器300的第一輸入端A，第三與非門303的第二輸入端為數(shù)據(jù)選擇器300的第二輸入端 B ；
[0097] 如圖4d所示，當(dāng)?shù)谝贿呇赜|發(fā)器100和第二邊沿觸發(fā)器200均為下降沿觸發(fā)的D 觸發(fā)器時(shí)，或如圖4e所示，當(dāng)?shù)谝贿呇赜|發(fā)器100為上升沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā) 器200為下降沿觸發(fā)的D觸發(fā)器時(shí)，第三時(shí)鐘信號(hào)CLK3為第二時(shí)鐘信號(hào)CLK2,第一與非門 301的第一輸入端為數(shù)據(jù)選擇器300的第一輸入端A，第三與非門303的第二輸入端為數(shù)據(jù) 選擇器300的第二輸入端B ;
[0098] 如圖4f所示，當(dāng)?shù)谝贿呇赜|發(fā)器100和第二邊沿觸發(fā)器200均為下降沿觸發(fā)的D 觸發(fā)器時(shí)，第三時(shí)鐘信號(hào)CLK3為第一時(shí)鐘信號(hào)CLK1，第一與非門301的第一輸入端為數(shù)據(jù) 選擇器300的第二輸入端B，第三與非門303的第二輸入端為數(shù)據(jù)選擇器300的第一輸入端 L·
[0099] 下面分別以圖4a至圖4f所示的移位寄存器為例對(duì)本發(fā)明實(shí)施例移位寄存器的工 作過程作以描述。下述描述中以1表不高電位信號(hào)，0表不低電位信號(hào)。
[0100] 實(shí)例一：
[0101] 以圖4a所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程作以描述，對(duì)應(yīng)的輸入輸出 時(shí)序圖如圖5a所示。具體地，選取如圖5a所示的輸入輸出時(shí)序圖中的tl、t2、t3、t4和t5 五個(gè)時(shí)刻以及位于該5個(gè)時(shí)刻之間的ΤΙ、T2、T3和T4四個(gè)階段。
[0102] 在tl時(shí)刻，輸入信號(hào)Input保持為0,第一時(shí)鐘信號(hào)CLK1由1變?yōu)?,由于第一邊 沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與tl時(shí) 刻之前的Input -致為0 ;第二時(shí)鐘信號(hào)CLK2由0變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控 制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā)第二邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由 于觸發(fā)器一般會(huì)有一些延遲，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2在tl時(shí)刻時(shí)仍與 tl時(shí)刻之前的Input -致為0,在一段延遲時(shí)間之后，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2 與tl時(shí)刻的Input -致仍為0。
[0103] 在T1階段，Input由0變?yōu)?，CLK1 = 0，CLK2 = 1，由于CLK1和CLK2均沒有變化， 因此第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍為0,第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍 為〇 ;在該階段，由于CLK2 = 1，CLK2控制數(shù)據(jù)選擇器將輸入其第二輸入端的第二信號(hào)0ut2 輸出給移位寄存器的輸出信號(hào)端Output，因此Output的信號(hào)為0。
[0104] 在t2時(shí)刻，Input保持為1，CLK2由1變?yōu)?,由于第二邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍與T1階段的0ut2 -致為0 ;CLK1 由〇變?yōu)?，由于第一邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK1的上升沿觸發(fā)第一 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第一邊沿 觸發(fā)器輸出的第一信號(hào)Outl在t2時(shí)刻時(shí)仍與T1階段Outl -致為0,在一段延遲時(shí)間之 后，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl與t2時(shí)刻的Input -致變?yōu)?。
[0105] 在T2階段，Input由1變?yōu)?,由于CLK1和CLK2均沒有變化，因此第一邊沿觸發(fā) 器輸出的第一信號(hào)Outl在一段延遲時(shí)間之后由0變?yōu)?并一直保持為1，第二邊沿觸發(fā)器 輸出的第二信號(hào)0ut2仍為0 ;在該階段，由于CLK2 = 0, CLK2控制數(shù)據(jù)選擇器將輸入其第 一輸入端的第一信號(hào)Outl輸出給移位寄存器的輸出信號(hào)端Output,因此Output的信號(hào)在 一段延遲時(shí)間之后由0變?yōu)?并一直保持為1。
[0106] 在t3時(shí)刻，Input保持為0, CLK1由1變?yōu)?,由于第一邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與T2階段的Outl -致為1 ;CLK2 由〇變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā)第二 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第二邊沿 觸發(fā)器輸出的第二信號(hào)0ut2在t3時(shí)刻時(shí)仍與T2階段0ut2 -致為0,在一段延遲時(shí)間之 后，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2與t3時(shí)刻的Input -致仍為0。
[0107] 在T3階段，Input保持為0,由于CLK1和CLK2均沒有變化，因此第一邊沿觸發(fā)器 輸出的第一信號(hào)Outl仍為1，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍為0 ;在該階段，由于 CLK2 = 1，CLK2控制數(shù)據(jù)選擇器將輸入其第二輸入端的第二信號(hào)0ut2輸出給移位寄存器 的輸出信號(hào)端Output,由于信號(hào)傳輸?shù)难舆t性，因此Output的信號(hào)在一段延遲時(shí)間之后由 1變?yōu)椹柌⒁恢北３譃?。
[0108] 在t4時(shí)刻，Input保持為0，CLK2由1變?yōu)?,由于第二邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍與T3階段的0ut2 -致為0 ;CLK1 由〇變?yōu)?，由于第一邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK1的上升沿觸發(fā)第一 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第一邊沿 觸發(fā)器輸出的第一信號(hào)Outl在t4時(shí)刻時(shí)仍與T3階段0ut2 -致為1，在一段延遲時(shí)間之 后，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl與t4時(shí)刻的Input -致變?yōu)?。
[0109] 在T4階段，Input保持為0,由于CLK1和CLK2均沒有變化，因此第一邊沿觸發(fā)器 輸出的第一信號(hào)Outl在一段延遲時(shí)間之后由1變?yōu)?并一直保持為0,第二邊沿觸發(fā)器輸 出的第二信號(hào)0ut2仍為0 ;在該階段，由于CLK2 = 0, CLK2控制數(shù)據(jù)選擇器將輸入其第一 輸入端的第一信號(hào)Outl輸出給移位寄存器的輸出信號(hào)端Output,因此Output的信號(hào)為0。
[0110] 在t5時(shí)刻，Input保持為0, CLK1由1變?yōu)?,由于第一邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與T4階段的Outl -致為0 ;CLK2 由〇變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā)第二 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第二邊沿 觸發(fā)器輸出的第二信號(hào)0ut2在t5時(shí)刻時(shí)仍與T4階段0ut2 -致為0,在一段延遲時(shí)間之 后，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2與t5時(shí)刻的Input -致仍為0。
[0111] 上述移位寄存器利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器的功能，由于邊沿 觸發(fā)器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部 的電路重復(fù)性，從而降低G0A版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào) 的功能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可 以省去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低G0A版圖設(shè)計(jì)的 復(fù)雜度。
[0112] 實(shí)例二：
[0113] 以圖4b所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程作以描述，對(duì)應(yīng)的輸入輸出 時(shí)序圖如圖5b所示。具體地，選取如圖5b所示的輸入輸出時(shí)序圖中的tl、t2、t3、t4和t5 五個(gè)時(shí)刻以及位于該5個(gè)時(shí)刻之間的ΤΙ、T2、T3和T4四個(gè)階段。
[0114] 在tl時(shí)刻，輸入信號(hào)Input保持為0,第二時(shí)鐘信號(hào)CLK2由0變?yōu)?，由于第一邊 沿觸發(fā)器為下降沿控制的D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與tl時(shí) 刻之前的Input -致為0 ;第二時(shí)鐘信號(hào)CLK2由0變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控 制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā)第二邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由 于觸發(fā)器一般會(huì)有一些延遲，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2在tl時(shí)刻時(shí)仍與 tl時(shí)刻之前的Input -致為0,在一段延遲時(shí)間之后，第二邊沿觸發(fā)器輸出的第二信號(hào)Out2 與tl時(shí)刻的Input -致仍為0。
[0115] 在T1階段，Input由0變?yōu)?，CLK2 = 1，由于CLK2沒有變化，因此第一邊沿觸發(fā) 器輸出的第一信號(hào)Outl仍為0,第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍為0 ;在該階段，由 于CLK2 = 1，CLK2控制數(shù)據(jù)選擇器將輸入其第二輸入端的第二信號(hào)0ut2輸出給移位寄存 器的輸出信號(hào)端Output，因此Output的信號(hào)為0。
[0116] 在t2時(shí)刻，Input保持為1，CLK2由1變?yōu)?,由于第二邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍與T1階段的0ut2 -致為0 ;CLK2 由1變?yōu)椹?由于第一邊沿觸發(fā)器為下降沿控制的D觸發(fā)器，因此，CLK2的下降沿觸發(fā)第一 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第一邊沿 觸發(fā)器輸出的第一信號(hào)Outl在t2時(shí)刻時(shí)仍與T1階段Outl -致為0,在一段延遲時(shí)間之 后，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl與t2時(shí)刻的Input -致變?yōu)?。
[0117] 在T2階段，Input由1變?yōu)?,由于CLK2沒有變化，因此第一邊沿觸發(fā)器輸出的第 一信號(hào)Outl在一段延遲時(shí)間之后由0變?yōu)?并一直保持為1，第二邊沿觸發(fā)器輸出的第二 信號(hào)0ut2仍為0 ;在該階段，由于CLK2 = 0, CLK2控制數(shù)據(jù)選擇器將輸入其第一輸入端的 第一信號(hào)Outl輸出給移位寄存器的輸出信號(hào)端Output,因此Output的信號(hào)在一段延遲時(shí) 間之后由〇變?yōu)?并一直保持為1。
[0118] 在t3時(shí)刻，Input保持為0，CLK2由0變?yōu)?，由于第一邊沿觸發(fā)器為下降沿控制的 D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與T2階段的Outl -致為1 ;CLK2 由〇變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā)第二 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第二邊沿 觸發(fā)器輸出的第二信號(hào)0ut2在t3時(shí)刻時(shí)仍與T2階段0ut2 -致為0,在一段延遲時(shí)間之 后，第一邊沿觸發(fā)器輸出的第二信號(hào)0ut2與t3時(shí)刻的Input -致仍為0。
[0119] 在T3階段，Input保持為0,由于CLK2沒有變化，因此第一邊沿觸發(fā)器輸出的第一 信號(hào)Outl仍為1，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍為0 ;在該階段，由于CLK2 = 1， CLK2控制數(shù)據(jù)選擇器將輸入其第二輸入端的第二信號(hào)0ut2輸出給移位寄存器的輸出信號(hào) 端Output，由于信號(hào)傳輸?shù)难舆t性，因此Output的信號(hào)在一段延遲時(shí)間之后由1變?yōu)?并 一直保持為0。
[0120] 在t4時(shí)刻，Input保持為0，CLK2由1變?yōu)?,由于第二邊沿觸發(fā)器為上升沿控制的 D觸發(fā)器，因此，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍與T3階段的0ut2 -致為0 ;CLK2 由1變?yōu)椹?由于第一邊沿觸發(fā)器為下降沿控制的D觸發(fā)器，因此，CLK2的下降沿觸發(fā)第一 邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第一邊沿 觸發(fā)器輸出的第一信號(hào)Outl在t4時(shí)刻時(shí)仍與T3階段0ut2 -致為1，在一段延遲時(shí)間之 后，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl與t4時(shí)刻的Input -致變?yōu)?。
[0121] 在T4階段，Input保持為0,由于CLK2沒有變化，因此第一邊沿觸發(fā)器輸出的第一 信號(hào)Outl在一段延遲時(shí)間之后由1變?yōu)?并一直保持為0,第二邊沿觸發(fā)器輸出的第二信 號(hào)0ut2仍為0 ;在該階段，由于CLK2 = 0, CLK2控制數(shù)據(jù)選擇器將輸入其第一輸入端的第 一信號(hào)Out 1輸出給移位寄存器的輸出信號(hào)端Output，因此Output的信號(hào)為0。
[0122] 在t5時(shí)刻，Input保持為0, CLK2由0變?yōu)?，，由于第一邊沿觸發(fā)器為下降沿控 制的D觸發(fā)器，因此，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍與T4階段的Outl -致為0 ; CLK2由0變?yōu)?，由于第二邊沿觸發(fā)器為上升沿控制的D觸發(fā)器，因此，CLK2的上升沿觸發(fā) 第二邊沿觸發(fā)器鎖存當(dāng)前時(shí)刻的Input并輸出，由于觸發(fā)器一般會(huì)有一些延遲，因此，第二 邊沿觸發(fā)器輸出的第二信號(hào)0ut2在t5時(shí)刻時(shí)仍與T4階段0ut2 -致為0,在一段延遲時(shí)間 之后，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2與t5時(shí)刻的Input -致仍為0。
[0123] 上述移位寄存器利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器的功能，由于邊沿 觸發(fā)器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部 的電路重復(fù)性，從而降低G0A版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào) 的功能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可 以省去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低G0A版圖設(shè)計(jì)的 復(fù)雜度。
[0124] 實(shí)例三：
[0125] 以圖4c所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程作以描述，對(duì)應(yīng)的輸入輸出 時(shí)序圖與圖5a相同。具體地，選取如圖5a所不的輸入輸出時(shí)序圖中的tl、t2、t3、t4和t5 五個(gè)時(shí)刻以及位于該5個(gè)時(shí)刻之間的ΤΙ、T2、T3和T4四個(gè)階段。
[0126] 在tl時(shí)刻，與實(shí)例一中tl時(shí)刻的工作原理相同，在此不作贅述。
[0127] 在T1階段，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍為0,第二邊沿觸發(fā)器輸出的 第二信號(hào)0ut2仍為0 ;在該階段，CLK1 = 0, CLK1控制數(shù)據(jù)選擇器將輸入其第二輸入端的 第二信號(hào)0ut2輸出給移位寄存器的輸出信號(hào)端Output，因此Output的信號(hào)為0。
[0128] 在t2時(shí)刻，與實(shí)例一中t2時(shí)刻的工作原理相同，在此不作贅述。
[0129] 在T2階段，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl在一段延遲時(shí)間之后由0變?yōu)?1并一直保持為1，第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍為0 ;在該階段，CLK1 = 1，CLK1 控制數(shù)據(jù)選擇器將輸入其第一輸入端的第一信號(hào)Outl輸出給移位寄存器的輸出信號(hào)端 Output,因此Output的信號(hào)在一段延遲時(shí)間之后由0變?yōu)?并一直保持為1。
[0130] 在t3時(shí)刻，與實(shí)例一中t3時(shí)刻的工作原理相同，在此不作贅述。
[0131] 在T3階段，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl仍為1，第二邊沿觸發(fā)器輸出的 第二信號(hào)0ut2仍為0 ;在該階段，CLK1 = 0, CLK1控制數(shù)據(jù)選擇器將輸入其第二輸入端的第 二信號(hào)Out2輸出給移位寄存器的輸出信號(hào)端Output，由于信號(hào)傳輸?shù)难舆t性，因此Output 的信號(hào)在一段延遲時(shí)間之后由1變?yōu)椹柌⒁恢北３譃椹枴?br> [0132] 在t4時(shí)刻，與實(shí)例一中t4時(shí)刻的工作原理相同，在此不作贅述。
[0133] 在T4階段，第一邊沿觸發(fā)器輸出的第一信號(hào)Outl在一段延遲時(shí)間之后由1變?yōu)?〇并一直保持為〇,第二邊沿觸發(fā)器輸出的第二信號(hào)0ut2仍為0 ;在該階段，CLK1 = 1，CLK1 控制數(shù)據(jù)選擇器將輸入其第一輸入端的第一信號(hào)Outl輸出給移位寄存器的輸出信號(hào)端 Output,因此Output的信號(hào)為0。
[0134] 在t5時(shí)刻，與實(shí)例一中t5時(shí)刻的工作原理相同，在此不作贅述。
[0135] 上述移位寄存器利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器的功能，由于邊沿 觸發(fā)器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部 的電路重復(fù)性，從而降低GOA版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào) 的功能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可 以省去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低G0A版圖設(shè)計(jì)的 復(fù)雜度。
[0136] 實(shí)例四：
[0137] 具體地，圖4d所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程與實(shí)例一中的移位寄 存器的工作原理相似，區(qū)別在于實(shí)例一中第一邊沿觸發(fā)器和第二邊沿觸發(fā)器均為上升沿觸 發(fā)的D觸發(fā)器，因此第一邊沿觸發(fā)器和第二邊沿觸發(fā)器分別第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào) 的上升沿時(shí)刻鎖存當(dāng)前時(shí)刻的Input并輸出，而實(shí)例四中，第一邊沿觸發(fā)器和第二邊沿觸 發(fā)器均為下降沿觸發(fā)的D觸發(fā)器，因此第一邊沿觸發(fā)器和第二邊沿觸發(fā)器分別第一時(shí)鐘信 號(hào)和第二時(shí)鐘信號(hào)的下降沿時(shí)刻鎖存當(dāng)前時(shí)刻的Input并輸出，具體工作過程在此不再贅 述，實(shí)例四的具體時(shí)序圖如圖5c所示。
[0138] 實(shí)例五：
[0139] 具體地，圖4e所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程與實(shí)例二中的移位寄 存器的工作原理相似，區(qū)別在于實(shí)例二中第一邊沿觸發(fā)器為下降觸發(fā)的D觸發(fā)器，第二邊 沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，因此第一邊沿觸發(fā)器在第一時(shí)鐘信號(hào)的下降沿時(shí)刻鎖 存當(dāng)前時(shí)刻的Input并輸出，第二邊沿觸發(fā)器在第二時(shí)鐘信號(hào)的上升沿時(shí)刻鎖存當(dāng)前時(shí)刻 的Input并輸出；而實(shí)例五中，第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，第二邊沿觸發(fā)器 為下降沿觸發(fā)的D觸發(fā)器，因此第一邊沿觸發(fā)器在第一時(shí)鐘信號(hào)的上升沿時(shí)刻鎖存當(dāng)前時(shí) 刻的Input并輸出，第二邊沿觸發(fā)器在第二時(shí)鐘信號(hào)的下降沿時(shí)刻鎖存當(dāng)前時(shí)刻的Input 并輸出，具體工作過程在此不再贅述，實(shí)例五的具體時(shí)序圖如圖5d所示。
[0140] 實(shí)例六：
[0141] 具體地，圖4f所示的移位寄存器的結(jié)構(gòu)為例對(duì)其工作過程與實(shí)例四中的移位寄 存器的工作原理相似，工作時(shí)序圖也與實(shí)例四對(duì)應(yīng)的工作時(shí)序圖相同，具體工作過程在此 不再贅述，實(shí)例六的具體時(shí)序圖如圖5c所示。
[0142] 具體地，本發(fā)明的上述六個(gè)實(shí)例均是以輸入信號(hào)的有效脈沖為高電平信號(hào)為例進(jìn) 行說明的，對(duì)于輸出信號(hào)的有效脈沖為低電平信號(hào)的原理是相同，對(duì)應(yīng)的時(shí)序圖只需將圖 5a至圖5d中的Out 1、0ut2和Output的相位取反，具體工作過程在此不再贅述。
[0143] 基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，如圖6所示，包 括串聯(lián)的多個(gè)移位寄存器 ：SR(l)、SR(2)…SR(n)···SR(N-l)、SR(N)(共N個(gè)移位寄存器， 1彡η彡N)，第一級(jí)移位寄存器SR(1)的輸入信號(hào)Input由起始信號(hào)端STV輸入，除第一級(jí) 移位寄存器SR(1)之外，其余各級(jí)移位寄存器SR (η)的輸入信號(hào)Input均由上一級(jí)移位寄 存器SR(n-l)的輸出信號(hào)端0utput_n-l輸入。柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器 SR(n)的輸出信號(hào)端0utput_n輸出的柵極驅(qū)動(dòng)信號(hào)。
[0144] 進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路中，時(shí)鐘信號(hào)均輸入各級(jí)移 位寄存器中。
[0145] 具體地，上述柵極驅(qū)動(dòng)電路中的每個(gè)移位寄存器的具體結(jié)構(gòu)與本發(fā)明上述移位寄 存器在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。
[0146] 基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng) 電路，通過該柵極驅(qū)動(dòng)電路為顯示裝置中陣列基板上的各柵線提供掃描信號(hào)，其具體實(shí)施 可參見上述柵極驅(qū)動(dòng)電路的描述，相同之處不再贅述。
[0147] 基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種移位寄存器的驅(qū)動(dòng)方法，該移位 寄存器如圖la和圖lb所示，包括：第一邊沿觸發(fā)器100、第二邊沿觸發(fā)器200和數(shù)據(jù)選擇 器300 ;如圖8所示，該驅(qū)動(dòng)方法可以包括以下步驟：
[0148] S801、向第一邊沿觸發(fā)器輸入第一時(shí)鐘信號(hào)和輸入信號(hào)，或第二時(shí)鐘信號(hào)和輸入 信號(hào)，同時(shí)向第二邊沿觸發(fā)器輸入第二時(shí)鐘信號(hào)和輸入信號(hào)；
[0149] S802、第一邊沿觸發(fā)器在接收到第一時(shí)鐘信號(hào)和輸入信號(hào)，或第二時(shí)鐘信號(hào)和輸 入信號(hào)后，向數(shù)據(jù)選擇器輸出第一信號(hào)；
[0150] 其中，第一信號(hào)的有效脈沖的寬度為輸入信號(hào)的有效脈沖的寬度的2倍，第一信 號(hào)的有效脈沖與輸入信號(hào)的有效脈沖相位相同，且第一信號(hào)的有效脈沖相對(duì)輸入信號(hào)的有 效脈沖延遲第一時(shí)鐘信號(hào)的1/2周期或第二時(shí)鐘信號(hào)的1/2周期；
[0151] S803、第二邊沿觸發(fā)器在接收到第二時(shí)鐘信號(hào)和輸入信號(hào)后，向數(shù)據(jù)選擇器輸出 第二信號(hào)；
[0152] 其中，第二信號(hào)的相位與第一信號(hào)的有效脈沖的相位相反；
[0153] S804、數(shù)據(jù)選擇器在接收第一信號(hào)和第二信號(hào)的同時(shí)接收第三時(shí)鐘信號(hào)，并根據(jù) 第三時(shí)鐘信號(hào)選擇將第一信號(hào)或第二信號(hào)輸出；
[0154] 第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)相位相反。
[0155] 具體地，在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法，當(dāng)?shù)谝贿呇赜|發(fā)器和 第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器，或第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器， 第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器時(shí)：
[0156] 輸入信號(hào)的有效脈沖相對(duì)第二時(shí)鐘信號(hào)的上升沿延遲在90度之內(nèi)；且輸入信號(hào) 的有效脈沖的寬度為第二時(shí)鐘信號(hào)的1/2周期寬度；
[0157] 第三時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)相同，數(shù)據(jù)選擇器在第三時(shí)鐘信號(hào)為高電平信號(hào) 時(shí)，輸出第一輸入端所接收的第一信號(hào)，在第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸入端所接 收的第二信號(hào)；或者第三時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)相同，數(shù)據(jù)選擇器在第三時(shí)鐘信號(hào)為低 電平信號(hào)時(shí)，輸出第一輸入端所接收的第一信號(hào)，在第三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸 入端所接收的第二信號(hào)。
[0158] 或者，具體地，在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述驅(qū)動(dòng)方法，當(dāng)?shù)谝贿呇赜| 發(fā)器和第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器，或第一邊沿觸發(fā)器為上升沿觸發(fā)的D 觸發(fā)器，第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器時(shí)：
[0159] 輸入信號(hào)的有效脈沖相對(duì)第二時(shí)鐘信號(hào)的下降沿延遲在90度之內(nèi)；且輸入信號(hào) 的有效脈沖的寬度為第二時(shí)鐘信號(hào)的1/2周期寬度；
[0160] 第三時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)相同，數(shù)據(jù)選擇器在第三時(shí)鐘信號(hào)為低電平信號(hào) 時(shí)，輸出第一輸入端所接收的第一信號(hào)，在第三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸入端所接 收的第二信號(hào)；或者第三時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)相同，數(shù)據(jù)選擇器在第三時(shí)鐘信號(hào)為高 電平信號(hào)時(shí)，輸出第一輸入端所接收的第一信號(hào)，在第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸 入端所接收的第二信號(hào)。
[0161] 本發(fā)明實(shí)施例提供的一種移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置，包 括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和數(shù)據(jù)選擇器，其中；第一邊沿觸發(fā)器用于在第一時(shí) 鐘信號(hào)和輸入信號(hào)的控制下，或在第二時(shí)鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出 第一信號(hào)；第二邊沿觸發(fā)器用于在第二時(shí)鐘信號(hào)和輸入信號(hào)的控制下，向數(shù)據(jù)選擇器輸出 第二信號(hào)；數(shù)據(jù)選擇器用于在第三時(shí)鐘信號(hào)的控制下，選擇第一信號(hào)或第二信號(hào)通過輸出 信號(hào)端輸出。本發(fā)明實(shí)施例利用邊沿觸發(fā)器和數(shù)據(jù)選擇器實(shí)現(xiàn)移位寄存器，由于邊沿觸發(fā) 器和數(shù)據(jù)選擇器一般均由與非門構(gòu)成，電路重復(fù)性高，因此可以提高移位寄存器內(nèi)部的電 路重復(fù)性，從而降低GOA版圖設(shè)計(jì)的復(fù)雜度。并且，由于邊沿觸發(fā)器具有保持輸出信號(hào)的功 能，因此在由多個(gè)移位寄存器組成的在柵極驅(qū)動(dòng)電路中不需要輸入復(fù)位信號(hào)，從而可以省 去兩級(jí)移位寄存器之間用于傳輸復(fù)位信號(hào)的連接線，進(jìn)而進(jìn)一步降低GOA版圖設(shè)計(jì)的復(fù)雜 度。
[0162] 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1. 一種移位寄存器，其特征在于，包括：第一邊沿觸發(fā)器、第二邊沿觸發(fā)器和數(shù)據(jù)選擇 器，其中； 所述第一邊沿觸發(fā)器用于在第一時(shí)鐘信號(hào)和輸入信號(hào)的控制下，或在第二時(shí)鐘信號(hào)和 所述輸入信號(hào)的控制下，向所述數(shù)據(jù)選擇器輸出第一信號(hào)；其中，所述第一信號(hào)的有效脈沖 的寬度為所述輸入信號(hào)的有效脈沖的寬度的2倍，所述第一信號(hào)的有效脈沖與所述輸入信 號(hào)的有效脈沖相位相同，且所述第一信號(hào)的有效脈沖相對(duì)所述輸入信號(hào)的有效脈沖延遲所 述第一時(shí)鐘信號(hào)的1/2周期或所述第二時(shí)鐘信號(hào)的1/2周期； 所述第二邊沿觸發(fā)器用于在所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)的控制下，向所述數(shù) 據(jù)選擇器輸出第二信號(hào)；其中，所述第二信號(hào)的相位與所述第一信號(hào)的有效脈沖的相位相 反； 所述數(shù)據(jù)選擇器用于在第三時(shí)鐘信號(hào)的控制下，選擇所述第一信號(hào)或所述第二信號(hào)通 過輸出信號(hào)端輸出； 所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相位相反。
2. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一邊沿觸發(fā)器和所述第二邊 沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器，或均為下降沿觸發(fā)的D觸發(fā)器； 所述第一邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第一邊沿觸發(fā)器的時(shí)鐘信號(hào) 輸入端與所述第一時(shí)鐘信號(hào)相連，所述第一邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的第一 輸入端相連； 所述第二邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第二邊沿觸發(fā)器的時(shí)鐘信號(hào) 輸入端與所述第二時(shí)鐘信號(hào)相連，所述第二邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的第二 輸入端相連。
3. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一邊沿觸發(fā)器為上升沿觸發(fā) 的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器；或所述第一邊沿觸發(fā)器為下降 沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器； 所述第一邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第一邊沿觸發(fā)器的時(shí)鐘信號(hào) 輸入端與所述第二時(shí)鐘信號(hào)相連，所述第一邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的第一 輸入端相連； 所述第二邊沿觸發(fā)器的輸入端與所述輸入信號(hào)相連，所述第二邊沿觸發(fā)器的時(shí)鐘信號(hào) 輸入端與所述第二時(shí)鐘信號(hào)相連，所述第二邊沿觸發(fā)器的輸出端與所述數(shù)據(jù)選擇器的第二 輸入端相連。
4. 如權(quán)利要求2或3所述的移位寄存器，其特征在于，所述數(shù)據(jù)選擇器的選擇端與第三 時(shí)鐘信號(hào)相連，用于在所述第三時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，輸出第一輸入端所接收的所述 第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)；或者 在所述第三時(shí)鐘信號(hào)為低電平信號(hào)時(shí)，輸出第一輸入端所接收的所述第一信號(hào)，在所述第 三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)。
5. 如權(quán)利要求4所述的移位寄存器，其特征在于，所述數(shù)據(jù)選擇器具體包括：第一與非 門、第二與非門、第三與非門和第四與非門；其中， 所述第一與非門的第二輸入端與所述第二與非門的第一輸入端和所述第二與非門的 第二輸入端相連，為所述數(shù)據(jù)選擇器的選擇端； 所述第一與非門的輸出端與所述第四與非門的第一輸入端相連； 所述第二與非門的輸出端與所述第三與非門的第一輸入端相連； 所述第三與非門的輸出端與所述第四與非門的第二輸入端相連； 所述第四與非門的輸出端與所述移位寄存器的輸出信號(hào)端相連； 所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的第一輸入端，所述第三與非門的第 二輸入端為所述數(shù)據(jù)選擇器的第二輸入端；或所述第一與非門的第一輸入端為所述數(shù)據(jù)選 擇器的第二輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端。
6. 如權(quán)利要求5所述的移位寄存器，其特征在于： 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或所述 第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器 時(shí)，所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的上升沿延遲在90度之內(nèi)；且所述輸 入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度； 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，或所述 第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器 時(shí)，所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的下降沿延遲在90度之內(nèi)；且所述輸 入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度。
7. 如權(quán)利要求6所述的移位寄存器，其特征在于： 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，或當(dāng)所 述第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā) 器時(shí)，所述第三時(shí)鐘信號(hào)為所述第二時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù) 選擇器的第二輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端； 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器時(shí)，所述第 三時(shí)鐘信號(hào)為所述第一時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的第一 輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第二輸入端； 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，或當(dāng)所 述第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā) 器時(shí)，所述第三時(shí)鐘信號(hào)為所述第二時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù) 選擇器的第一輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第二輸入端； 當(dāng)所述第一邊沿觸發(fā)器和所述第二邊沿觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器時(shí)，所述第 三時(shí)鐘信號(hào)為所述第一時(shí)鐘信號(hào)，所述第一與非門的第一輸入端為所述數(shù)據(jù)選擇器的第二 輸入端，所述第三與非門的第二輸入端為所述數(shù)據(jù)選擇器的第一輸入端。
8. -種移位寄存器的驅(qū)動(dòng)方法，其特征在于，所述移位寄存器包括：第一邊沿觸發(fā)器、 第二邊沿觸發(fā)器和數(shù)據(jù)選擇器；所述驅(qū)動(dòng)方法包括： 向所述第一邊沿觸發(fā)器輸入第一時(shí)鐘信號(hào)和輸入信號(hào)，或第二時(shí)鐘信號(hào)和所述輸入信 號(hào)，同時(shí)向所述第二邊沿觸發(fā)器輸入所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)； 所述第一邊沿觸發(fā)器在接收到所述第一時(shí)鐘信號(hào)和所述輸入信號(hào)，或所述第二時(shí)鐘信 號(hào)和所述輸入信號(hào)后，向所述數(shù)據(jù)選擇器輸出第一信號(hào)；其中，所述第一信號(hào)的有效脈沖的 寬度為所述輸入信號(hào)的有效脈沖的寬度的2倍，所述第一信號(hào)的有效脈沖與所述輸入信號(hào) 的有效脈沖相位相同，且所述第一信號(hào)的有效脈沖相對(duì)所述輸入信號(hào)的有效脈沖延遲所述 第一時(shí)鐘信號(hào)的1/2周期或所述第二時(shí)鐘信號(hào)的1/2周期； 所述第二邊沿觸發(fā)器在接收到所述第二時(shí)鐘信號(hào)和所述輸入信號(hào)后，向所述數(shù)據(jù)選擇 器輸出第二信號(hào)；其中，所述第二信號(hào)的相位與所述第一信號(hào)的有效脈沖的相位相反； 所述數(shù)據(jù)選擇器在接收所述第一信號(hào)和所述第二信號(hào)的同時(shí)接收第三時(shí)鐘信號(hào)，并根 據(jù)所述第三時(shí)鐘信號(hào)選擇將所述第一信號(hào)或所述第二信號(hào)輸出； 所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相位相反。
9. 如權(quán)利要求8所述的驅(qū)動(dòng)方法，其特征在于：所述第一邊沿觸發(fā)器和所述第二邊沿 觸發(fā)器均為上升沿觸發(fā)的D觸發(fā)器，或所述第一邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，所述 第二邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器； 所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的上升沿延遲在90度之內(nèi)；且所述 輸入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度； 所述第三時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為 高電平信號(hào)時(shí)，輸出第一輸入端所接收的所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電平時(shí)， 輸出第二輸入端所接收的所述第二信號(hào)；或者所述第三時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相 同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為低電平信號(hào)時(shí)，輸出第一輸入端所接收的所述 第一信號(hào)，在所述第三時(shí)鐘信號(hào)為高電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)。
10. 如權(quán)利要求8所述的驅(qū)動(dòng)方法，其特征在于：所述第一邊沿觸發(fā)器和所述第二邊沿 觸發(fā)器均為下降沿觸發(fā)的D觸發(fā)器，或所述第一邊沿觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器，所述 第二邊沿觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器； 所述輸入信號(hào)的有效脈沖相對(duì)所述第二時(shí)鐘信號(hào)的下降沿延遲在90度之內(nèi)；且所述 輸入信號(hào)的有效脈沖的寬度為所述第二時(shí)鐘信號(hào)的1/2周期寬度； 所述第三時(shí)鐘信號(hào)與所述第一時(shí)鐘信號(hào)相同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為 低電平信號(hào)時(shí)，輸出第一輸入端所接收的所述第一信號(hào)，在所述第三時(shí)鐘信號(hào)為高電平時(shí)， 輸出第二輸入端所接收的所述第二信號(hào)；或者所述第三時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相 同，所述數(shù)據(jù)選擇器在所述第三時(shí)鐘信號(hào)為高電平信號(hào)時(shí)，輸出第一輸入端所接收的所述 第一信號(hào)，在所述第三時(shí)鐘信號(hào)為低電平時(shí)，輸出第二輸入端所接收的所述第二信號(hào)。
11. 一種柵極驅(qū)動(dòng)電路，其特征在于，包括串聯(lián)的多個(gè)如權(quán)利要求1-7任一項(xiàng)所述的移 位寄存器；其中， 第一級(jí)移位寄存器的輸入信號(hào)由起始信號(hào)端輸入，除第一級(jí)移位寄存器之外，其余各 級(jí)移位寄存器的輸入信號(hào)均由上一級(jí)移位寄存器的輸出信號(hào)端輸入。
12. -種顯示裝置，其特征在于，包括如權(quán)利要求11所述的柵極驅(qū)動(dòng)電路。
【文檔編號(hào)】G09G3/36GK104217764SQ201410438576
【公開日】2014年12月17日 申請(qǐng)日期:2014年8月29日 優(yōu)先權(quán)日:2014年8月29日
【發(fā)明者】郭蕾, 朱紅, 于洪俊, 王智勇 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司