一種驅(qū)動電路、顯示器及其驅(qū)動方法
【專利摘要】本發(fā)明公開了一種驅(qū)動電路、顯示器及其驅(qū)動方法，該驅(qū)動電路包括：現(xiàn)場可編程門陣列(FPGA)控制器、與所述FPGA控制器相耦接的伽馬矯正電路、視頻接口電路、電源電路以及時基電路；所述伽馬矯正電路，被配置成將二進制數(shù)字圖像信號轉(zhuǎn)換成灰度電平以發(fā)送給所述FPGA控制器；所述視頻接口電路，被配置成將輸入視頻信號進行轉(zhuǎn)化再發(fā)送給所述FPGA控制器；所述電源電路，被配置成給所述FPGA控制器提供電源；所述時基電路，被配置成給所述FPGA控制器提供工作時鐘信號。該驅(qū)動電路可以提高機載顯示器的可靠性、安全性、實用性和靈活性。
【專利說明】
—種驅(qū)動電路、顯示器及其驅(qū)動方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子領(lǐng)域，具體地，涉及一種驅(qū)動電路、顯示器及其驅(qū)動方法。

【背景技術(shù)】
[0002]薄膜晶體管液晶顯示器(TFT-1XD)具有重量輕、平板化、低功耗、無輻射、顯示品質(zhì)優(yōu)良等特點，其應(yīng)用領(lǐng)域正在逐步擴大，已經(jīng)從音像制品、筆記本電腦等顯示器發(fā)展到臺式計算機、工程工作站(EWS)用監(jiān)視器，以及更深入的滲透在軍事領(lǐng)域。并且，對液晶顯示器的要求也正在向高分辨率、高彩色化方面發(fā)展。
[0003]近幾年，隨著航空電子技術(shù)的快速發(fā)展，高亮度、高分辨率設(shè)計，完全滲透在軍事領(lǐng)域的設(shè)計平臺中。并且伴隨著航空、航天領(lǐng)域?qū)FT-LCD驅(qū)動系統(tǒng)的可靠性、安全性、成熟性、實用性以及靈活性等方面的要求提高，對于傳統(tǒng)的設(shè)計已經(jīng)不能夠滿足使用要求。
[0004]目前，現(xiàn)有的機載顯示器分辨率能達到1280X1024，并且采用商用液晶屏，通過加固、光學綁定等關(guān)鍵技術(shù)研制而成。其中，在該種顯示器中的TFT-LCD驅(qū)動電路，均是通過ASIC專用芯片來設(shè)計完成的，由于ASIC專用芯片的局限性，原TFT-1XD驅(qū)動電路存在著可靠性低、環(huán)境適應(yīng)性差、功能不齊全等問題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)中的驅(qū)動電路可靠性低、環(huán)境適應(yīng)性差、功能不齊全的問題，提供一種驅(qū)動電路、顯示器及其驅(qū)動方法，該驅(qū)動電路可以提高機載顯示器的可靠性、安全性、實用性和靈活性。
[0006]為了實現(xiàn)上述目的，本發(fā)明提供了一種驅(qū)動電路，該驅(qū)動電路包括:現(xiàn)場可編程門陣列(FPGA)控制器、與所述FPGA控制器相耦接的伽馬矯正電路、視頻接口電路、電源電路以及時基電路；
[0007]所述伽馬矯正電路，被配置成將二進制數(shù)字圖像信號轉(zhuǎn)換成灰度電平以發(fā)送給所述FPGA控制器；
[0008]所述視頻接口電路，被配置成將輸入視頻信號進行轉(zhuǎn)化再發(fā)送給所述FPGA控制器；
[0009]所述電源電路，被配置成給所述FPGA控制器提供電源；
[0010]所述時基電路，被配置成給所述FPGA控制器提供工作時鐘信號。
[0011 ] 優(yōu)選地，該驅(qū)動電路還包括:程序存儲電路和數(shù)據(jù)存儲電路，所述程序存儲電路存儲FPGA邏輯代碼，所述數(shù)據(jù)存儲電路存儲LCD顯示參數(shù)。
[0012]優(yōu)選地，該驅(qū)動電路還包括:檢測電路以及與所述檢測電路相連接的比較電路，所述檢測電路被配置成連接于所述電源電路以檢測所述電源電路的輸出信號，所述比較電路被配置成連接于所述FPGA控制器以比較所述輸出信號與預設(shè)值的大小得到所述電源電路的狀態(tài)信號并將所述狀態(tài)信號發(fā)送給所述FPGA控制器。
[0013]優(yōu)選地，所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號。
[0014]優(yōu)選地，所述驅(qū)動電路還包括:通訊接口電路，所述通訊接口電路被配置成連接于所述FPGA控制器以接收所述FPGA控制器的所述圖像信號、輸入視頻信號和狀態(tài)信號。
[0015]優(yōu)選地，所述通訊接口電路為RS232電平轉(zhuǎn)換芯片。
[0016]優(yōu)選地，所述電源電路通過低壓差線性穩(wěn)壓器分成多種工作電壓。
[0017]優(yōu)選地，所述低壓差線性穩(wěn)壓器的輸入端上連接有輸入電容，所述低壓差線性穩(wěn)壓器的輸出端上連接有輸出電容。
[0018]本發(fā)明還提供一種顯示器，所述顯示器包括:根據(jù)上述的驅(qū)動電路以及設(shè)置于所述顯示器上的Source 1C電路和Gate 1C電路，所述驅(qū)動電路被配置成通過Mini_LVDS接口方式連接于所述顯示屏Source 1C電路和Gate 1C電路。
[0019]本發(fā)明還提供一種顯示器的驅(qū)動方法，上述的顯示器，所述方法包括:
[0020]準備步驟，將所述電源電路的電壓分成多種工作電壓并將所述工作電壓發(fā)送給所述FPGA控制器；所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號;
[0021]工作步驟，S101，通過所述FPGA控制器判斷是否有輸入視頻信號；
[0022]S102,當沒有輸入視頻信號時，所述FPGA控制器給所述顯示器發(fā)送預設(shè)置信號；當有輸入視頻信號時，將所述輸入視頻信號的格式進行轉(zhuǎn)換得到視頻信號并發(fā)送給所述FPGA控制器并通過Min1-LVDS接口方式將所述視頻信號發(fā)送給所述Source 1C電路和Gate1C電路。
[0023]通過上述實施方式，本發(fā)明的驅(qū)動電路極大地提高了軍事領(lǐng)域中機載顯示器高分辨TFT-LCD驅(qū)動電路的可靠性、環(huán)境適應(yīng)性以及使用壽命，降低了高分辨TFT-LCD驅(qū)動電路研制周期和開發(fā)成本，在不更改TFT-LCD驅(qū)動電路硬件的情況下，只需修改FPGA邏輯代碼中液晶屏的幾個相關(guān)時序參數(shù)，就可以應(yīng)用其它高分辨TFT-LCD產(chǎn)品中，并且具有可靠性高、通用性好、靈活性強等特點，為軍事領(lǐng)域機載顯示器高分率TFT-LCD驅(qū)動電路研制提供了低成本的解決方案。
[0024]本發(fā)明的其他特征和優(yōu)點將在隨后的【具體實施方式】部分予以詳細說明。

【專利附圖】

【附圖說明】
[0025]附圖是用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0026]圖1是說明本發(fā)明的一種【具體實施方式】的顯示器的連接示意圖。

【具體實施方式】
[0027]以下結(jié)合附圖對本發(fā)明的【具體實施方式】進行詳細說明。應(yīng)當理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0028]在本發(fā)明的一種驅(qū)動電路的【具體實施方式】中，該驅(qū)動電路包括:現(xiàn)場可編程門陣列(FPGA)控制器、與所述FPGA控制器相耦接的伽馬矯正電路、視頻接口電路、電源電路以及時基電路；所述伽馬矯正電路，被配置成將二進制數(shù)字圖像信號轉(zhuǎn)換成灰度電平以發(fā)送給所述FPGA控制器；所述視頻接口電路，被配置成將輸入視頻信號進行轉(zhuǎn)化再發(fā)送給所述FPGA控制器；所述電源電路，被配置成給所述FPGA控制器提供電源；所述時基電路，被配置成給所述FPGA控制器提供工作時鐘信號。
[0029]通過上述的實施方式，本發(fā)明的驅(qū)動電路提高了機載顯示器的可靠性、安全性、實用性和靈活性，通過與伽馬矯正電路、視頻接口電路、電源電路以及時基電路的連接，提高了本顯示器的功能，伽馬矯正電路不僅僅可以改善顯示的品質(zhì)，擴展輸入數(shù)據(jù)的位數(shù)，也通過對輸入的數(shù)據(jù)進行伽馬矯正，降低了驅(qū)動電路的成本，簡化了 1C和PCB的設(shè)計；視頻接口電路通過專用的集成芯片將DVI格式信號轉(zhuǎn)換為TTL-RGB信號，送入FPGA控制器，所述視頻接口電路主要負責對輸入視頻的格式進行轉(zhuǎn)化或緩沖。
[0030]以下結(jié)合附圖1對本發(fā)明進行進一步的說明，在本發(fā)明中，為了實現(xiàn)驅(qū)動電路的使用，我們將其連接于顯示屏上，構(gòu)成一個顯示器，完成驅(qū)動電路的功能。
[0031 ] 在該種實施方式中，為了將驅(qū)動電路中的數(shù)據(jù)進行存儲，方便傳輸，該驅(qū)動電路還可以包括:程序存儲電路和數(shù)據(jù)存儲電路，所述程序存儲電路存儲FPGA邏輯代碼，所述數(shù)據(jù)存儲電路存儲LCD顯示參數(shù)，程序存儲電路主要存儲FPGA控制器的邏輯代碼，當FPGA控制器上電運行時，首先從程序存儲電路里將邏輯代碼加載到FPGA內(nèi)部的RAM里運行，數(shù)據(jù)存儲電路主要存儲IXD顯示參數(shù)，能夠根據(jù)實際需要進行參數(shù)配置，如實現(xiàn)6bit和8bit顯示切換，奇偶像素切換等，設(shè)置參數(shù)掉電不會丟失，這樣能夠既不改變電路狀態(tài)，僅僅設(shè)置參數(shù)就能滿足TFT-LCD驅(qū)動的不同應(yīng)用環(huán)境。
[0032]在該種實施方式中，該驅(qū)動電路還可以包括:檢測電路以及與所述檢測電路相連接的比較電路，所述檢測電路被配置成連接于所述電源電路以檢測所述電源電路的輸出信號，所述比較電路被配置成連接于所述FPGA控制器以比較所述輸出信號與預設(shè)值的大小得到所述電源電路的狀態(tài)信號并將所述狀態(tài)信號發(fā)送給所述FPGA控制器，該種檢測電路與比較電路的使用其實是一種電源的自檢，電源自檢通過與設(shè)定的參考電源的數(shù)值進行比較，送出邏輯信號，進行檢測，從而減少了 AD轉(zhuǎn)換器件以及減少了 FPGA內(nèi)部邏輯資源。
[0033]在該種實施方式中，實際上，F(xiàn)PGA控制器的工作是需要有工作時鐘信號的，那么在本發(fā)明中，所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號，石英晶體振蕩器具有頻率穩(wěn)定度高、功耗低、體積小、重量輕、工作溫度范圍寬的特點。
[0034]在該種實施方式中，所述驅(qū)動電路還包括:通訊接口電路，所述通訊接口電路被配置成連接于所述FPGA控制器以接收所述FPGA控制器的所述圖像信號、輸入視頻信號和狀態(tài)信號。
[0035]在該種實施方式中，所述通訊接口電路為RS232電平轉(zhuǎn)換芯片，其中，該電平轉(zhuǎn)換芯片通訊輸入端的2根線發(fā)送線、接收線與FPGA直接連接，輸出端的2根線發(fā)送線、接收線與外部接口相連接，實現(xiàn)了 RS232間的電平轉(zhuǎn)換。另外，通訊協(xié)議可以根據(jù)要求靈活定義，其通訊邏輯完全采用FPGA硬件實現(xiàn)，增加通訊的可靠性。
[0036]在該種實施方式中，所述電源電路通過低壓差線性穩(wěn)壓器分成多種工作電壓，利用經(jīng)系統(tǒng)接口輸入的電壓生成6種不同的工作電壓。1，各種邏輯1C電路的工作電壓Vdd，約3.3V。此電壓轉(zhuǎn)化采用低壓差線性穩(wěn)壓器(LD0)生成，在低壓差線性穩(wěn)壓器輸入端和輸出端均接電容，輸入端接電容主要防止和減少噪聲注入，輸出端接電容用于濾波，使其產(chǎn)生的電壓信號紋波較小。2，數(shù)據(jù)線上像素電壓用的主伽馬電壓AVDD，約5-8V左右，并且采用升壓芯片生成。3，掃描線上用于打開TFT的最大開態(tài)電壓VGH，約20V左右，采用專用的TFT-1XD專用芯片生成。4，掃描線上用于關(guān)斷TFT的最低關(guān)態(tài)電壓VGL，約-7V左右，采用專用的TFT-1XD專用芯片生成。5，TFT基板或CF基板上的公共電壓VCOM，約5V左右，采用專用的電源芯片生成，此電壓芯片必須輸出電流大。6，控制器所需的電壓VCCO，VCCINT, VCCAUX，分別約為3.3V、1.2V和2.5V，盡管采用的是具有上電順序ASIC電源轉(zhuǎn)換芯片，但卻保證FPGA控制器的可靠性工作。
[0037]在該種實施方式中，所述低壓差線性穩(wěn)壓器的輸入端上連接有輸入電容，所述低壓差線性穩(wěn)壓器的輸出端上連接有輸出電容，輸入端接電容主要防止和減少噪聲注入，輸出端接電容用于濾波，使其產(chǎn)生的電壓信號紋波較小。
[0038]本發(fā)明還提供一種顯示器，所述顯示器包括:根據(jù)上述的驅(qū)動電路以及設(shè)置于所述顯示器上的Source 1C電路和Gate 1C電路，所述驅(qū)動電路被配置成通過Min1-LVDS接口方式連接于所述顯示屏Source 1C電路和Gate 1C電路。本發(fā)明的顯示屏采用IPS顯示模式、對角線為25.6英寸TFT-LCD液晶屏，分辨率為3200 X 1200 ;具有視角特性好、動態(tài)清晰度高、色彩還原效果好的特點；該液晶屏每個像素由紅、綠、藍三個子像素構(gòu)成，像素點距為0.1905X0.1905mm，并且具有256級灰階信號，液晶屏接口為LVDS接口，在硬件接口相同的情況下，該高分辨率TFT-LCD驅(qū)動電路，只需修改幾個液晶屏的關(guān)鍵時序參數(shù)，就可以實現(xiàn)其它分辨率產(chǎn)品的應(yīng)用，具有靈活強、開發(fā)周期短、研發(fā)成本低、可靠高的特點。
[0039]本發(fā)明還提供一種顯示器的驅(qū)動方法，根據(jù)上述的顯示器，所述方法包括:準備步驟，將所述電源電路的電壓分成多種工作電壓并將所述工作電壓發(fā)送給所述FPGA控制器；所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號；
[0040]工作步驟，S101，通過所述FPGA控制器判斷是否有輸入視頻信號；
[0041]S102,當沒有輸入視頻信號時，所述FPGA控制器給所述顯示器發(fā)送預設(shè)置信號；當有輸入視頻信號時，將所述輸入視頻信號的格式進行轉(zhuǎn)換得到視頻信號并發(fā)送給所述FPGA控制器并通過Min1-LVDS接口方式將所述視頻信號發(fā)送給所述Source 1C電路和Gate1C電路。
[0042]通過上述實施方式，在該種驅(qū)動方法中FPGA控制器如果在無外部信號的情況下，可以自產(chǎn)生內(nèi)部測試畫面，便于信號檢測，并輸出顯示畫面的狀態(tài)，畫面可以是“無信號”等等提示，方便維修人員知道那個地方發(fā)生錯誤了。
[0043]以上結(jié)合附圖詳細描述了本發(fā)明的優(yōu)選實施方式，但是，本發(fā)明并不限于上述實施方式中的具體細節(jié)，在本發(fā)明的技術(shù)構(gòu)思范圍內(nèi)，可以對本發(fā)明的技術(shù)方案進行多種簡單變型，這些簡單變型均屬于本發(fā)明的保護范圍。
[0044]另外需要說明的是，在上述【具體實施方式】中所描述的各個具體技術(shù)特征，在不矛盾的情況下，可以通過任何合適的方式進行組合，為了避免不必要的重復，本發(fā)明對各種可能的組合方式不再另行說明。
[0045]此外，本發(fā)明的各種不同的實施方式之間也可以進行任意組合，只要其不違背本發(fā)明的思想，其同樣應(yīng)當視為本發(fā)明所公開的內(nèi)容。
【權(quán)利要求】
1.一種驅(qū)動電路，其特征在于，該驅(qū)動電路包括:現(xiàn)場可編程門陣列(FPGA)控制器、與所述FPGA控制器相耦接的伽馬矯正電路、視頻接口電路、電源電路以及時基電路； 所述伽馬矯正電路，被配置成將二進制數(shù)字圖像信號轉(zhuǎn)換成灰度電平以發(fā)送給所述FPGA控制器； 所述視頻接口電路，被配置成將輸入視頻信號進行轉(zhuǎn)化再發(fā)送給所述FPGA控制器； 所述電源電路，被配置成給所述FPGA控制器提供電源； 所述時基電路，被配置成給所述FPGA控制器提供工作時鐘信號。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于，該驅(qū)動電路還包括:程序存儲電路和數(shù)據(jù)存儲電路，所述程序存儲電路存儲FPGA邏輯代碼，所述數(shù)據(jù)存儲電路存儲LCD顯示參數(shù)。
3.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于，該驅(qū)動電路還包括:檢測電路以及與所述檢測電路相連接的比較電路，所述檢測電路被配置成連接于所述電源電路以檢測所述電源電路的輸出信號，所述比較電路被配置成連接于所述FPGA控制器以比較所述輸出信號與預設(shè)值的大小得到所述電源電路的狀態(tài)信號并將所述狀態(tài)信號發(fā)送給所述FPGA控制器。
4.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號。
5.根據(jù)權(quán)利要求3所述的驅(qū)動電路，其特征在于，所述驅(qū)動電路還包括:通訊接口電路，所述通訊接口電路被配置成連接于所述FPGA控制器以接收所述FPGA控制器的所述圖像信號、輸入視頻信號和狀態(tài)信號。
6.根據(jù)權(quán)利要求5所述的驅(qū)動電路，其特征在于，所述通訊接口電路為RS232電平轉(zhuǎn)換-H-* I I心/T O
7.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述電源電路通過低壓差線性穩(wěn)壓器分成多種工作電壓。
8.根據(jù)權(quán)利要求7所述的驅(qū)動電路，其特征在于，所述低壓差線性穩(wěn)壓器的輸入端上連接有輸入電容，所述低壓差線性穩(wěn)壓器的輸出端上連接有輸出電容。
9.一種顯示器，其特征在于，所述顯示器包括:根據(jù)1-9中任意一項權(quán)利要求所述的驅(qū)動電路以及設(shè)置于所述顯示器上的Source IC電路和Gate IC電路，所述驅(qū)動電路被配置成通過Min1-LVDS接口方式連接于所述顯示屏Source IC電路和Gate IC電路。
10.一種顯示器的驅(qū)動方法，其特征在于，根據(jù)權(quán)利要求9所述的顯示器，所述方法包括: 準備步驟，將所述電源電路的電壓分成多種工作電壓并將所述工作電壓發(fā)送給所述FPGA控制器；所述時基電路通過石英晶體振蕩器給所述FPGA控制器提供工作時鐘信號；工作步驟，S101，通過所述FPGA控制器判斷是否有輸入視頻信號； S102,當沒有輸入視頻信號時，所述FPGA控制器給所述顯示器發(fā)送預設(shè)置信號；當有輸入視頻信號時，將所述輸入視頻信號的格式進行轉(zhuǎn)換得到視頻信號并發(fā)送給所述FPGA控制器并通過Min1-LVDS接口方式將所述視頻信號發(fā)送給所述Source IC電路和Gate IC電路。
【文檔編號】G09G3/36GK104409059SQ201410676105
【公開日】2015年3月11日 申請日期:2014年11月21日 優(yōu)先權(quán)日:2014年11月21日
【發(fā)明者】趙小珍, 江文娟, 劉波, 章小兵, 沈健, 陳文明, 李培華 申請人:中航華東光電有限公司