一種led顯示驅(qū)動(dòng)芯片和led顯示屏的制作方法
【專利摘要】本申請(qǐng)公開了一種LED顯示驅(qū)動(dòng)芯片，包括：上游控制器、行電壓源和與上游控制器相連的列電流源，列電流源的行輸出端與行電壓源的輸入端相連，列電流源的處理過程還包括：解析得到由上游控制器輸出的控制命令所對(duì)應(yīng)的總的行電源數(shù)后，輸出行編碼控制信號(hào)，同時(shí)將于行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)入到列電流源的輸出端。上游控制器將控制數(shù)據(jù)統(tǒng)一發(fā)送至列電流源中，由列電流源同時(shí)控制掃描行和列輸出，由于行電壓源與列電流源設(shè)置在同一塊單元板上，因此在行編碼控制信號(hào)由列電流源傳輸?shù)叫须妷涸吹倪^程中，不必跨單元板傳輸，因此不存在由于信號(hào)在單元板間傳輸造成的EMI干擾的問題。
【專利說明】—種LED顯示驅(qū)動(dòng)芯片和LED顯示屏

【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及LED顯示控制【技術(shù)領(lǐng)域】，更具體地說，涉及一種LED顯示驅(qū)動(dòng)芯片和LED顯示屏。

【背景技術(shù)】
[0002]參見圖1，圖1為現(xiàn)有技術(shù)中的LED顯示屏的結(jié)構(gòu)圖，I為上游控制器，2為列電流源、3為行電壓源，4為L(zhǎng)ED 二極管矩陣電路，在現(xiàn)有的LED顯示驅(qū)動(dòng)芯片中，采用的串行總線(SPI) —般包括DCLK串行總線、SDI串行總線、LE串行總線、GCLK串行總線以及SDO串行總線，其中SDO串行總線為SDI串行總線的移位輸出(如移位16Bit)，這一組串行總線控制LED顯示的列電流源2。而行輸出為電壓源3，依據(jù)顯示屏選用的占空比(Duty)來決定行總線的數(shù)量，如Duty = 1/16 (16掃)，則行總線為4個(gè)輸入口，定義為A[3:0]，當(dāng)然，如果Duty = 1/32，則行總線為5個(gè)輸入口，定義為A [4:0]。
[0003]行總線和列總線的輸出信號(hào)都由上游控制器(Host) I來控制，上游控制器I把圖像切割成一行行圖像數(shù)據(jù)，用串行總線DCLK，SDI, LE, SDO將行數(shù)據(jù)送到列電流源控制器中，這些數(shù)據(jù)在列電流源控制器內(nèi)，依據(jù)GCLK串行總線的時(shí)鐘信號(hào)來控制列電流源I的輸出時(shí)間，同時(shí)Host同步控制行電壓源3，以實(shí)現(xiàn)LED顯示屏的動(dòng)態(tài)控制；
[0004]需要指出的是，所述Host與所述行電壓源3和列電流源2位于不同的單元板上，所述Host在向所述行電壓源輸出行編碼控制信號(hào)A[3:0]時(shí)，存在電磁波(Electromagnetic Interference, EMI)干擾。


【發(fā)明內(nèi)容】

[0005]有鑒于此，本申請(qǐng)?zhí)峁┮环NLED顯示驅(qū)動(dòng)芯片，用于解決上游控制器Host向行電壓源輸出行編碼控制信號(hào)A[3:0]時(shí)，存在電磁波(Electromagnetic Interference, EMI)干擾。
[0006]為了實(shí)現(xiàn)上述目的，現(xiàn)提出的方案如下:
[0007]一種LED顯示驅(qū)動(dòng)芯片，包括:上游控制器、行電壓源和與所述上游控制器相連的列電流源，其中:
[0008]所述列電流源的行輸出端與所述行電壓源的輸入端相連；
[0009]所述列電流源的處理過程還包括:
[0010]解析得到由所述上游控制器輸出的控制命令所對(duì)應(yīng)的總的行電源數(shù)后，輸出行編碼控制信號(hào)，同時(shí)將于所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)入到列電流源的輸出端。
[0011]優(yōu)選的，上述LED顯示驅(qū)動(dòng)芯片，所述列電流源包括:
[0012]通過串行總線與所述上游控制器相連的第一邏輯單元；
[0013]與所述第一邏輯單元相連的PWM控制信號(hào)輸出單元；
[0014]與所述第一邏輯單元相連的存儲(chǔ)器；
[0015]與所述存儲(chǔ)器和所述第一邏輯單元相連的第一列邏輯發(fā)生器；
[0016]所述第一邏輯單元用于通過串行總線由上游控制器下載行顯示數(shù)據(jù)到所述存儲(chǔ)器中、下載所述控制命令到第一列邏輯發(fā)生器中并將由存儲(chǔ)器獲得的顯示數(shù)據(jù)發(fā)送至PWM控制信號(hào)輸出單元中；
[0017]所述PWM控制信號(hào)輸出單元用于依據(jù)獲取到的行顯示數(shù)據(jù)輸出PWM控制信號(hào)；
[0018]所述第一列邏輯發(fā)生器用于對(duì)所述控制命令進(jìn)行解析，得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)，同時(shí)調(diào)取所述存儲(chǔ)器中與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至所述第一邏輯單元中。
[0019]優(yōu)選的，上述LED顯示驅(qū)動(dòng)芯片，所述列電流源包括:
[0020]通過串行總線與所述上游控制器相連的第二邏輯單元；
[0021]與所述第二邏輯單元相連的PWM控制信號(hào)輸出單元；
[0022]與所述第二邏輯單元相連的存儲(chǔ)器；
[0023]與所述第二邏輯單元相連的第二列邏輯發(fā)生器；
[0024]所述第二邏輯單元用于通過串行總線由上游控制器下載行顯示數(shù)據(jù)至所述存儲(chǔ)器、下載并解析由所述上游控制器發(fā)送的控制命令，得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，控制所述第二列邏輯發(fā)生器向行電壓源輸出行編碼控制信號(hào)，同時(shí)由所述存儲(chǔ)器中調(diào)取并發(fā)送與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至PWM控制信號(hào)輸出單元；
[0025]所述第二列邏輯發(fā)生器與所述第二邏輯單元相連，用于依據(jù)所述第二邏輯單元解析得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)。
[0026]優(yōu)選的，上述LED顯示驅(qū)動(dòng)芯片，包括:
[0027]所述行編碼控制信號(hào)為邏輯控制信號(hào)或脈沖控制信號(hào)。
[0028]一種LED顯示屏，包括:二極管矩陣電路，還包括上述任意一項(xiàng)公開的LED顯示驅(qū)動(dòng)芯片。
[0029]從上述的技術(shù)方案可以看出，本申請(qǐng)公開的LED顯示驅(qū)動(dòng)芯片中所述上游控制器將控制數(shù)據(jù)統(tǒng)一發(fā)送至所述列電流源中，由所述列電流源同時(shí)控制掃描行和列輸出，即本申請(qǐng)上述實(shí)施例公開的列電流源在輸出列電流的同時(shí)，還同時(shí)控制行電壓源的輸出編碼，由于所述行電壓源與所述列電流源設(shè)置在同一塊單元板上，因此在所述行編碼控制信號(hào)由列電流源傳輸?shù)剿鲂须妷涸吹倪^程中，不必跨單元板傳輸，因此不存在由于信號(hào)在單元板間傳輸造成的EMI干擾的問題。

【專利附圖】

【附圖說明】
[0030]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0031]圖1為現(xiàn)有技術(shù)中的LED顯示屏的結(jié)構(gòu)圖；
[0032]圖2為本申請(qǐng)實(shí)施例公開的一種LED顯示驅(qū)動(dòng)芯片的結(jié)構(gòu)圖；
[0033]圖3為本申請(qǐng)實(shí)施例公開的一種列電流源的結(jié)構(gòu)圖；
[0034]圖4為本申請(qǐng)另一實(shí)施例公開的一種列電流源的結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0035]針對(duì)于現(xiàn)有技術(shù)中的技術(shù)方案所述Host在向所述行電壓源輸出行編碼控制信號(hào)A[3:0]時(shí),存在電磁波(Electromagnetic Interference, EMI)干擾而造成信號(hào)失真的問題，本申請(qǐng)公開了一種LED顯示驅(qū)動(dòng)芯片。
[0036]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0037]圖2為本申請(qǐng)實(shí)施例公開的一種LED顯示驅(qū)動(dòng)芯片的結(jié)構(gòu)圖。
[0038]圖3為本申請(qǐng)實(shí)施例公開的一種列電流源的結(jié)構(gòu)圖。
[0039]參見圖2和圖3，本申請(qǐng)實(shí)施例公開的LED顯示驅(qū)動(dòng)芯片包括:上游控制器1、列電流源5和行電壓源3 ；
[0040]所述列電流源5包括:通過串行總線與所述上游控制器I相連的第一邏輯單元101和與所述第一邏輯單元101輸出端相連的PWM控制信號(hào)輸出單元504(CH[0: 15]PWM)，所述列電流源5的行輸出端(A[3:0])與所述行電壓源3的輸入端(A[3:0])相連；
[0041 ] 所述列電流源5的處理過程還包括:
[0042]通過串行總線獲取到上游控制器I輸出的控制命令，并解析得到由所述上游控制器I輸出的控制命令所對(duì)應(yīng)的總的行電源數(shù)(如16行或32行或其它)后，輸出行編碼控制信號(hào)，同時(shí)將于所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)入到列電流源的輸出端。
[0043]需要指出的是，本實(shí)施例中的所述PWM控制信號(hào)輸出單元504的數(shù)量由二極管矩陣電路4的具體結(jié)構(gòu)而定，所述列電流源5的行輸出端的數(shù)量由需掃描的總的行電源數(shù)行數(shù)而定，例如當(dāng)所述總的行電源數(shù)為16行時(shí)，所述列電流源5的行輸出端為A[3:0]，當(dāng)總的行電源數(shù)為32行時(shí)，所述列電流源5的行輸出端為A[4:0]。
[0044]當(dāng)應(yīng)用本申請(qǐng)上述實(shí)施例公開的對(duì)二極管矩陣電路4進(jìn)行控制時(shí)，所述列電流源5通過串行總線下載由所述上有控制器I輸出的控制命令，并自動(dòng)分析該控制命令所需要輸出的總的行電源數(shù)，輸出第一行編碼控制信號(hào)，同時(shí)將與所述第一行編碼控制信號(hào)所匹配的行顯示數(shù)據(jù)輸出到列電流源輸出端口，再繼續(xù)輸出下一行編碼控制信號(hào)(第二行編碼控制信號(hào))，同時(shí)將與該行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)輸出到列電流源的輸出端口，如此，依次掃描至最后一行，當(dāng)最后一行掃描結(jié)束后，下一行默認(rèn)為第一行。
[0045]通過本申請(qǐng)上述實(shí)施例公開的LED顯示驅(qū)動(dòng)芯片可見，所述上游控制器將控制數(shù)據(jù)統(tǒng)一發(fā)送至所述列電流源中，由所述列電流源同時(shí)控制掃描行和列輸出，即本申請(qǐng)上述實(shí)施例公開的列電流源在輸出列電流的同時(shí)，還同時(shí)控制行電壓源的輸出編碼，由于所述行電壓源與所述列電流源設(shè)置在同一塊單元板上，因此在所述行編碼控制信號(hào)由列電流源傳輸?shù)剿鲂须妷涸吹倪^程中，不必跨單元板傳輸，因此不存在由于信號(hào)在單元板間傳輸造成的EMI干擾的問題。同時(shí)由于對(duì)二極管矩陣電路4進(jìn)行控制的各信號(hào)都是直接或間接通過列控制器輸出的，它們之間的相位差基本一致。
[0046]參見圖3，本申請(qǐng)上述實(shí)施例公開的所述列電流源5可以包括:第一邏輯單元501，存儲(chǔ)器502、第一列邏輯發(fā)生器503以及多個(gè)PWM控制信號(hào)輸出單元，具體連接關(guān)系如下:
[0047]所述第一邏輯單元501通過串行總線與所述上游控制器I相連，用于通過串行總線由上游控制器I下載行顯示數(shù)據(jù)到所述存儲(chǔ)器502中、下載由所述上游控制器I發(fā)送的控制命令到第一列邏輯發(fā)生器503中并將由存儲(chǔ)器502獲得的顯示數(shù)據(jù)發(fā)送至PWM控制信號(hào)輸出單元504中；
[0048]所述PWM控制信號(hào)輸出單元504與所述第一邏輯單元501的列輸出端口相連，用于依據(jù)通過所述第一邏輯單元501獲取到的行顯示數(shù)據(jù)輸出PWM控制信號(hào)至二極管矩陣電路4 ；
[0049]所述存儲(chǔ)器502與所述第一邏輯單元501相連，用于存儲(chǔ)由所述第一邏輯單元501發(fā)送的行顯示數(shù)據(jù)；
[0050]所述第一列邏輯發(fā)生器504與所述存儲(chǔ)器502和所述第一邏輯單元501相連，用于對(duì)所述控制命令進(jìn)行解析，得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)，同時(shí)調(diào)取所述存儲(chǔ)器502中與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至所述第一邏輯單元501中。
[0051]圖4為本申請(qǐng)另一實(shí)施例公開的一種列電流源的結(jié)構(gòu)圖；
[0052]參見圖4，本申請(qǐng)上述實(shí)施例公開的所述列電流源5的結(jié)構(gòu)還可以為:所述列電流源5包括:第一邏輯單元505，存儲(chǔ)器502、第一列邏輯發(fā)生器506以及多個(gè)PWM控制信號(hào)輸出單元504，具體連接關(guān)系如下:
[0053]所述第二邏輯單元505通過串行總線與所述上游控制器I相連，用于通過串行總線由上游控制器I下載行顯示數(shù)據(jù)到所述存儲(chǔ)器502中、下載并解析由所述上游控制器I發(fā)送的控制命令得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，控制所述第二列邏輯發(fā)生器向行電壓源輸出行編碼控制信號(hào)，同時(shí)由所述存儲(chǔ)器502中調(diào)取并發(fā)送與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至PWM控制信號(hào)輸出單元504 ；
[0054]所述PWM控制信號(hào)輸出單元504與所述第二邏輯單元505的列輸出端口相連，用于依據(jù)通過所述第二邏輯單元505獲取到的行顯示數(shù)據(jù)輸出PWM控制信號(hào)至二極管矩陣電路4 ；
[0055]所述存儲(chǔ)器502與所述第二邏輯單元505相連，用于存儲(chǔ)由所述第二邏輯單元505發(fā)送的行顯示數(shù)據(jù)；
[0056]所述第二列邏輯發(fā)生器506與所述第二邏輯單元505相連，用于依據(jù)所述第二邏輯單元505解析得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)(此時(shí)的行編碼控制信號(hào)可以為第一行的行編碼控制信號(hào))。
[0057]可以理解的是，本申請(qǐng)上述任意一實(shí)施例中的所述列電流源的行輸出端可以為所述列電流源的通用接口，即本申請(qǐng)上述實(shí)施例中的列電流源可以用由串行總線的獲取到的控制命令，將內(nèi)部行電壓源的控制邏輯A [ (η-1): O]，據(jù)需要，通過編程的手段，將這些邏輯信號(hào)通過列控制器的通用接口(行輸出端)輸出，其中所述N由所述解析得到的總的行電源數(shù)決定，例如，所述總的行電源數(shù)為16是所述N為15，即所述N=總的行電源數(shù)-1，本領(lǐng)域技術(shù)人員可以通過編程的手段，將這些表示行電源的邏輯信號(hào)通過列控制器的通用接口輸出，例如需輸出第一行編碼控制信號(hào)時(shí)，可控制所述列電流源的行輸出端輸出A
[0000]，當(dāng)需輸出第二行編碼控制信號(hào)時(shí)，可控制所述列電流源的行輸出端輸出A
[0001]，其中O代表低電平信號(hào)，I代表高電平信號(hào)，當(dāng)然可以理解的是，所述列電流源的行輸出端輸出的行編碼控制信號(hào)可以為上述包含0、1的邏輯控制信號(hào)，也可以為脈沖控制信號(hào)，當(dāng)所述行編碼控制信號(hào)為脈沖控制信號(hào)時(shí)，所述列電流源的行輸出端可以僅為一個(gè)輸出引腳。
[0058]可以理解的是，對(duì)應(yīng)于上述LED顯示驅(qū)動(dòng)芯片，本申請(qǐng)還公開了一種LED顯示屏，參見圖2，所述LED顯示屏包括:二極管矩陣電路4以及上述任意一實(shí)施例公開的LED顯示驅(qū)動(dòng)芯片。
[0059]本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。
[0060]對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種LED顯示驅(qū)動(dòng)芯片，包括:上游控制器、行電壓源和與所述上游控制器相連的列電流源，其特征在于，包括: 所述列電流源的行輸出端與所述行電壓源的輸入端相連； 所述列電流源的處理過程還包括: 解析得到由所述上游控制器輸出的控制命令所對(duì)應(yīng)的總的行電源數(shù)后，輸出行編碼控制信號(hào)，同時(shí)將于所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)入到列電流源的輸出端。
2.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，所述列電流源包括: 通過串行總線與所述上游控制器相連的第一邏輯單元； 與所述第一邏輯單元相連的PWM控制信號(hào)輸出單元； 與所述第一邏輯單元相連的存儲(chǔ)器； 與所述存儲(chǔ)器和所述第一邏輯單元相連的第一列邏輯發(fā)生器； 所述第一邏輯單元用于通過串行總線由上游控制器下載行顯示數(shù)據(jù)到所述存儲(chǔ)器中、下載所述控制命令到第一列邏輯發(fā)生器中并將由存儲(chǔ)器獲得的顯示數(shù)據(jù)發(fā)送至PWM控制信號(hào)輸出單兀中； 所述PWM控制信號(hào)輸出單元用于依據(jù)獲取到的行顯示數(shù)據(jù)輸出PWM控制信號(hào)； 所述第一列邏輯發(fā)生器用于對(duì)所述控制命令進(jìn)行解析，得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)，同時(shí)調(diào)取所述存儲(chǔ)器中與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至所述第一邏輯單元中。
3.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，所述列電流源包括: 通過串行總線與所述上游控制器相連的第二邏輯單元； 與所述第二邏輯單元相連的PWM控制信號(hào)輸出單元； 與所述第二邏輯單元相連的存儲(chǔ)器； 與所述第二邏輯單元相連的第二列邏輯發(fā)生器； 所述第二邏輯單元用于通過串行總線由上游控制器下載行顯示數(shù)據(jù)至所述存儲(chǔ)器、下載并解析由所述上游控制器發(fā)送的控制命令，得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，控制所述第二列邏輯發(fā)生器向行電壓源輸出行編碼控制信號(hào)，同時(shí)由所述存儲(chǔ)器中調(diào)取并發(fā)送與所述行編碼控制信號(hào)相匹配的行顯示數(shù)據(jù)至PWM控制信號(hào)輸出單元； 所述第二列邏輯發(fā)生器與所述第二邏輯單元相連，用于依據(jù)所述第二邏輯單元解析得到所述控制命令對(duì)應(yīng)的總的行電源數(shù)后，向行電壓源輸出行編碼控制信號(hào)。
4.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，包括: 所述行編碼控制信號(hào)為邏輯控制信號(hào)或脈沖控制信號(hào)。
5.一種LED顯示屏，包括:二極管矩陣電路，其特征在于，還包括:權(quán)利要求1-4任意一項(xiàng)公開的LED顯示驅(qū)動(dòng)芯片。
【文檔編號(hào)】G09G3/32GK104392697SQ201410767065
【公開日】2015年3月4日 申請(qǐng)日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】范立新 申請(qǐng)人:開源集成電路(蘇州)有限公司