動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置，包括：移位寄存單元，掃描信號(hào)生成單元和第一緩沖單元，移位寄存單元的第一反相器的輸出端連接至?xí)r鐘反相器的第一控制端，時(shí)鐘反相器的輸入端連接至第一信號(hào)，時(shí)鐘反相器的第二控制端連接至第一時(shí)鐘信號(hào)，時(shí)鐘反相器的輸出端連接至存儲(chǔ)電容的第一極板和第二反相器的輸入端，存儲(chǔ)電容的第二極板連接至高電位信號(hào)，第二反相器的輸出端連接至掃描信號(hào)生成單元，掃描信號(hào)生成單元的輸出端連接至第一緩沖單元的輸入端。本發(fā)明將移位寄存單元設(shè)置為動(dòng)態(tài)邏輯的移位寄存單元，有效的減小了移位寄存單元的電路元器件，進(jìn)而減小了動(dòng)態(tài)邏輯電路的占用面積，滿(mǎn)足現(xiàn)實(shí)裝置的窄邊框要求。
【專(zhuān)利說(shuō)明】動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，更為具體的說(shuō)，涉及一種動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置。

【背景技術(shù)】
[0002]現(xiàn)今，顯示裝置主要包括IXD (Liquid Crystal Display，液晶顯示)顯示裝置和OLED (Organic Light-Emitting D1de，有機(jī)電激光顯示)顯示裝置，而兩種顯示裝置均包括有柵極驅(qū)動(dòng)電路，其中，柵極驅(qū)動(dòng)電路包括沿一方向設(shè)置的多級(jí)邏輯電路。
[0003]結(jié)合圖1a和Ib所示，圖1a為現(xiàn)有的一種OLED顯示裝置的邏輯電路結(jié)構(gòu)示意圖，圖1b為圖1a提供的邏輯電路的時(shí)序圖，其中，包括移位寄存單元100、掃描信號(hào)生成單元200和第一緩沖單元300和第二緩沖單元400，移位寄存單元100包括有第一反相器101、第二反相器102、第一時(shí)鐘反相器103和第二時(shí)鐘反相器104，移位寄存單元100通過(guò)第一時(shí)鐘信號(hào)CKl的控制和輸入信號(hào)IN的時(shí)序，以輸出具有時(shí)序的“高高低”電平信號(hào)，且移位寄存單元100輸出信號(hào)NEXT作為下一級(jí)邏輯電路中第一時(shí)鐘反相器的輸入信號(hào)。而移位寄存單元100同時(shí)將“高高低”信號(hào)傳輸至掃描信號(hào)生成單元200的與非門(mén)的一輸入端中，并根據(jù)第二時(shí)鐘信號(hào)CK2的時(shí)序“低高低”，掃描信號(hào)生成單元200輸出相應(yīng)的“高低高”，而后通過(guò)第一緩沖單元300提高信號(hào)的驅(qū)動(dòng)能力，以輸出掃描SCAN ;另外，移位寄存單元100同時(shí)將“高高低”信號(hào)傳輸至第二緩沖單元400的輸入端，通過(guò)第二緩沖單元400提高信號(hào)的驅(qū)動(dòng)能力，以為OLED顯示裝置提供控制發(fā)光信號(hào)EMIT?，F(xiàn)有的邏輯電路為結(jié)構(gòu)復(fù)雜，器件繁多，占用面積大，不符合顯示裝置窄邊框的要求。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置，通過(guò)動(dòng)態(tài)邏輯以實(shí)現(xiàn)信號(hào)的輸出，減小電路的占用面積，以滿(mǎn)足顯示裝置窄邊框的要求。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下:
[0006]一種動(dòng)態(tài)邏輯電路，包括:移位寄存單元，掃描信號(hào)生成單元和第一緩沖單元，所述移位寄存單元包括:
[0007]第一反相器、第二反相器、時(shí)鐘反相器和存儲(chǔ)電容，所述第一反相器的輸入端連接至第一時(shí)鐘信號(hào)，所述第一反相器的輸出端連接至所述時(shí)鐘反相器的第一控制端，所述時(shí)鐘反相器的輸入端連接至第一信號(hào)，所述時(shí)鐘反相器的第二控制端連接至所述第一時(shí)鐘信號(hào)，所述時(shí)鐘反相器的輸出端連接至所述存儲(chǔ)電容的第一極板和所述第二反相器的輸入端，所述存儲(chǔ)電容的第二極板連接至高電位信號(hào)，所述第二反相器的輸出端連接至所述掃描信號(hào)生成單元，所述掃描信號(hào)生成單元的輸出端連接至所述第一緩沖單元的輸入端。
[0008]優(yōu)選的，所述掃描信號(hào)生成單元包括傳輸門(mén)和晶體管，其中，
[0009]所述傳輸門(mén)的第一控制端連接至第一控制信號(hào)，且所述第一控制信號(hào)與所述第二反相器的輸入端信號(hào)相同，所述傳輸門(mén)的第二控制端連接至所述第二反相器的輸出端，所述傳輸門(mén)的輸入端連接至第二時(shí)鐘信號(hào)，所述晶體管的第二端和所述傳輸門(mén)的輸出端均連接至所述第一緩沖單元的輸入端，所述晶體管的第一端連接至第二信號(hào)，所述晶體管的柵極連接至第二控制信號(hào)。
[0010]優(yōu)選的，所述晶體管為N型晶體管；其中，
[0011]所述晶體管的柵極連接至所述第二反相器的輸入端，所述晶體管的第一端連接至所述第二信號(hào)，所述晶體管的第二端連接至所述第一緩沖單元的輸入端。
[0012]優(yōu)選的，所述晶體管為P型晶體管；其中，
[0013]所述晶體管的柵極連接至所述第二反相器的輸出端，所述晶體管的第一端連接至所述第二信號(hào)，所述晶體管的第二端連接至所述第一緩沖單元的輸入端。
[0014]優(yōu)選的，所述第一緩沖單元包括第三反相器和第四反相器；其中，
[0015]所述第三反相器的輸入端連接至所述掃描信號(hào)生成單元的輸出端，所述第三反相器的輸出端連接至所述第四反相器的輸入端。
[0016]優(yōu)選的，所述動(dòng)態(tài)邏輯電路還包括:第二緩沖單元，所述第二緩沖單元的輸入端連接至所述第二反相器的輸出端。
[0017]優(yōu)選的，所述第二緩沖單元包括:第五反相器和第六反相器，所述第五反相器的輸入端連接至所述第二反相器的輸出端，所述第五反相器的輸出端連接至所述第六反相器的輸入端。
[0018]優(yōu)選的，所述動(dòng)態(tài)邏輯電路還包括:復(fù)位單元，其中，所述復(fù)位單元的控制端連接至第三控制信號(hào)，所述復(fù)位單元的輸入端連接至復(fù)位信號(hào)，所述復(fù)位單元的輸出端連接至所述第二反相器的輸入端。
[0019]一種柵極驅(qū)動(dòng)電路，包括沿第一方向設(shè)置的第一級(jí)動(dòng)態(tài)邏輯電路至第N級(jí)動(dòng)態(tài)邏輯電路，所述動(dòng)態(tài)邏輯電路為如上述的動(dòng)態(tài)邏輯電路；其中，
[0020]沿所述第一方向的前一級(jí)動(dòng)態(tài)邏輯電路的第二反相器的輸出端，連接至后一級(jí)動(dòng)態(tài)邏輯電路的時(shí)鐘反相器的輸入端，N為不小于2的整數(shù)。
[0021]一種顯示面板，所述顯示面板包括上述的柵極驅(qū)動(dòng)電路。
[0022]一種顯示裝置，包括上述的顯示面板。
[0023]相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具體以下優(yōu)點(diǎn):
[0024]本發(fā)明提供的一種動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置，包括:移位寄存單元，掃描信號(hào)生成單元和第一緩沖單元，所述移位寄存單元包括:第一反相器、第二反相器、時(shí)鐘反相器和存儲(chǔ)電容，所述第一反相器的輸入端連接至第一時(shí)鐘信號(hào)，所述第一反相器的輸出端連接至所述時(shí)鐘反相器的第一控制端，所述時(shí)鐘反相器的輸入端連接至第一信號(hào)，所述時(shí)鐘反相器的第二控制端連接至所述第一時(shí)鐘信號(hào)，所述時(shí)鐘反相器的輸出端連接至所述存儲(chǔ)電容的第一極板和所述第二反相器的輸入端，所述存儲(chǔ)電容的第二極板連接至高電位信號(hào)，所述第二反相器的輸出端連接至所述掃描信號(hào)生成單元，所述掃描信號(hào)生成單元的輸出端連接至所述第一緩沖單元的輸入端。
[0025]由上述內(nèi)容可知，本發(fā)明將移位寄存單元設(shè)置為動(dòng)態(tài)邏輯的移位寄存單元，移位寄存單元只包括兩個(gè)反相器、一個(gè)時(shí)鐘反相器和一電容，相較于現(xiàn)有的邏輯電路的移位寄存單元，本發(fā)明提供的技術(shù)方案，有效的減小了移位寄存單元的電路元器件，即相對(duì)現(xiàn)有移位寄存單元減少了一反相器，相當(dāng)于減少了兩個(gè)晶體管，進(jìn)而減小了動(dòng)態(tài)邏輯電路的占用面積，使得整個(gè)柵極驅(qū)動(dòng)電路減少了大量的晶體管，滿(mǎn)足顯示裝置的窄邊框要求。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0026]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0027]圖1a為現(xiàn)有的一種OLED顯示裝置的邏輯電路結(jié)構(gòu)示意圖；
[0028]圖1b為圖1a提供的邏輯電路的時(shí)序圖；
[0029]圖2為本申請(qǐng)實(shí)施例提供的一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖；
[0030]圖3a為本申請(qǐng)實(shí)施例提供的另一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖；
[0031]圖3b為圖3a提供的動(dòng)態(tài)邏輯電路的時(shí)序圖；
[0032]圖4a為本申請(qǐng)實(shí)施例提供的又一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖；
[0033]圖4b為圖4a提供的動(dòng)態(tài)邏輯電路的時(shí)序圖；
[0034]圖5為本申請(qǐng)實(shí)施例提供的又一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]正如【背景技術(shù)】所述，現(xiàn)有的邏輯電路中，其移位寄存單元包括兩個(gè)反相器和兩個(gè)時(shí)鐘反相器，每個(gè)反相器包括2個(gè)晶體管，每個(gè)時(shí)鐘反相器包括4個(gè)晶體管，其結(jié)構(gòu)復(fù)雜，器件繁多，占用面積大，不符合顯示裝置窄邊框的要求。
[0037]基于此，本申請(qǐng)實(shí)施例提供了一種動(dòng)態(tài)邏輯電路，結(jié)合圖2a至圖3b對(duì)本申請(qǐng)實(shí)施例提供的動(dòng)態(tài)邏輯電路進(jìn)行詳細(xì)的說(shuō)明。
[0038]參考圖2所示，為本申請(qǐng)實(shí)施例提供的一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖，其中，動(dòng)態(tài)邏輯電路包括:移位寄存單元1，掃描信號(hào)生成單元2和第一緩沖單元3，移位寄存單元I包括:
[0039]第一反相器INV1、第二反相器INV2、時(shí)鐘反相器CKINV和存儲(chǔ)電容C，第一反相器INVl的輸入端連接至第一時(shí)鐘信號(hào)CK1，第一反相器INVl的輸出端連接至?xí)r鐘反相器CKINV的第一控制端，時(shí)鐘反相器CKINV的輸入端連接至第一信號(hào)SI，時(shí)鐘反相器CKINV的第二控制端連接至第一時(shí)鐘信號(hào)CKl，時(shí)鐘反相器CKINV的輸出端連接至存儲(chǔ)電容C的第一極板和第二反相器INV2的輸入端，存儲(chǔ)電容C的第二極板連接至高電位信號(hào)VGH，第二反相器INV2的輸出端連接至掃描信號(hào)生成單元2，掃描信號(hào)生成單元2的輸出端連接至第一緩沖單元3的輸入端。
[0040]參考圖2所示，本申請(qǐng)實(shí)施例提供的掃描信號(hào)生成單元包括傳輸門(mén)TG和晶體管T，其中，
[0041]傳輸門(mén)TG的第一控制端連接至第一控制信號(hào)K1，且第一控制信號(hào)Kl與第二反相器INV2的輸入端信號(hào)相同，傳輸門(mén)TG的第二控制端連接至第二反相器INV2的輸出端，傳輸門(mén)TG的輸入端連接至第二時(shí)鐘信號(hào)CK2，晶體管T的第二端和傳輸門(mén)TG的輸出端均連接至第一緩沖單元3的輸入端，晶體管T的第一端連接至第二信號(hào)S2，晶體管T的柵極連接至第二控制信號(hào)K2。
[0042]以及，參考圖2所示，本申請(qǐng)實(shí)施例提供的第一緩沖單元包括第三反相器INV3和第四反相器INV4 ;其中，
[0043]第三反相器INV3的輸入端連接至掃描信號(hào)生成單元2的輸出端，第三反相器INV3的輸出端連接至第四反相器INV4的輸入端，通過(guò)緩沖單元的設(shè)置提高掃描信號(hào)的驅(qū)動(dòng)能力。
[0044]由上述內(nèi)容可知，本申請(qǐng)實(shí)施例將移位寄存單元設(shè)置為動(dòng)態(tài)邏輯的移位寄存單元，移位寄存單元只包括兩個(gè)反相器、一個(gè)時(shí)鐘反相器和一電容，即相對(duì)現(xiàn)有移位寄存單元減少了一反相器，相當(dāng)于減少了兩個(gè)晶體管，有效的減小了移位寄存單元的電路元器件，進(jìn)而減小了動(dòng)態(tài)邏輯電路的占用面積；另外，本申請(qǐng)實(shí)施例提供的掃描信號(hào)生成單元包括一傳輸門(mén)和一晶體管，其共包括4個(gè)晶體管，而現(xiàn)有的與非門(mén)為4個(gè)晶體管，由此可見(jiàn)，本申請(qǐng)實(shí)施例提供的掃描信號(hào)生成單元同樣減少了電路器件的數(shù)量，進(jìn)一步減小了動(dòng)態(tài)邏輯電路的占用面積。采用本申請(qǐng)實(shí)施例提供的動(dòng)態(tài)邏輯電路，可以使整個(gè)柵極驅(qū)動(dòng)電路減少了大量的晶體管，滿(mǎn)足顯示裝置的窄邊框要求。
[0045]需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的動(dòng)態(tài)邏輯電路不僅適用于LCD顯示裝置，同樣適用于OLED顯示裝置。
[0046]具體的，首先對(duì)LCD顯示裝置中的動(dòng)態(tài)邏輯電路進(jìn)行說(shuō)明，由于LCD顯示裝置中像素開(kāi)關(guān)一般使用N型薄膜晶體管，因此，下面以像素開(kāi)關(guān)為N型薄膜晶體管為參考，對(duì)本申請(qǐng)實(shí)施例提供的LCD顯示裝置中的動(dòng)態(tài)邏輯電路進(jìn)行說(shuō)明:
[0047]參考圖3a所示，為本申請(qǐng)實(shí)施例提供的另一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖，其中，圖3a提供的電路器件結(jié)構(gòu)與圖2提供的電路器件結(jié)構(gòu)相同，故不作多余贅述，其中，第一控制信號(hào)由第二反相器INV2的輸入端提供，即傳輸門(mén)TG的第一控制端連接至第二反相器INV2的輸入端；為了制作方便，掃描信號(hào)生成單元2中晶體管T同樣為N型晶體管，其中，第二控制信號(hào)同樣由第二反相器INV2的輸入端提供，即晶體管T的柵極連接至第二反相器INV2的輸入端，晶體管T的第一端連接至第二信號(hào)S2，其中，第二信號(hào)S2為VGL低電平信號(hào)，晶體管T的第二端連接至第一緩沖單元3的輸入端；
[0048]另外，時(shí)鐘反相器CKINV的第一控制端低電平有效，第二控制端高電平有效，即在第一控制端的接入低電平、且第二控制端接入高電平時(shí)，時(shí)鐘反相器CKINV相當(dāng)于一普通反相器；傳輸門(mén)TG的第一控制端低電平有效，第二控制端高電平有效，即在第一控制端的接入低電平、且第二控制端接入高電平時(shí)，傳輸門(mén)TG為打開(kāi)狀態(tài)。
[0049]結(jié)合圖3a所示的動(dòng)態(tài)邏輯電路結(jié)構(gòu)，以及，參考圖3b所示，為圖3a提供動(dòng)態(tài)邏輯電路的時(shí)序圖，需要說(shuō)明的是，本申請(qǐng)圖3b提供的第一信號(hào)SI為開(kāi)啟信號(hào)，即對(duì)第一級(jí)動(dòng)態(tài)邏輯電路中移位寄存單元的時(shí)鐘反相器的輸入端提供的開(kāi)啟信號(hào)；而對(duì)于其他級(jí)的動(dòng)態(tài)邏輯電路中移位寄存單元的時(shí)鐘反相器的輸入端提供的第一信號(hào)，則與上一級(jí)動(dòng)態(tài)邏輯電路中第二反相器的輸出信號(hào)相同。其中，當(dāng)CKl為高電平時(shí)，INVl將CKl的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出，CKINV根據(jù)CKl的高電平信號(hào)和INVl輸出的低電平信號(hào)控制，等效一反相器，CKINV將SI提供的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出；存儲(chǔ)電容C將CKINV輸出的低電平信號(hào)存儲(chǔ)；INV2將CKINV輸出的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出，其中，INV2的輸出信號(hào)NEXT作為顯示裝置的下一級(jí)動(dòng)態(tài)邏輯電路的第一信號(hào)；TG通過(guò)INV2的輸入端的低電平信號(hào)和INV2的輸出端的高電平信號(hào)的控制開(kāi)啟，將此時(shí)CK2對(duì)應(yīng)的低電平輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為低電平信號(hào)；
[0050]而后CKl變?yōu)榈碗娖?，INVl將CKl的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出，CKINV根據(jù)CKl的低電平信號(hào)和INVl輸出的高電平信號(hào)控制，呈高阻狀態(tài)；存儲(chǔ)電容C釋放存儲(chǔ)的低電平信號(hào)，輸入至INV2 ;INV2將CKINV輸出的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出；TG通過(guò)INV2的輸入端的低電平信號(hào)和INV2的輸出端的高電平信號(hào)的控制開(kāi)啟，將此時(shí)CK2對(duì)應(yīng)的高電平輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為高電平信號(hào)；
[0051]最后CKl又變?yōu)楦唠娖剑琁NVl將CKl的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出，CKINV根據(jù)CKl的高電平信號(hào)和INVl輸出的低電平信號(hào)控制，等效一反相器，CKINV將SI提供的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出；INV2將CKINV輸出的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出；TG通過(guò)INV2的輸入端的高電平信號(hào)和INV2的輸出端的低電平信號(hào)的控制關(guān)閉；而晶體管T通過(guò)INV2的輸入端的高電平信號(hào)控制開(kāi)啟，將第二信號(hào)S2(即低電平信號(hào))輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為低電平信號(hào)。
[0052]此外，對(duì)OLED顯示裝置中的動(dòng)態(tài)邏輯電路進(jìn)行說(shuō)明，由于OLED顯示裝置中像素開(kāi)關(guān)一般使用P型薄膜晶體管，因此，下面以像素開(kāi)關(guān)為P型薄膜晶體管為參考，對(duì)本申請(qǐng)實(shí)施例提供的OLED顯示裝置的動(dòng)態(tài)邏輯電路進(jìn)行說(shuō)明:
[0053]參考圖4a所示，為本申請(qǐng)實(shí)施例提供的又一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖，其中，圖4a提供的電路器件結(jié)構(gòu)與圖2提供的電路器件結(jié)構(gòu)相同，另外，由于OLED顯示裝置還需要輸出一控制發(fā)光信號(hào)EMIT，因此，動(dòng)態(tài)邏輯電路還包括:第二緩沖單元4，第二緩沖單元4的輸入端連接至第二反相器INV2的輸出端。其中，可選的第二緩沖單元包括:第五反相器INV5和第六反相器INV6，第五反相器NV5的輸入端連接至第二反相器INV2的輸出端，第五反相器NV5的輸出端連接至第六反相器INV6的輸入端。其中，第一控制信號(hào)由第二反相器INV2的輸入端提供，或者，由第五反相器INV5的輸出端提供，即傳輸門(mén)TG的第一控制端連接至第二反相器INV2的輸入端(參考圖4a中連接虛線(xiàn))，或者，傳輸門(mén)TG的第一控制端連接至第五反相器INV5的輸出端；為了制作方便，掃描信號(hào)生成單元2中晶體管T同樣為P型晶體管，其中，第二控制信號(hào)由第二反相器INV2的輸出端提供，即晶體管T的柵極連接至第二反相器INV2的輸出端，晶體管T的第一端連接至第二信號(hào)S2，其中，第二信號(hào)S2為VGH高電平信號(hào)，晶體管T的第二端連接至第一緩沖單元3的輸入端；
[0054]另外，時(shí)鐘反相器CKINV的第一控制端低電平有效，第二控制端高電平有效，即在第一控制端的接入低電平、且第二控制端接入高電平時(shí)，時(shí)鐘反相器CKINV相當(dāng)于一普通反相器；傳輸門(mén)TG的第一控制端低電平有效，第二控制端高電平有效，即在第一控制端的接入低電平、且第二控制端接入高電平時(shí)，傳輸門(mén)TG為打開(kāi)狀態(tài)。
[0055]結(jié)合圖4a所示的動(dòng)態(tài)邏輯電路結(jié)構(gòu)，以及，參考圖4b所示，為圖4a提供動(dòng)態(tài)邏輯電路的時(shí)序圖，需要說(shuō)明的是，本申請(qǐng)圖4b提供的第一信號(hào)SI為開(kāi)啟信號(hào)，即對(duì)第一級(jí)動(dòng)態(tài)邏輯電路中移位寄存單元的時(shí)鐘反相器的輸入端提供的開(kāi)啟信號(hào)；而對(duì)于其他級(jí)的動(dòng)態(tài)邏輯電路中移位寄存單元的時(shí)鐘反相器的輸入端提供的第一信號(hào)，則與上一級(jí)動(dòng)態(tài)邏輯電路中第二反相器的輸出信號(hào)相同。其中，當(dāng)CKl為高電平時(shí)，INVl將CKl的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出，CKINV根據(jù)CKl的高電平信號(hào)和INVl輸出的低電平信號(hào)控制，等效一反相器，CKINV將SI提供的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出；存儲(chǔ)電容C將CKINV輸出的低電平信號(hào)存儲(chǔ)；INV2將CKINV輸出的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出，其中，INV2的輸出信號(hào)NEXT作為顯示裝置的下一級(jí)動(dòng)態(tài)邏輯電路的第一信號(hào)，以及，將INV2的輸出信號(hào)輸入至第二緩沖單元4后，第二緩沖單元4的輸出信號(hào)EMIT (控制發(fā)光信號(hào))為高電平信號(hào)；TG通過(guò)INV2的輸入端的低電平信號(hào)和INV2的輸出端的高電平信號(hào)的控制開(kāi)啟，將此時(shí)CK2對(duì)應(yīng)的高電平輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為高電平信號(hào)；
[0056]而后CKl變?yōu)榈碗娖?，INVl將CKl的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出，CKINV根據(jù)CKl的低電平信號(hào)和INVl輸出的高電平信號(hào)控制，呈高阻狀態(tài)；存儲(chǔ)電容C釋放存儲(chǔ)的低電平信號(hào)，輸入至INV2 ;INV2將CKINV輸出的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出；將INV2的輸出的高電平信號(hào)輸入至第二緩沖單元4后，第二緩沖單元4的輸出信號(hào)EMIT(控制發(fā)光信號(hào))為高電平信號(hào)；TG通過(guò)INV2的輸入端的低電平信號(hào)和INV2的輸出端的高電平信號(hào)的控制開(kāi)啟，將此時(shí)CK2對(duì)應(yīng)的低電平輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為低電平信號(hào)；
[0057]最后CKl又變?yōu)楦唠娖?，INVl將CKl的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出，CKINV根據(jù)CKl的高電平信號(hào)和INVl輸出的低電平信號(hào)控制，等效一反相器，CKINV將SI提供的低電平信號(hào)轉(zhuǎn)換為高電平信號(hào)輸出；INV2將CKINV輸出的高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)輸出；將INV2的輸出的低電平信號(hào)輸入至第二緩沖單元4后，第二緩沖單元4的輸出信號(hào)EMIT(控制發(fā)光信號(hào))為低電平信號(hào)；TG通過(guò)INV2的輸入端的高電平信號(hào)和INV2的輸出端的低電平信號(hào)的控制關(guān)閉；而晶體管T通過(guò)INV2的輸出端的低電平信號(hào)控制開(kāi)啟，將第二信號(hào)S2 (即高電平信號(hào))輸出，經(jīng)過(guò)第一緩沖單元3后，第一緩沖單元3的輸出信號(hào)SCAN為高電平信號(hào)。
[0058]需要說(shuō)明的是，上述內(nèi)容只是本申請(qǐng)為了對(duì)動(dòng)態(tài)邏輯電路進(jìn)行詳細(xì)說(shuō)明而具體例舉的兩個(gè)示例，在實(shí)際應(yīng)用中，本申請(qǐng)?zhí)峁┑膭?dòng)態(tài)邏輯電路中各個(gè)信號(hào)需要根據(jù)實(shí)際情況進(jìn)行設(shè)計(jì)。
[0059]另外，考慮到動(dòng)態(tài)邏輯電路在實(shí)際應(yīng)用中會(huì)出現(xiàn)顯示裝置在非正常斷電或者啟動(dòng)初始時(shí)有電荷殘留，而造成電路中各個(gè)節(jié)點(diǎn)電位異常的情況，進(jìn)而使得動(dòng)態(tài)邏輯電路的工作出現(xiàn)異常，本申請(qǐng)實(shí)施例提供的動(dòng)態(tài)邏輯電路還包括:復(fù)位單元，以在動(dòng)態(tài)邏輯電路掃描前對(duì)動(dòng)態(tài)邏輯電路進(jìn)行復(fù)位。具體的，參考圖5所示，為本申請(qǐng)實(shí)施例提供的又一種動(dòng)態(tài)邏輯電路的結(jié)構(gòu)示意圖，其中，圖5中動(dòng)態(tài)邏輯電路結(jié)構(gòu)包括有圖2中動(dòng)態(tài)邏輯電路的全部電路結(jié)構(gòu)，其中，圖5提供動(dòng)態(tài)邏輯電路還包括:復(fù)位單元4，復(fù)位單元4的控制端連接至第三控制信號(hào)K3，復(fù)位單元4的輸入端連接至復(fù)位信號(hào)S3，復(fù)位單元4的輸出端連接至第二反相器INV2的輸入端。其中，本申請(qǐng)實(shí)施例提供的復(fù)位單元4可以為晶體管T’，且對(duì)于晶體管T’的類(lèi)型不作具體限制，其中，晶體管T’的柵極連接至第三控制信號(hào)K3，晶體管T’的第一端連接至復(fù)位信號(hào)S3，晶體管T’的第二端連接至第二反相器INV2的輸入端，通過(guò)第三控制信號(hào)K3的控制，將復(fù)位信號(hào)S3傳輸至動(dòng)態(tài)邏輯電路中，以對(duì)動(dòng)態(tài)邏輯電路進(jìn)行復(fù)位。
[0060]相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括沿第一方向設(shè)置的第一級(jí)動(dòng)態(tài)邏輯電路至第N級(jí)動(dòng)態(tài)邏輯電路，動(dòng)態(tài)邏輯電路為如上述的動(dòng)態(tài)邏輯電路；其中，
[0061]沿第一方向的前一級(jí)動(dòng)態(tài)邏輯電路的第二反相器的輸出端，連接至后一級(jí)動(dòng)態(tài)邏輯電路的時(shí)鐘反相器的輸入端，N為不小于2的整數(shù)。
[0062]相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種顯示面板，顯示面板包括上述的柵極驅(qū)動(dòng)電路。
[0063]相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種顯示裝置，包括上述的顯示面板。
[0064]本申請(qǐng)實(shí)施例提供的一種動(dòng)態(tài)邏輯電路、柵極驅(qū)動(dòng)電路、顯示面板及顯示裝置，包括:移位寄存單元，掃描信號(hào)生成單元和第一緩沖單元，所述移位寄存單元包括:第一反相器、第二反相器、時(shí)鐘反相器和存儲(chǔ)電容，所述第一反相器的輸入端連接至第一時(shí)鐘信號(hào)，所述第一反相器的輸出端連接至所述時(shí)鐘反相器的第一控制端，所述時(shí)鐘反相器的輸入端連接至第一信號(hào)，所述時(shí)鐘反相器的第二控制端連接至所述第一時(shí)鐘信號(hào)，所述時(shí)鐘反相器的輸出端連接至所述存儲(chǔ)電容的第一極板和所述第二反相器的輸入端，所述存儲(chǔ)電容的第二極板連接至高電位信號(hào)，所述第二反相器的輸出端連接至所述掃描信號(hào)生成單元，所述掃描信號(hào)生成單元的輸出端連接至所述第一緩沖單元的輸入端。
[0065]由上述內(nèi)容可知，本申請(qǐng)實(shí)施例將移位寄存單元設(shè)置為動(dòng)態(tài)邏輯的移位寄存單元，移位寄存單元只包括兩個(gè)反相器、一個(gè)時(shí)鐘反相器和一電容，即相對(duì)現(xiàn)有移位寄存單元減少了一反相器，相當(dāng)于減少了兩個(gè)晶體管，有效的減小了移位寄存單元的電路元器件，進(jìn)而減小了動(dòng)態(tài)邏輯電路的占用面積；另外，本申請(qǐng)實(shí)施例提供的掃描信號(hào)生成單元包括一傳輸門(mén)和一晶體管，其共包括4個(gè)晶體管，而現(xiàn)有的與非門(mén)為4個(gè)晶體管，由此可見(jiàn)，本申請(qǐng)實(shí)施例提供的掃描信號(hào)生成單元同樣減少了電路器件的數(shù)量，進(jìn)一步減小了動(dòng)態(tài)邏輯電路的占用面積。采用本申請(qǐng)實(shí)施例提供的動(dòng)態(tài)邏輯電路，可以使整個(gè)柵極驅(qū)動(dòng)電路減少了大量的晶體管，滿(mǎn)足顯示裝置的窄邊框要求。
[0066]顯然，上述實(shí)施例僅用于詳細(xì)表述本發(fā)明，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限制。在本發(fā)明的構(gòu)思下，本領(lǐng)域的普通技術(shù)人員任何沒(méi)有創(chuàng)造性勞動(dòng)而進(jìn)行的各種改動(dòng)和變型，均屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種動(dòng)態(tài)邏輯電路，包括:移位寄存單元，掃描信號(hào)生成單元和第一緩沖單元，其特征在于，所述移位寄存單元包括: 第一反相器、第二反相器、時(shí)鐘反相器和存儲(chǔ)電容，所述第一反相器的輸入端連接至第一時(shí)鐘信號(hào)，所述第一反相器的輸出端連接至所述時(shí)鐘反相器的第一控制端，所述時(shí)鐘反相器的輸入端連接至第一信號(hào)，所述時(shí)鐘反相器的第二控制端連接至所述第一時(shí)鐘信號(hào)，所述時(shí)鐘反相器的輸出端連接至所述存儲(chǔ)電容的第一極板和所述第二反相器的輸入端，所述存儲(chǔ)電容的第二極板連接至高電位信號(hào)，所述第二反相器的輸出端連接至所述掃描信號(hào)生成單元，所述掃描信號(hào)生成單元的輸出端連接至所述第一緩沖單元的輸入端。
2.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)邏輯電路，其特征在于，所述掃描信號(hào)生成單元包括傳輸門(mén)和晶體管，其中， 所述傳輸門(mén)的第一控制端連接至第一控制信號(hào)，且所述第一控制信號(hào)與所述第二反相器的輸入端信號(hào)相同，所述傳輸門(mén)的第二控制端連接至所述第二反相器的輸出端，所述傳輸門(mén)的輸入端連接至第二時(shí)鐘信號(hào)，所述晶體管的第二端和所述傳輸門(mén)的輸出端均連接至所述第一緩沖單元的輸入端，所述晶體管的第一端連接至第二信號(hào)，所述晶體管的柵極連接至第二控制信號(hào)。
3.根據(jù)權(quán)利要求2所述的動(dòng)態(tài)邏輯電路，其特征在于，所述晶體管為N型晶體管；其中， 所述晶體管的柵極連接至所述第二反相器的輸入端，所述晶體管的第一端連接至所述第二信號(hào)，所述晶體管的第二端連接至所述第一緩沖單元的輸入端。
4.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)移位寄存電路，其特征在于，所述晶體管為P型晶體管；其中， 所述晶體管的柵極連接至所述第二反相器的輸出端，所述晶體管的第一端連接至所述第二信號(hào)，所述晶體管的第二端連接至所述第一緩沖單元的輸入端。
5.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)邏輯電路，其特征在于，所述第一緩沖單元包括第三反相器和第四反相器；其中， 所述第三反相器的輸入端連接至所述掃描信號(hào)生成單元的輸出端，所述第三反相器的輸出端連接至所述第四反相器的輸入端。
6.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)邏輯電路，其特征在于，所述動(dòng)態(tài)邏輯電路還包括:第二緩沖單元，所述第二緩沖單元的輸入端連接至所述第二反相器的輸出端。
7.根據(jù)權(quán)利要求6所述的動(dòng)態(tài)邏輯電路，其特征在于，所述第二緩沖單元包括:第五反相器和第六反相器，所述第五反相器的輸入端連接至所述第二反相器的輸出端，所述第五反相器的輸出端連接至所述第六反相器的輸入端。
8.根據(jù)權(quán)利要求1所述的動(dòng)態(tài)邏輯電路，其特征在于，所述動(dòng)態(tài)邏輯電路還包括:復(fù)位單元，其中，所述復(fù)位單元的控制端連接至第三控制信號(hào)，所述復(fù)位單元的輸入端連接至復(fù)位信號(hào)，所述復(fù)位單元的輸出端連接至所述第二反相器的輸入端。
9.一種柵極驅(qū)動(dòng)電路，其特征在于，包括沿第一方向設(shè)置的第一級(jí)動(dòng)態(tài)邏輯電路至第N級(jí)動(dòng)態(tài)邏輯電路，所述動(dòng)態(tài)邏輯電路為如權(quán)利要求1?8任意一項(xiàng)所述的動(dòng)態(tài)邏輯電路；其中， 沿所述第一方向的前一級(jí)動(dòng)態(tài)邏輯電路的第二反相器的輸出端，連接至后一級(jí)動(dòng)態(tài)邏輯電路的時(shí)鐘反相器的輸入端，N為不小于2的整數(shù)。
10.一種顯示面板，其特征在于，所述顯示面板包括權(quán)利要求9所述的柵極驅(qū)動(dòng)電路。
11.一種顯示裝置，其特征在于，包括如權(quán)利要求10所述的顯示面板。
【文檔編號(hào)】G09G3/32GK104485061SQ201410831602
【公開(kāi)日】2015年4月1日 申請(qǐng)日期:2014年12月23日 優(yōu)先權(quán)日:2014年12月23日
【發(fā)明者】錢(qián)棟 申請(qǐng)人:上海天馬有機(jī)發(fā)光顯示技術(shù)有限公司, 天馬微電子股份有限公司