一種硅基微顯示器集成異步傳輸移位寄存器電路的制作方法
【專利摘要】一種硅基微顯示器集成異步傳輸移位寄存器電路?？捎糜诠杌壕@示器（LCoS）、硅基OLED微顯示器（OLEDoS）等領域，包括：MxN個異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，構成硅基微顯示器的行掃描移位寄存器和列掃描移位寄存器。每一個數(shù)據(jù)移位傳輸單元電路由D觸發(fā)器、二反相輸入或門、二輸入或非門、傳輸門TGA和傳輸門TGB組成。本實用新型提供的異步傳輸移位寄存器電路，每一個單元在傳輸數(shù)據(jù)到來后啟動雙向工作時鐘，而在本單元電路輸出為低電平以后關閉雙向工作時鐘，有效降低掃描移位寄存器的動態(tài)功耗。
【專利說明】一種硅基微顯示器集成異步傳輸移位寄存器電路

【技術領域】
[0001]本實用新型涉及平板顯示技術、頭盔顯示技術和智能視頻眼鏡等領域，特別涉及到一種娃基液晶微顯不器件、娃基有機發(fā)光微顯不器件的內部結構。

【背景技術】
[0002]硅基微顯示技術是近年來發(fā)展的一種新型顯示技術，包括硅基液晶LCoS和硅基有機發(fā)光器件OLEDoS，是利用大規(guī)模集成電路工藝在硅片上制備的微尺寸高分辨率顯示器，在可穿戴電子設備、虛擬現(xiàn)實、視頻眼鏡、微投影顯示器等便攜移動信息顯示領域具有非常廣泛的應用。
[0003]硅基微顯示器與傳統(tǒng)的平板顯示器一樣，顯示像素成矩陣分布，采用逐行逐列有源尋址的掃描結構來驅動像素進行信息顯示，在這種結構中，為了實現(xiàn)逐行逐列掃描，根據(jù)顯示器的分辨率設置了行移位寄存器和列移位寄存器?，F(xiàn)行的行移位寄存器和列移位寄存器采用了串入并出的工作機制，在場同步信號和行時鐘的控制下，行移位寄存器的并行輸出端每次只有一級輸出高電平，驅動對應的一行像素的門級，用以將圖像數(shù)據(jù)寫入該行的像素電路中。同樣的原理，列移位寄存器的并行輸出端每次只有一級輸出高電平，驅動對應的列像素的數(shù)據(jù)線，從而完成一個像素上顯示數(shù)據(jù)的寫入。在這種掃描過程中，每一個時鐘周期，雖然M級或N級的移位寄存器都只有一個單元電路輸出高電平有效，而所有輸出低電平的單元電路則都處于空翻狀態(tài)，所有進行空翻的單元電路都會產生動態(tài)功耗。
[0004]本實用新型提出硅基微顯示器集成異步傳輸移位寄存器電路，工作可靠性高，可應用于各種低功耗硅基微顯示器片上掃描電路。


【發(fā)明內容】

[0005]本實用新型的目的是解決硅基微顯示器內部高速掃描驅動電路動態(tài)功耗大的問題，提供一種低功耗異步數(shù)據(jù)傳輸?shù)墓杌@示器集成異步傳輸移位寄存器電路，該電路結構可以在前一級電路輸出為高電平時被啟動工作，而在本級電路輸出高電平數(shù)據(jù)之后，斷開本級電路的時鐘，從而避免電路的空翻產生的功耗。
[0006]本實用新型提供的硅基微顯示器集成異步傳輸移位寄存器電路包括:
[0007]M X N個異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路包括D觸發(fā)器、二反相輸入或門、二輸入或非門、傳輸門TGA和傳輸門TGB電路；D觸發(fā)器的數(shù)據(jù)輸入端和二輸入或非門電路的一個輸入端連在一起，并與前級數(shù)據(jù)輸出端相連，D觸發(fā)器的正相時鐘輸入端CK與傳輸門TGB的輸出端相連，D觸發(fā)器的反相時鐘輸入端BCK與傳輸門TGA的輸出端相連，D觸發(fā)器的正相輸出端Q連接到下一級的數(shù)據(jù)輸入端，并與二輸入或非門電路的另一個輸入端相連，D觸發(fā)器的反相輸出端BQ作為本級反相輸出端,并與二反相輸入或門的一個輸入端相連，二反相輸入或門的另一個輸入端與前級單兀電路的反相輸出端相連。
[0008]所述的D觸發(fā)器，其雙向時鐘在傳輸門TGA和TGB的控制下工作，傳輸門TGA和TGB都有三個輸入端，傳輸門TGA和TGB的反相控制輸入端連在一起，并與二輸入與非門的輸出端相連，傳輸門TGA和TGB的正相控制輸入端連在一起，并與二反相輸入或門的輸出端相連，在行掃描移位寄存器電路中，傳輸門TGA的信號輸入端與外部全局雙向時鐘信號的BGVCK相連，傳輸門TGB的信號輸入端與外部全局雙向時鐘信號的GVCK相連，在列掃描移位寄存器電路中，傳輸門TGA的信號輸入端與外部全局雙向時鐘信號的BGHCK相連，傳輸門TGB的信號輸入端與外部全局雙向時鐘信號的GHCK相連；傳輸門TGA的輸出端與D觸發(fā)器的反相時鐘輸入端BCK相連，傳輸門TGB的輸出端與D觸發(fā)器的正相時鐘輸入端CK相連。
[0009]所述的N個行掃描數(shù)據(jù)移位傳輸單元電路，其中第一個單元電路的本級數(shù)據(jù)輸入端與外部的場同步信號VS相連，同時與場同步反相器的輸入端相連，場同步反相器的輸出端與二反相輸入或門的一個輸入端相連；其后的各數(shù)據(jù)移位傳輸單元電路的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連；二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成硅基微顯示器N級行掃描移位寄存器電路。
[0010]所述的M個列掃描數(shù)據(jù)移位傳輸單元電路，其中第一個單元電路的本級數(shù)據(jù)輸入端與外部的行同步信號HS相連，同時與行同步反相器的輸入端相連，行同步反相器的輸出端與二反相輸入或門的一個輸入端相連；其后的各數(shù)據(jù)移位傳輸單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連；二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成硅基微顯示器M級列掃描移位寄存器電路。
[0011]所述的M級列掃描電路移位寄存器各單元電路的雙相時鐘信號均分別連在一起，正相時鐘信號與GHCK相連，反相時鐘信號與BGHCK相連；所述的N級行掃描電路移位寄存器各單兀電路的雙相時鐘信號均分別連在一起，正相時鐘信號與GVCK相連,反相時鐘信號與BGVCK相連。
[0012]本實用新型提出硅基微顯示器集成異步傳輸移位寄存器電路，每一個單元電路都設置了時鐘控制電路，當某一個單元電路需要輸出高電平打開相應的像素門極或數(shù)據(jù)線時，該單元電路能夠自動激活，完成輸出高電平和將高電平信號傳輸?shù)较乱患壍墓δ?。當所有處于空翻狀態(tài)的單元電路，由于沒有時鐘信號，都會處于不工作狀態(tài)，這樣就會大大的節(jié)省有源尋址掃描電路的動態(tài)功耗。對于高分辨率硅基微顯示器，所有片上電路只有移位寄存器處于高速翻轉工作狀態(tài)，動態(tài)功耗最大，因此本實用新型提供的硅基微顯示器集成異步傳輸移位寄存器電路，能夠降低硅基微顯示芯片的整體功耗，當應用于可穿戴、視頻眼鏡、微投影機等便攜式電池供電的設備時，能夠提高設備的續(xù)航能力。
[0013]本實用新型的優(yōu)點和積極效果:
[0014]本實用新型提供的集成異步傳輸移位寄存器電路能夠減少硅基微顯示芯片內部聞速掃描移位寄存器電路的空翻狀態(tài)，降低娃基微顯不芯片的動態(tài)功耗。用于頭藍顯不器和智能視頻眼鏡等可穿戴顯示器件能夠延長電池續(xù)航時間，減少視頻顯示器的發(fā)熱，使人能夠更舒適的使用?？蓱糜诠杌壕э@示器件、硅基有機顯示器件等的片上掃描驅動電路，具有很大的應用前景。

【專利附圖】

【附圖說明】
[0015]圖1是硅基微顯示器集成異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路結圖；
[0016]圖2是N級行掃描移位寄存器電路第一級單元電路結構圖；
[0017]圖3是M級列掃描移位寄存器電路第一級單元電路結構圖；
[0018]圖4是M X N級移位寄存器電路結構框圖。

【具體實施方式】
[0019]實施例1、一種娃基微顯不器集成異步傳輸移位寄存器電路
[0020]如圖1所示，本實用新型提供的一種硅基微顯示器集成異步傳輸移位寄存器電路，包括:
[0021]M X N個異步傳輸移位寄存器單元電路10(參見圖4)，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個異步傳輸移位寄存器單元電路10包括D觸發(fā)器3、二反相輸入或門4、二輸入或非門1、傳輸門TGA5和傳輸門TGB2。D觸發(fā)器3的數(shù)據(jù)輸入端和二輸入或非門I的一個輸入端連在一起，并與前級數(shù)據(jù)輸出端相連，D觸發(fā)器3的正相時鐘輸入端CK與傳輸門TGB2的輸出端相連，D觸發(fā)器3的反相時鐘輸入端BCK與傳輸門TGA5的輸出端相連，D觸發(fā)器3的正相輸出端Q連接到下一級的數(shù)據(jù)輸入端，并與二輸入或非門I的另一個輸入端相連，D觸發(fā)器3的反相輸出端BQ作為本級反相輸出端,并與二反相輸入或門4的一個輸入端相連，二反相輸入或門4的另一個輸入端與前級單元電路的反相輸出端相連。
[0022]所述的硅基微顯示器集成異步傳輸移位寄存器單元電路10的D觸發(fā)器3，其雙向時鐘在傳輸門TGA5和TGB2的控制下工作，傳輸門TGA5和TGB2都有三個輸入端，傳輸門TGA5和TGB2的反相控制輸入端連在一起，并與二輸入與非門I的輸出端相連，傳輸門TGA5和TGB2的正相控制輸入端連在一起,并與二反相輸入或門4的輸出端相連,在行掃描移位寄存器電路中，傳輸門TGA5的信號輸入端與外部全局雙向時鐘信號的BGVCK相連，傳輸門TGB2的信號輸入端與外部全局雙向時鐘信號的GVCK相連，在列掃描移位寄存器電路中，傳輸門TGA的信號輸入端與外部全局雙向時鐘信號的BGHCK相連,傳輸門TGB的信號輸入端與外部全局雙向時鐘信號的GHCK相連,傳輸門TGA5的輸出端與D觸發(fā)器3的反相時鐘輸入端BCK相連，傳輸門TGB2的輸出端與D觸發(fā)器3的正相時鐘輸入端CK相連。
[0023]所述的N個行掃描數(shù)據(jù)移位傳輸單元電路10，其中第一個單元電路8的本級數(shù)據(jù)輸入端與外部的場同步信號VS相連，同時與場同步反相器6的輸入端相連，場同步反相器6的輸出端與二反相輸入或門4的一個輸入端相連；其后的各數(shù)據(jù)移位傳輸單兀電路10的數(shù)據(jù)輸入端均與其前面單元電路10的數(shù)據(jù)輸出端相連；二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成硅基微顯示器N級行掃描移位寄存器電路。
[0024]所述的M個列掃描數(shù)據(jù)移位傳輸單元電路10，其中第一個單元電路9的本級數(shù)據(jù)輸入端與外部的行同步信號HS相連，同時與行同步反相器7的輸入端相連，行同步反相器7的輸出端與二反相輸入或門4的一個輸入端相連；其后的各數(shù)據(jù)移位傳輸單兀電路10的數(shù)據(jù)輸入端均與其前面單元電路10的數(shù)據(jù)輸出端相連；二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成硅基微顯示器M級列掃描移位寄存器電路。
[0025]所述的M級列掃描電路移位寄存器各單元電路10的雙相時鐘信號均分別連在一起，正相時鐘信號與GHCK相連，反相時鐘信號與BGHCK相連；所述的N級行掃描電路移位寄存器各單元電路10的雙相時鐘信號均分別連在一起，正相時鐘信號與GVCK相連，反相時鐘信號與BGVCK相連。
[0026]實施例2、N級行掃描移位寄存器電路的第一級
[0027]如圖2所示，所述的由N個數(shù)據(jù)移位傳輸單元電路10組成的硅基微顯示器行掃描移位寄存器電路，是由場同步信號VS啟動工作的，其第一級數(shù)據(jù)移位傳輸單元電路8的前面沒有前一級單元電路。行掃描移位寄存器電路的第一級設置了一個場同步反相器6，場同步反相器6的輸入端與外部場同步信號VS輸入端、D觸發(fā)器3的數(shù)據(jù)輸入端相連，場同步反相器6的輸出端與二反相輸入或門4的一個輸入端相連。當場同步信號VS高電平到來后，二輸入或非門I的輸出為低電平，場同步反相器6的輸出端也為低電平,二反相輸入或門4的輸出端為高電平，因此傳輸門TGA5和TGB2處于開通狀態(tài)，全局雙向時鐘GVCK和BGVCK將通過傳輸門TGA5和TGB2使D觸發(fā)器3工作，在D觸發(fā)器3的正相數(shù)據(jù)輸出端將一個高電平脈沖傳遞到N級行掃描移位寄存器電路的第二級單元電路，其后的各數(shù)據(jù)移位傳輸單元電路10的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連，完成硅基微顯示器行掃描移位寄存器的功能。
[0028]實施例3、M級列掃描移位寄存器電路的第一級
[0029]如圖3所示，所述的由M個數(shù)據(jù)移位傳輸單元電路10組成的硅基微顯示器列掃描移位寄存器電路，是由行同步信號HS啟動工作的，其第一級數(shù)據(jù)移位傳輸單元電路9的前面沒有前一級單元電路。列掃描移位寄存器電路的第一級設置了一個行同步反相器7，行同步反相器7的輸入端與外部行同步信號HS輸入端、D觸發(fā)器3的數(shù)據(jù)輸入端相連，行同步反相器7的輸出端與二反相輸入或門4的一個輸入端相連。當行同步信號高電平到來后，二輸入或非門I的輸出為低電平，行同步反相器7的輸出端也為低電平，二反相輸入或門4的輸出端為高電平，因此傳輸門TGA5和TGB2處于開通狀態(tài)，全局雙向時鐘GCK和BGCK將通過傳輸門TGA5和TGB2使D觸發(fā)器3工作，在D觸發(fā)器3的正相數(shù)據(jù)輸出端將一個高電平脈沖傳遞到M級列掃描移位寄存器電路的第二級單元電路，其后的各數(shù)據(jù)移位傳輸單元電路10的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連，完成硅基微顯示器列掃描移位寄存器的功能。
[0030]實施例4、M X N級移位寄存器電路
[0031]如圖4所示，所述的M X N級移位寄存器電路分為M級列掃描移位寄存器電路和N級行掃描移位寄存器電路。M級列掃描移位寄存器電路在行同步信號HS、全局行掃描正相時鐘GHCK和全局行掃描反相時鐘BGHCK的控制下工作；N級行掃描移位寄存器電路在場同步信號VS、全局場掃描正相時鐘GVCK和全局場掃描反相時鐘BGVCK的控制下工作。
[0032]所述的M和N是硅基微顯示器的分辨率，設定M=1920，N=1080，硅基微顯示器的分辨率就是1920x1080，設定M和N為其他值時，硅基微顯示的分辨率為M x N。所述的N級行掃描移位寄存器電路由1-N個數(shù)據(jù)移位傳輸單元電路10組成，分別構成行掃描移位寄存器電路的1-N級；所述的M級列掃描移位寄存器電路由1-M個數(shù)據(jù)移位傳輸單元電路10組成，分別構成列掃描移位寄存器電路的1-M級。
[0033]所述的N級行掃描移位寄存器電路的每一級數(shù)據(jù)移位傳輸單元電路10的輸出，驅動硅基微顯示器的一行像素的柵極；所述的M級列掃描移位寄存器電路的每一級數(shù)據(jù)移位傳輸單元電路10的輸出，驅動硅基微顯示器的一列像素的數(shù)據(jù)線。
[0034]如圖4所示，所述的N級行掃描電路移位寄存器各單元電路10的雙相時鐘信號均分別連在一起，正相時鐘信號接到GVCK，反相時鐘信號接到BGVCK ;所述的M級列掃描電路移位寄存器各單元電路10的雙相時鐘信號均分別連在一起，正相時鐘信號接到GHCK，反相時鐘信號接到BGHCK。
【權利要求】
1.一種硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于該電路包括: M X N個異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路包括D觸發(fā)器、二反相輸入或門、二輸入或非門、傳輸門TGA和傳輸門TGB電路；D觸發(fā)器的數(shù)據(jù)輸入端和二輸入或非門電路的一個輸入端連在一起，并與前級數(shù)據(jù)輸出端相連，D觸發(fā)器的正相時鐘輸入端CK與傳輸門TGB的輸出端相連，D觸發(fā)器的反相時鐘輸入端BCK與傳輸門TGA的輸出端相連，D觸發(fā)器的正相輸出端Q連接到下一級的數(shù)據(jù)輸入端，并與二輸入或非門電路的另一個輸入端相連，D觸發(fā)器的反相輸出端BQ作為本級反相輸出端,并與二反相輸入或門的一個輸入端相連；二反相輸入或門的另一個輸入端與前級單兀電路的反相輸出端相連；所述的D觸發(fā)器雙向時鐘在傳輸門TGA和TGB的控制下工作；傳輸門TGA和TGB都有三個輸入端，傳輸門TGA和TGB的反相控制輸入端連在一起,并與二輸入與非門的輸出端相連；傳輸門TGA和TGB的正相控制輸入端連在一起，并與二反相輸入或門的輸出端相連；在行掃描移位寄存器電路中，傳輸門TGA的信號輸入端與外部全局雙向時鐘信號的BGVCK相連，傳輸門TGB的信號輸入端與外部全局雙向時鐘信號的GVCK相連,在列掃描移位寄存器電路中，傳輸門TGA的信號輸入端與外部全局雙向時鐘信號的BGHCK相連，傳輸門TGB的信號輸入端與外部全局雙向時鐘信號的GHCK相連；傳輸門TGA的輸出端與D觸發(fā)器的反相時鐘輸入端BCK相連，傳輸門TGB的輸出端與D觸發(fā)器的正相時鐘輸入端CK相連。
2.根據(jù)權利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于在所述的M個列掃描數(shù)據(jù)移位傳輸單元電路中，第一級單元電路的本級數(shù)據(jù)輸入端與外部的行同步信號HS相連，同時連到行同步反相器的輸入端，行同步反相器的輸出端與二反相輸入或門的一個輸入端相連；其后的各單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連，二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成娃基微顯不器M級列掃描移位寄存器電路。
3.根據(jù)權利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于在所述的N個行掃描數(shù)據(jù)移位傳輸單元電路中，第一級單元電路的本級數(shù)據(jù)輸入端與外部的場同步信號VS相連，同時連到場同步反相器的輸入端，場同步反相器的輸出端與二反相輸入或門的一個輸入端相連；其后的各單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連，二反相輸入或門的另一個輸入端與本級反相輸出端相連，構成娃基微顯不器N級行掃描移位寄存器電路。
4.根據(jù)權利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于，所述的M級列掃描電路移位寄存器各單元電路的雙相時鐘信號均分別連在一起，正相時鐘信號與GHCK相連，反相時鐘信號與BGHCK相連；所述的N級行掃描電路移位寄存器各單元電路的雙相時鐘信號均分別連在一起，正相時鐘信號與GVCK相連，反相時鐘信號與BGVCK相連。
【文檔編號】G09G3/36GK204143880SQ201420620927
【公開日】2015年2月4日 申請日期:2014年10月27日 優(yōu)先權日:2014年10月27日
【發(fā)明者】耿衛(wèi)東, 曾夕, 張蕰千, 劉艷艷, 莊再姣, 張晉 申請人:南開大學