本發(fā)明的一個方式涉及電子電路及其驅(qū)動方法。另外，本發(fā)明還涉及顯示裝置。另外，還涉及在顯示部具有該顯示裝置的電子設備。

背景技術：
近年來，因為液晶電視等大型顯示裝置的增加，所以對液晶顯示裝置或發(fā)光裝置等的顯示裝置的研究開發(fā)日益火熱。尤其是，使用具有設置在絕緣襯底上的半導體層的薄膜晶體管等而在同一襯底上形成顯示裝置的像素電路及驅(qū)動電路，由于這種技術例如大大地有助于降低功耗以及減少成本，所以對該技術的研究開發(fā)日益火熱。形成在絕緣襯底上的驅(qū)動電路通過例如FPC連接到包括控制器IC的電路，并且其操作被該控制器IC控制。作為上述顯示裝置的驅(qū)動電路，例如有掃描線驅(qū)動電路或信號線驅(qū)動電路等，如專利文獻1所示那樣，有使用電子電路之一的移位寄存器而形成的驅(qū)動電路。移位寄存器由使用如觸發(fā)器等的多個時序電路而形成的多級時序電路構(gòu)成。優(yōu)選的是，按每個操作期間，例如將觸發(fā)器的輸出信號的狀態(tài)控制為所希望的狀態(tài)，以便使上述移位寄存器更正確地操作。例如，在因為噪聲的影響而不能將觸發(fā)器的輸出信號的狀態(tài)控制為所希望的狀態(tài)時，移位寄存器的操作不良的可能性高。日本專利申請公開2006-24350號公報。

技術實現(xiàn)要素：
本發(fā)明的一個方式的課題之一在于控制時序電路的輸出信號的狀態(tài)，并抑制具有時序電路的電路的操作不良。本發(fā)明的一個方式是：包括時序電路，并且控制輸入到時序電路的至少一個信號的狀態(tài)。因為根據(jù)輸入到時序電路的信號的狀態(tài)而設定時序電路輸出的信號的狀態(tài)，所以控制輸入到時序電路的信號的狀態(tài)，通過設定輸入到時序電路的信號的狀態(tài)，控制時序電路的輸出信號的狀態(tài)。本發(fā)明的一個方式是一種電子電路，包括：時序電路，該時序電路被輸入作為起始信號的第一信號、作為時鐘信號的第二信號和作為復位信號的第三信號并輸出根據(jù)被輸入的第一信號、第二信號和第三信號的狀態(tài)而設定狀態(tài)的第四信號作為輸出信號；以及控制輸入到時序電路的第三信號的狀態(tài)的控制電路。本發(fā)明的一個方式是一種電子電路，包括：時序電路，該時序電路被輸入作為起始信號的第一信號、作為時鐘信號的第二信號和作為復位信號的第三信號并輸出根據(jù)被輸入的第一信號、第二信號和第三信號的電壓狀態(tài)而設定電壓狀態(tài)的第四信號作為輸出信號；以及控制電路，該控制電路被輸入第四信號并將根據(jù)被輸入的第四信號的電壓狀態(tài)而設定電壓狀態(tài)的信號作為第三信號輸出到時序電路。再者，上述所記載的電子電路還可以采用控制電路為邏輯電路的結(jié)構(gòu)。本發(fā)明的一個方式是一種電子電路，包括：第一時序電路，該時序電路被輸入作為起始信號的第一信號、作為時鐘信號的第二信號和作為復位信號的第三信號并輸出根據(jù)被輸入的第一信號、第二信號和第三信號的電壓狀態(tài)而設定電壓狀態(tài)的第四信號作為輸出信號；第二時序電路，該時序電路被輸入作為起始信號的第四信號、作為時鐘信號的第五信號和作為復位信號的第六信號并輸出根據(jù)被輸入的第四信號、第五信號和第六信號的電壓狀態(tài)而設定電壓狀態(tài)的第七信號作為輸出信號；以及控制電路，該控制電路被輸入第七信號并將根據(jù)被輸入的第七信號的電壓狀態(tài)而設定電壓狀態(tài)的信號作為第三信號輸出到第一時序電路。再者，上述所記載的電子電路還可以采用控制電路為延遲電路的結(jié)構(gòu)。另外，上述所記載的電子電路還可以采用控制電路為邏輯電路的結(jié)構(gòu)。本發(fā)明的一個方式是一種電子電路，包括：第一時序電路，該時序電路被輸入作為起始信號的第一信號、作為時鐘信號的第二信號和作為復位信號的第三信號并輸出根據(jù)被輸入的第一信號、第二信號和第三信號的電壓狀態(tài)而設定電壓狀態(tài)的第四信號作為輸出信號；第二時序電路，該時序電路被輸入作為起始信號的第四信號、作為時鐘信號的第五信號和作為復位信號的第六信號并輸出根據(jù)被輸入的第四信號、第五信號和第六信號的電壓狀態(tài)而設定電壓狀態(tài)的第七信號作為輸出信號；以及控制電路，該控制電路被輸入第四信號及第七信號并將根據(jù)被輸入的第四信號及第七信號的電壓狀態(tài)而設定電壓狀態(tài)的信號作為第三信號輸出到第一時序電路。再者，上述所記載的電子電路還可以采用控制電路為邏輯電路的結(jié)構(gòu)。再者，本發(fā)明的一個方式的電子電路所具有的時序電路可以包括：第一晶體管，該第一晶體管具有第一柵極、第一源極和第一漏極，并且第一柵極被輸入起始信號；第二晶體管，該第二晶體管具有第二柵極、第二源極和第二漏極，第二柵極電連接到第一晶體管的第一源極或第一漏極，第二源極和第二漏極中的一方被輸入時鐘信號，并且第二源極及第二漏極中的另一方的電壓作為輸出信號被輸出；以及第三晶體管，該第三晶體管具有第三柵極、第三源極和第三漏極，第三柵極被輸入復位信號，第三源極及第三漏極的一方電連接到第二晶體管的第二柵極，并且第三源極及第三漏極的另一方被施加第一電壓或第二電壓。本發(fā)明的一個方式是一種顯示裝置，包括：驅(qū)動電路，該驅(qū)動電路具有本發(fā)明的一個方式的電子電路之一；以及像素部，該像素部具有由驅(qū)動電路控制顯示操作的像素。本發(fā)明的一個方式是一種電子設備，包括：顯示部，該顯示部具有本發(fā)明的一個方式的顯示裝置之一；以及控制開關，該控制開關控制顯示部的顯示操作。本發(fā)明的一個方式是一種電子電路的驅(qū)動方法，在具有被輸入作為起始信號的第一信號、作為時鐘信號的第二信號和作為復位信號的第三信號并輸出根據(jù)第一信號、第二信號和第三信號的電壓狀態(tài)而設定電壓狀態(tài)的第四信號作為輸出信號的時序電路的電子電路中，在第四信號從第一電壓狀態(tài)成為第二電壓狀態(tài)的同時，或者，在第四信號從第一電壓狀態(tài)成為第二電壓狀態(tài)之后，將輸入到時序電路的第三信號設定為第一電壓狀態(tài)。根據(jù)本發(fā)明的一個方式，能夠在時序電路中將輸出信號的狀態(tài)設定為所希望的狀態(tài)，從而能夠抑制時序電路的操作不良，再者還能抑制電子電路的操作不良。附圖說明圖1是示出實施方式1中的電子電路的結(jié)構(gòu)的一個例子的方框圖；圖2是示出圖1所示的電子電路的操作的一個例子的時序圖；圖3是示出實施方式2中的電子電路的結(jié)構(gòu)的一個例子的方框圖；圖4是示出圖3所示的電子電路的操作的一個例子的時序圖；圖5A至圖5H是示出圖3所示的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子的電路圖；圖6A至圖6E是示出圖3所示的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子的電路圖；圖7是示出圖5A所示的控制電路的操作的一個例子的時序圖；圖8是示出實施方式3中的電子電路的結(jié)構(gòu)的一個例子的方框圖；圖9是示出圖8所示的電子電路的操作的一個例子的時序圖；圖10A至圖10C是示出圖8所示的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子的電路圖；圖11是示出實施方式4中的電子電路的結(jié)構(gòu)的一個例子的方框圖；圖12是示出圖11所示的電子電路的操作的一個例子的時序圖；圖13A至圖13G是示出圖11所示的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子的電路圖；圖14A至圖14E是示出實施方式5中的時序電路的電路結(jié)構(gòu)的一個例子的電路圖；圖15A至圖15F是示出圖14E所示時序電路中的控制電路的電路結(jié)構(gòu)的一個例子的電路圖；圖16是示出圖14A所示的時序電路的操作的一個例子的時序圖；圖17是示出實施方式6中的晶體管的結(jié)構(gòu)的一個例子的截面圖；圖18A和圖18B是示出圖17所示的晶體管的柵極絕緣層與用作源區(qū)及漏區(qū)的雜質(zhì)半導體層之間的放大圖；圖19是示出實施方式6中的晶體管的結(jié)構(gòu)的一個例子的截面圖；圖20A至圖20C是示出實施方式7中的晶體管的制造方法的截面圖；圖21A至圖21C是示出實施方式7中的晶體管的制造方法的截面圖；圖22A-1、圖22A-2、圖22B-1及圖22B-2是說明可以應用于本發(fā)明的多級灰度掩模的圖；圖23A至圖23C是示出實施方式7中的晶體管的制造方法的截面圖；圖24A和圖24B是示出實施方式7中的晶體管的制造方法的截面圖；圖25A至圖25C是示出實施方式7中的晶體管的制造方法的截面圖；圖26A和圖26B是示出實施方式8中的電子電路的結(jié)構(gòu)的一個例子的圖；圖27是示出實施方式9中的顯示裝置的結(jié)構(gòu)的一個例子的圖；圖28A和圖28B是示出圖27所示的顯示裝置中的像素的電路結(jié)構(gòu)的一個例子的電路圖；圖29A和圖29B是示出圖27所示的顯示裝置中的掃描線驅(qū)動電路及信號線驅(qū)動電路的結(jié)構(gòu)的一個例子的方框圖；圖30是示出圖29A或圖29B所示的掃描線驅(qū)動電路或信號線驅(qū)動電路的移位寄存器的結(jié)構(gòu)的一個例子的圖；圖31A和圖31B是示出圖30所示的移位寄存器的操作驗證的結(jié)果的圖；圖32A和圖32B是示出實施方式10中的顯示裝置的結(jié)構(gòu)的圖；圖33A至圖33H是示出實施方式11中的電子設備的結(jié)構(gòu)的一個例子的圖；圖34A至圖34H是示出實施方式11中的電子設備的結(jié)構(gòu)的一個例子的圖；圖35A至圖35C是示出實施方式11中的電子設備的結(jié)構(gòu)的一個例子的圖。具體實施方式以下，參照附圖說明本發(fā)明的實施方式的一個例子。但是，本發(fā)明不局限于以下所示的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內(nèi)容在不脫離本發(fā)明的宗旨及其范圍的情況下可以被變換為各種各樣的形式。因此，本發(fā)明不應該被解釋為僅限定在下述實施方式所記載的內(nèi)容中。實施方式1在本實施方式中，說明本發(fā)明的一個方式的電子電路。以下，參照圖1說明本實施方式中的電子電路的結(jié)構(gòu)。圖1是示出本實施方式的電子電路的結(jié)構(gòu)的一個例子的電路方框圖。圖1所示的電子電路包括時序電路101和控制電路102。時序電路101具有被輸入信號S1、信號S2和信號S3作為輸入信號，并輸出根據(jù)被輸入的信號S1、信號S2和信號S3而設定狀態(tài)的信號S4作為輸出信號的功能。另外，在本說明書中，信號的狀態(tài)是指如信號的電壓、電流或頻率等。另外，一般來說，電壓是指兩點之間的電位差，而電位是指存在于某一點的靜電場中的單位電荷所具有的靜電能量（電勢能量），但是，在電子電路中僅對某一點而言，有時作為數(shù)值采用該一點的電位與成為標準的電位（也稱為標準電位）之間的差異（電壓），因此，在本說明書中，如果沒有特別的指定，則有時作為該一點的電壓使用某一點的電位與標準電位之間的電位差。因為控制電路102具有將信號S3輸出到時序電路101的功能，并具有控制信號S3的狀態(tài)的功能，所以控制電路102也被稱為信號控制電路。例如，控制電路102也可以具有控制輸向時序電路101的信號S3的脈沖的輸出定時的功能。信號S3的狀態(tài)可以根據(jù)如信號S4的狀態(tài)而設定。另外，例如，控制電路102可以電連接于時序電路101。另外，控制電路102可以利用如延遲電路或邏輯電路等來構(gòu)成。例如，當控制電路102由例如延遲電路構(gòu)成，并且某一信號輸入到控制電路102時，控制電路102使輸入到控制電路102的信號延遲，并將被延遲的信號作為信號S3輸出。例如，當采用具有由N＋1個（N為自然數(shù)）時序電路構(gòu)成的N＋1級時序電路的電子電路時，可以使用第K＋1（K為1至N的自然數(shù)）級時序電路的輸出信號作為輸入到控制電路102的信號。另外，當使用邏輯電路構(gòu)成控制電路102時，例如也可以使用信號S4。另外，作為本說明書中的信號，可以使用例如使用電壓、電流、電阻或頻率等的模擬信號或數(shù)字信號。例如，作為使用電壓的信號（也稱為電壓信號），優(yōu)選使用至少具有第一電壓狀態(tài)及第二電壓狀態(tài)的信號，例如，可以使用作為第一電壓狀態(tài)具有高電平的電壓狀態(tài)并作為第二電壓狀態(tài)具有低電平的電壓狀態(tài)的二值的數(shù)字信號等。另外，在二值的數(shù)字信號中，高電平的電壓也被稱為VH，而低電平的電壓也被稱為VL。另外，優(yōu)選的是，第一電壓狀態(tài)的電壓及第二電壓狀態(tài)的電壓分別是一定值。但是，因為如噪聲等影響到電子電路，所以第一電壓狀態(tài)的電壓及第二電壓狀態(tài)的電壓分別可以為在一定范圍內(nèi)的數(shù)值，而不是一定值。另外，還可以使用具有三個以上的電壓狀態(tài)的信號作為電壓信號。另外，本說明書中使用的“第一”、“第二”等使用序數(shù)的用語是為了避免每個要素的混同，而不是為了在數(shù)目方面上限定。再者，信號S1可以用作如時序電路的起始信號（也稱為置位信號），例如可以用作時序電路101的起始信號（也稱為ST101）。另外，信號S2可以用作如時序電路的時鐘信號，例如可以用作時序電路101的時鐘信號（也稱為CK101）。另外，信號S3可以用作如時序電路的復位信號，例如可以用作時序電路101的復位信號（也稱為RE101）。如圖1所示的一個例子那樣，本實施方式的電子電路的一個例子具有時序電路（如時序電路101）及控制電路（如控制電路102），其中時序電路被輸入第一信號（如信號S1）、第二信號（如信號S2）和第三信號（如信號S3）并輸出第四信號（如信號S4），并且控制電路控制輸入到時序電路的信號的任一（如信號S3）的狀態(tài)。另外，雖然在圖1中示出具有一個時序電路及一個控制電路的結(jié)構(gòu)，但是不局限于此，本實施方式的電子電路也可以采用具有多個時序電路或控制電路的結(jié)構(gòu)。例如，還可以采用具有由N＋1個（N為自然數(shù)）的時序電路構(gòu)成的N＋1級時序電路和N個控制電路的結(jié)構(gòu)。當電子電路具有N＋1級時序電路時，可以采用如下結(jié)構(gòu)：例如，第K＋1級（K為1至N的自然數(shù)）時序電路的輸出信號輸入到N個控制電路之一，并且N個控制電路之一的輸出信號輸入到第K級時序電路。以下，參照圖2說明本實施方式中的電子電路的操作（也稱為驅(qū)動方法）的一個例子。圖2是示出圖1所示的電子電路的操作的一個例子的時序圖，并分別示出信號S1至信號S4的信號波形。在將參照圖2說明的圖1所示的電子電路的操作的一個例子中，在如下條件下進行說明：信號S1至信號S4為二值的數(shù)字信號；并且，信號S2為時鐘信號。另外，在本實施方式中的電子電路的操作中，可以使圖2所示的各信號的電壓狀態(tài)反轉(zhuǎn)。如圖2所示那樣，圖1所示的電子電路的操作的一個例子可以被分成期間111、期間112和期間113。另外，在本說明書中，期間的長度可以根據(jù)如時鐘信號而適當?shù)卦O定，例如，可以將期間的長度設定為與時鐘信號的半周期相同的長度。以下，說明各期間中的操作。首先，在期間111中，在時刻A1，信號S1成為高電平，信號S2成為低電平，并且信號S3成為低電平。此時，時序電路101成為置位狀態(tài)。另外，信號S4根據(jù)信號S1至信號S3的電壓狀態(tài)而成為低電平。再者，在期間111中，信號S3維持低電平。接著，在期間112中，在時刻A2，信號S1成為低電平，信號S2成為高電平，并且信號S3一直為低電平。此時，信號S4根據(jù)信號S1至信號S3的電壓狀態(tài)而成為高電平。再者，在期間112中，信號S3維持低電平。接著，在期間113中，在時刻A3，信號S1一直為低電平，信號S2成為低電平，并且信號S3一直為低電平。此時，信號S4根據(jù)信號S1至信號S3的電壓狀態(tài)而成為低電平。再者，在時刻A4，信號S3成為高電平。當信號S3成為高電平時，時序電路101成為復位狀態(tài)。在時序電路101處于復位狀態(tài)的期間，信號S4維持低電平。另外，在參照圖2說明的圖1所示的電子電路的操作的一個例子中，優(yōu)選的是，將信號S3從低電平變成高電平（也稱為上升）的定時（時刻A4）設定為與信號S4從高電平變成低電平（也稱為下降）的同時，或者，信號S4下降之后。這是因為如下緣故：例如，當在信號S4下降之前信號S3上升時，由時序電路101內(nèi)的延遲而在信號S4下降之前時序電路101處于復位狀態(tài)，而直到信號S4下降需要較長時間，這成為操作不良的原因的可能性高。如圖2所示的一個例子那樣，通過使本實施方式的電子電路操作，可以控制時序電路所輸出的信號的狀態(tài)。因此，即使如時序電路內(nèi)的操作延遲，也考慮時序電路內(nèi)的操作的延遲而設定輸入到時序電路的復位信號的電壓狀態(tài)，從而可以控制時序電路處于復位狀態(tài)的定時。由此，可以抑制時序電路中的操作不良，并能抑制電子電路中的操作不良。實施方式2在本實施方式中，說明本發(fā)明的一個方式的電子電路。以下，參照圖3說明本實施方式中的電子電路的結(jié)構(gòu)。圖3是示出本實施方式的電子電路的結(jié)構(gòu)的一個例子的方框圖。圖3所示的電子電路至少包括時序電路2011、時序電路2012和控制電路2021。時序電路2011具有被輸入信號S21、信號S22和信號S23作為輸入信號，并輸出根據(jù)被輸入的信號S21、信號S22和信號S23而設定電壓狀態(tài)的信號S24作為輸出信號的功能。時序電路2012具有被輸入信號S24、信號S25和信號S26作為輸入信號，并輸出根據(jù)被輸入的信號S24、信號S25和信號S26而設定電壓狀態(tài)的信號S27作為輸出信號的功能。另外，例如，時序電路2012可以電連接于時序電路2011。控制電路2021具有從時序電路2012輸入信號S27，并將根據(jù)被輸入的信號S27而設定電壓狀態(tài)的信號作為信號S23輸出到時序電路2011的功能。另外，例如，控制電路2021可以電連接于時序電路2011及時序電路2012。例如，信號S21及信號S24可以用作時序電路的起始信號，信號S21可以用作時序電路2011的起始信號（也稱為ST2011），而信號S24可以用作時序電路2012的起始信號（也稱為ST2012）。例如，信號S22及信號S25可以用作時序電路的時鐘信號，信號S22可以用作時序電路2011的時鐘信號（也稱為CK2011），而信號S25可以用作時序電路2012的時鐘信號（也稱為CK2012）。另外，作為信號S22及信號S25，可以使用其相位互不相同的信號，例如可以使用第一時鐘信號（也稱為CK1）作為信號S22，并可以使用第二時鐘信號或第一時鐘信號的反相時鐘信號（也稱為CKB1）作為信號S25。例如，信號S23及信號S26可以用作時序電路的復位信號，信號S23可以用作時序電路2011的復位信號（也稱為RE2011），而信號S26可以用作時序電路2012的復位信號（也稱為RE2012）。如圖3所示的一個例子那樣，本實施方式的電子電路的一個例子具有第一時序電路（如時序電路2011）、第二時序電路（如時序電路2012）及控制電路（如控制電路2021），其中第一時序電路被輸入第一信號（如信號S21）、第二信號（如信號S22）和第三信號（如信號S23）并輸出第四信號（如信號S24），第二時序電路被輸入第四信號、第五信號（如信號S25）和第六信號（如信號S26）并輸出第七信號（如信號S27），并且控制電路控制輸入到第一時序電路的信號的任一的電壓狀態(tài)。另外，本發(fā)明不局限于此，例如，本實施方式的電子電路還可以采用如下結(jié)構(gòu)，即該電子電路包括：具有N＋1個（N為自然數(shù)）的時序電路的N＋1級時序電路；控制電路，該控制電路被輸入從第K＋1級（K為1至N的自然數(shù)）時序電路輸出的信號，并將根據(jù)被輸入的信號的電壓狀態(tài)而設定電壓狀態(tài)的信號輸出到第K級時序電路。以下，參照圖4說明本實施方式中的電子電路的操作的一個例子。圖4是示出圖3所示的電子電路的操作的一個例子的時序圖，并分別示出信號S21至信號S27的信號波形。在將參照圖4說明的圖3所示的電子電路的操作的一個例子中，在如下條件下進行說明：信號S21至信號S27為二值的數(shù)字信號；信號S22為第一時鐘信號；并且，信號S25為第一時鐘信號的反相時鐘信號。另外，在本實施方式中的電子電路的操作中，可以使圖4所示的各信號的電壓狀態(tài)反轉(zhuǎn)。如圖4所示那樣，圖3所示的電子電路的操作的一個例子可以被分成期間211、期間212和期間213。以下，說明各期間中的操作。首先，在期間211中，在時刻B1，信號S21成為高電平，信號S22成為低電平，信號S23成為低電平，信號S25成為高電平，并且信號S26成為低電平。此時，時序電路2011成為置位狀態(tài)。另外，作為時序電路2011的輸出信號的信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，作為時序電路2012的輸出信號的信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為低電平。再者，在期間211中，作為控制電路2021的輸出信號的信號S23維持低電平。接著，在期間212中，在時刻B2，信號S21成為低電平，信號S22成為高電平，信號S23一直為低電平，信號S25成為低電平，并且信號S26成為低電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為高電平。當信號S24成為高電平時，時序電路2012成為置位狀態(tài)。另外，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而一直為低電平。再者，在期間212中，信號S23維持低電平。接著，在期間213中，在時刻B3，信號S21一直為低電平，信號S22成為低電平，信號S23一直為低電平，信號S25成為高電平，并且信號S26一直為低電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為高電平。再者，在時刻B4，信號S23根據(jù)信號S27的電壓狀態(tài)而成為高電平。當信號S23成為高電平時，時序電路2011成為復位狀態(tài)。在時序電路2011處于復位狀態(tài)的期間，信號S24維持低電平。另外，在參照圖4說明的圖3所示的電子電路的操作的一個例子中，可以在期間213內(nèi)適當?shù)卦O定信號S23上升的定時（時刻B4）。另外，優(yōu)選的是，將信號S23上升的定時設定為與信號S24下降的同時，或者，信號S24下降之后。這是因為如下緣故：例如，當在信號S24下降之前信號S23上升時，由時序電路2011的延遲而在信號S24下降之前時序電路2011處于復位狀態(tài)，而直到信號S24下降需要較長時間，這成為操作不良的可能性高。如圖4所示的一個例子那樣，通過使本實施方式的電子電路操作，可以根據(jù)第二時序電路的輸出信號的電壓狀態(tài)而設定輸入到第一時序電路的信號的電壓狀態(tài)。另外，因為第二時序電路被輸入第一時序電路的輸出信號，根據(jù)第一時序電路的輸出信號的電壓狀態(tài)而設定第二時序電路的輸出信號的電壓狀態(tài)，所以輸入到第一時序電路的信號的電壓狀態(tài)也可以說是根據(jù)第一時序電路的輸出信號的電壓狀態(tài)而設定的。因此，可以在第一時序電路的輸出信號從第一電壓狀態(tài)變成第二電壓狀態(tài)之后將第一時序電路的復位信號設定為第一電壓狀態(tài)，例如，即使時序電路內(nèi)的操作延遲，也考慮時序電路內(nèi)的操作而設定輸入到時序電路的復位信號的電壓狀態(tài)，從而可以控制時序電路處于復位狀態(tài)的定時。由此，可以抑制時序電路中的操作不良，而可以抑制電子電路中的操作不良。再者，參照圖5A至圖5H和圖6A至圖6E說明本實施方式的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子。圖5A至圖5H和圖6A至圖6E是示出圖3所示的電子電路中的控制電路（控制電路2021）的電路結(jié)構(gòu)的一個例子的電路圖。另外，在圖5A至圖5H和圖6A至圖6E所示的控制電路的說明中，適當?shù)匾脠D3所示的電子電路的說明。圖5A所示的控制電路具有電阻元件2211和電容元件2212。在本說明書中，電阻元件具有一端和另一端。另外，可以適當?shù)卦O定電阻元件的電阻值。另外，在本說明書中，電容元件具有一方電極與另一方電極的至少兩個電極以及用作電介質(zhì)的膜，將包括一方電極的一部分或全部的端子也稱為第一端子，并將包括另一方電極的一部分或全部的端子也稱為第二端子。另外，作為用作電介質(zhì)的膜，例如可以使用絕緣膜等。另外，可以適當?shù)卦O定電容元件的電容值。另外，在圖5A所示的控制電路中，電容元件2212的第一端子電連接于電阻元件的2211的一方端部或另一方端部，將電壓V1（也稱為第一電壓）或電壓V2（也稱為第二電壓）施加到電容元件2212的第二端子，通過電阻元件2211的一方端部和另一方端部中的一方輸入信號S27，并且通過電阻元件2211的一方端部及另一方端部中的另一方輸出信號S23。注意，在本說明書中，電壓V1的數(shù)值大于電壓V2的數(shù)值。另外，優(yōu)選的是，電壓V1的數(shù)值與電壓V2的數(shù)值之間的差異的絕對值大于一定值。另外，作為電壓V1和電壓V2，例如可以使用電源電壓，可以以相對高電壓一側(cè)的電壓（高電源電壓或Vdd）作為電壓V1，并且可以以相對低電壓一側(cè)的電壓（低電源電壓或Vss）作為電壓V2。另外，也可以以接地電位（VGND）作為電壓V1或電壓V2。另外，高電源電壓和低電源電壓優(yōu)選分別為常數(shù)，但是在電子電路中有時因噪聲等而在電壓與所希望的數(shù)值之間產(chǎn)生差異。因此，在本說明書中，只要分別是在一定范圍內(nèi)的數(shù)值，就可以被看作高電源電壓及低電源電壓。另外，可以分別適當?shù)卦O定電源電壓的數(shù)值。圖5B所示的控制電路除了具有圖5A所示的控制電路的結(jié)構(gòu)以外，還具有電容元件2213，電容元件2213的第一端子電連接于電阻元件2211的一方端部，并且將與電容元件2212的第二端子相同的電壓（電壓V1或電壓V2）施加到電容元件2213的第二端子。圖5C所示的控制電路除了具有圖5A所示的控制電路的結(jié)構(gòu)以外，還具有電阻元件2214，電阻元件2214的一方端部電連接于電阻元件2211的另一方端部，通過電阻元件2211的一方端部和電阻元件2214的另一方端部中的一方輸入信號S27，并且通過電阻元件2211的一方端部及電阻元件2214的另一方端部中的另一方輸出信號S23。圖5D所示的控制電路除了具有圖5C所示的控制電路的結(jié)構(gòu)以外，還具有電容元件2215，電容元件2215的第一端子電連接于電阻元件2214的另一方端部，并且將與電容元件2212的第二端子相同的電壓（電壓V1或電壓V2）施加到電容元件2215的第二端子。圖5E所示的控制電路具有電阻元件2221及電容元件2222，電容元件2222的第一端子電連接于電阻元件2221的另一方端部，通過電阻元件2221的一方端部和電容元件2222的第二端子中的一方輸入信號S27，并且通過電阻元件2221的一方端部及電容元件2222的第二端子中的另一方輸出信號S23。圖5F所示的控制電路除了具有圖5E所示的控制電路的結(jié)構(gòu)以外，還具有電容元件2223，電容元件2223的第二端子電連接于電阻元件2221的一方端部，通過電容元件2223的第一端子和電容元件2222的第二端子中的一方輸入信號S27，并且通過電容元件2223的第一端子及電容元件2222的第二端子中的另一方輸出信號S23。圖5G所示的控制電路除了具有圖5E所示的控制電路的結(jié)構(gòu)以外，還具有電阻元件2224，電阻元件2224的一方端部電連接于電容元件2222的第二端子，通過電阻元件2221的一方端部和電阻元件2224的另一方端部中的一方輸入信號S27，并且通過電阻元件2221的一方端部及電阻元件2224的另一方端部中的另一方輸出信號S23。圖5H所示的控制電路除了具有圖5G所示的控制電路的結(jié)構(gòu)以外，還具有電容元件2225，電容元件2225的第一端子電連接于電阻元件2224的另一方端部，通過電阻元件2221的一方端部和電容元件2225的第二端子中的一方輸入信號S27，并且通過電阻元件2221的一方端部及電容元件2225的第二端子中的另一方輸出信號S23。圖6A所示的控制電路具有緩沖電路2231，將信號S27輸入到緩沖電路2231，并且從緩沖電路2231輸出信號S23。再者，圖6B示出圖6A所示的緩沖電路2231的電路結(jié)構(gòu)的一個例子。圖6B所示的緩沖電路具有晶體管2311、晶體管2312、晶體管2313和晶體管2314。另外，在本說明書中，晶體管具有至少三個端子，并且由一個端子的電位控制其他兩個端子之間的導通，例如可以使用場效應晶體管或雙極型晶體管。此外，在本說明書中，場效應晶體管至少具有柵極、源極及漏極。例如，可以以薄膜晶體管（也稱為TFT）作為場效應晶體管。另外，例如，可以采用頂柵型晶體管或底柵型晶體管作為場效應晶體管。另外，例如可以利用溝道蝕刻型或底接觸型（也稱為非共面型）晶體管作為底柵型晶體管。另外，場效應晶體管的導電型可以為N型或P型。在圖6A至圖6E所示的控制電路中，說明以其導電型均相同的場效應晶體管作為晶體管的一個例子的情況。與使用多個不同導電型的晶體管時相比，使用其導電型均相同的晶體管時的制造工序數(shù)更小。另外，例如，場效應晶體管可以由柵電極、具有源區(qū)、溝道區(qū)域及漏區(qū)的半導體層和在截面圖中設置在柵電極與半導體層之間的柵極絕緣層構(gòu)成。半導體層可以使用半導體膜或半導體襯底而形成，可以以如非晶半導體、微晶半導體、單晶半導體和多晶半導體中的任一材料等作為可應用于半導體膜或半導體襯底的半導體材料。另外，還可以以氧化物半導體作為半導體材料。例如，作為氧化物半導體，也可以使用例如由InMO3（ZnO）m（m>0）表示的結(jié)構(gòu)的氧化物半導體，而在由InMO3（ZnO）m（m>0）表示的結(jié)構(gòu)的氧化物半導體中尤其是In-Ga-Zn-O類氧化物半導體是特別優(yōu)選的。另外，M表示選自鎵（Ga）、鐵（Fe）、鎳（Ni）、錳（Mn）和鈷（Co）中的一種金屬元素或多種金屬元素。例如，除了M表示Ga的情況以外，還有M表示Ga以外的上述金屬元素如Ga和Ni或Ga和Fe等的情況。此外，在上述氧化物半導體中，有如下氧化物半導體：除了包含由M表示的金屬元素以外，還包含作為雜質(zhì)元素的Fe、Ni及其他過渡金屬元素或者該過渡金屬的氧化物。另外，作為氧化物半導體，還可以使用In-Sn-Zn-O類、Al-In-Zn-O類、Ga-Sn-Zn-O類、Al-Ga-Zn-O類、Al-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。注意，在本說明書中，柵極是指成為柵電極及電連接到柵電極的布線（也稱為柵極布線）的一部分或整體。另外，源極是指源區(qū)、源電極和電連接到源電極的布線（也稱為源極布線）的一部分或整體。另外，漏極是指漏區(qū)、漏電極和電連接到漏電極的布線（也稱為漏極布線）的一部分或整體。另外，在本說明書中，源極及漏極有時根據(jù)場效應晶體管的結(jié)構(gòu)或操作條件等而相互交換。晶體管2311的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管2312的柵極被輸入信號INCTL，源極和漏極中的一方電連接于晶體管2311的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。晶體管2313的源極和漏極中的一方被施加與晶體管2311的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2314的柵極電連接到晶體管2311的源極和漏極中的另一方，源極和漏極中的一方電連接于晶體管2313的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2312的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖6B所示的控制電路中，將信號S27輸入到晶體管2312的柵極，并以晶體管2313的源極和漏極中的另一方的電壓作為信號S23輸出。圖6C所示的控制電路具有反相器（也稱為“非（NOT）”門或“非”電路）2241及反相器2242，反相器2242串聯(lián)電連接于反相器2241，并且將信號S27輸入到反相器2241并從反相器2242輸出信號S23。圖6C所示的控制電路具有兩個反相器，但是不局限于此，本實施方式的電子電路中的控制電路可以采用2M個（M為自然數(shù)）反相器串聯(lián)電連接的結(jié)構(gòu)。再者，圖6D示出圖6C所示的控制電路的電路結(jié)構(gòu)的一個例子。圖6D所示的控制電路具有晶體管2243、晶體管2244、晶體管2245和晶體管2246。晶體管2243的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管2244的源極和漏極中的一方電連接于晶體管2243的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。晶體管2245的柵極以及源極和漏極中的一方被施加與晶體管2243的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2246的柵極電連接到晶體管2243的源極和漏極中的另一方，源極和漏極中的一方電連接于晶體管2245的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2244的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖6D所示的控制電路中，將信號S27輸入到晶體管2244的柵極，并以晶體管2245的源極和漏極中的另一方的電壓作為信號S23輸出。圖6E所示的控制電路具有晶體管2331、晶體管2332、晶體管2333晶體管2334、晶體管2335、晶體管2336、晶體管2337和晶體管2338。晶體管2331的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管2332的源極和漏極中的一方電連接于晶體管2331的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。晶體管2333的柵極電連接到晶體管2331的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2331的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2334的源極和漏極中的一方電連接到晶體管2333的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2332的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。晶體管2335的柵極以及源極和漏極中的一方被施加與晶體管2331的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2336的柵極電連接到晶體管2333的源極和漏極中的另一方，源極和漏極中的一方電連接到晶體管2335的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2332的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。晶體管2337的柵極電連接到晶體管2335的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2331的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2338的柵極電連接到晶體管2333的源極和漏極中的另一方，源極和漏極中的一方電連接到晶體管2337的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2332的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖6E所示的控制電路中，將信號S27輸入到晶體管2332的柵極，并以晶體管2337的源極和漏極中的另一方的電壓作為信號S23輸出。這里，參照圖7說明本實施方式的電子電路中的控制電路的操作的一個例子。圖7是示出圖5A所示的控制電路的操作的一個例子的時序圖，它分別示出信號S27及信號S23的信號波形。另外，在將參照圖7說明的本實施方式的電子電路中的控制電路的操作的一個例子中，在如下條件下進行說明：電容元件2212的第二端子被施加電壓V2，以電壓V2作為接地電位，并且電壓V2的數(shù)值與數(shù)字信號的低電平的電壓值相同。如圖7所示，在時刻t1，輸入到控制電路的信號S27上升。此時，在控制電路中，因為信號S27延遲，所以由控制電路輸出的信號S23可以被認為如虛線290所示那樣地在時刻t2上升。如圖5A至圖5H和圖6A至圖6E所示的一個例子那樣，本實施方式的電子電路中的控制電路的一個例子可以使用延遲電路而形成。通過使用延遲電路形成控制電路，可以在本實施方式的電子電路中例如使輸入到控制電路的第二時序電路的輸出信號延遲，來將延遲的信號從控制電路的輸出到第一時序電路?？梢砸噪娙莸碾娙葜蹬c電阻的電阻值的乘積來表示控制電路的輸出信號的延遲時間，例如，通過根據(jù)本實施方式的電子電路的規(guī)格而適當?shù)卦O定電容元件的電容值及電阻元件的電阻值，可以設定延遲時間。因此，例如，通過考慮到時序電路內(nèi)的操作的延遲而使輸入到時序電路的信號延遲，可以抑制因時序電路內(nèi)的操作的延遲的影響，而可以抑制因時序電路的操作不良。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式3在本實施方式中，說明本發(fā)明的一個方式的電子電路的一個例子。以下，參照圖8說明本實施方式中的電子電路的結(jié)構(gòu)。圖8是示出本實施方式中的電子電路的結(jié)構(gòu)的一個例子的方框圖。圖8所示的電子電路至少包括時序電路2011、時序電路2012、控制電路2022A和控制電路2022B。另外，其結(jié)構(gòu)與圖3所示的電子電路相同的部分適當?shù)卦龍D3所示的電子電路的說明，而對于其他部分以下進行說明。控制電路2022A具有從時序電路2011輸入信號S24，并將根據(jù)被輸入的信號S24而設定電壓狀態(tài)的信號作為信號S23輸出到時序電路2011的功能。另外，例如，控制電路2022A可以電連接于時序電路2011?？刂齐娐?022B具有從時序電路2012輸入信號S27，并將根據(jù)被輸入的信號S27而設定電壓狀態(tài)的信號作為信號S26輸出到時序電路2012的功能。另外，例如，控制電路2022B可以電連接于時序電路2012。另外，在本實施方式的電子電路中，不一定需要設置時序電路2012和控制電路2022B。如圖8所示的一個例子那樣，本實施方式的電子電路的一個例子具有時序電路（如時序電路2011）及控制電路（如控制電路2022A），其中時序電路被輸入第一信號（如信號S21）、第二信號（如信號S22）和第三信號（如信號S23）并輸出第四信號（如信號S24），并且控制電路控制輸入到時序電路的信號的任一（如信號S23）的電壓狀態(tài)。另外，本發(fā)明不局限于此，例如，本實施方式的電子電路還可以采用如下結(jié)構(gòu)，即該電子電路包括：使用N個的時序電路構(gòu)成的N級時序電路；控制電路，該控制電路被輸入從第K級（K為1至N的自然數(shù)）時序電路輸出的信號，并將根據(jù)被輸入的信號的電壓狀態(tài)而設定電壓狀態(tài)的信號輸出到第K級時序電路。以下，參照圖9說明本實施方式中的電子電路的操作的一個例子。圖9是示出圖8所示的電子電路的操作的一個例子的時序圖，并分別示出信號S21至信號S27的信號波形。在將參照圖9說明的圖8所示的電子電路的操作的一個例子中，在如下條件下進行說明：信號S21至信號S27為二值的數(shù)字信號；信號S22為第一時鐘信號；并且，信號S25為第一時鐘信號的反相時鐘信號。另外，在本實施方式中的電子電路的操作中，可以使圖9所示的各信號的電壓狀態(tài)反轉(zhuǎn)。如圖9所示那樣，圖8所示的電子電路的操作的一個例子可以被分成期間221、期間222和期間223。以下，說明各期間中的操作。首先，在期間221中，在時刻C1，信號S21成為高電平，信號S22成為低電平，并且信號S25成為高電平。此時，時序電路2011成為置位狀態(tài)。另外，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，當信號S24成為低電平時，作為控制電路2022A的輸出信號的信號S23根據(jù)信號S24的電壓狀態(tài)而成為高電平。另外，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為低電平。再者，當信號S27成為低電平時，作為控制電路2022B的輸出信號的信號S26根據(jù)信號S27的電壓狀態(tài)而成為高電平。接著，在期間222中，在時刻C2，信號S21成為低電平，信號S22成為高電平，并且信號S25成為低電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為高電平。再者，當信號S24成為高電平時，信號S23根據(jù)信號S24的電壓狀態(tài)而成為低電平，另外，時序電路2012成為置位狀態(tài)。另外，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為低電平。當信號S27成為低電平時，信號S26根據(jù)信號S27的電壓狀態(tài)而成為高電平。接著，在期間223中，在時刻C3，信號S21一直為低電平，信號S22成為低電平，并且信號S25成為高電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，當信號S24成為低電平時，信號S23根據(jù)信號S24的電壓狀態(tài)而成為高電平。當信號S23成為高電平時，時序電路2011成為復位狀態(tài)。在時序電路2011處于復位狀態(tài)的期間，信號S24維持低電平。另外，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為高電平。當信號S27成為高電平時，信號S26根據(jù)信號S27的電壓狀態(tài)而成為低電平。如上述圖8及圖9的說明那樣，通過使本實施方式的電子電路操作，可以根據(jù)時序電路的輸出信號的電壓狀態(tài)而設定輸入到該時序電路的信號的電壓狀態(tài)。因此，可以在時序電路的輸出信號從第一電壓狀態(tài)變成第二電壓狀態(tài)之后將時序電路的復位信號設定為第一電壓狀態(tài)，例如，即使時序電路內(nèi)的操作延遲，也根據(jù)該時序電路的輸出信號的電壓狀態(tài)而設定輸入到該時序電路的復位信號的電壓狀態(tài)。由此，可以抑制時序電路中的操作不良。再者，參照圖10A至圖10C說明本實施方式的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子。圖10A至圖10C是示出圖8所示的電子電路中的控制電路（控制電路2022A）的電路結(jié)構(gòu)的一個例子的電路圖。另外，在圖10A至圖10C所示的控制電路的說明中，適當?shù)匾脠D8所示的電子電路的說明。圖10A所示的控制電路具有反相器2251，并且將信號S24輸入到反相器2251并從反相器2251輸出信號S23。另外，圖10A所示的控制電路具有一個反相器，但是不局限于此，本實施方式的電子電路中的控制電路可以采用2L-1個（L為自然數(shù)）反相器串聯(lián)電連接的結(jié)構(gòu)。再者，圖10B和圖10C示出圖10A所示的反相器2251的電路結(jié)構(gòu)的一個例子。圖10B所示的反相器具有晶體管2253及晶體管2254。在圖10A至圖10C所示的控制電路中，以其導電型均相同的場效應晶體管作為晶體管的一個例子。與使用多個不同導電型的晶體管時相比，使用其導電型均相同的晶體管時的制造工序數(shù)更小。晶體管2253的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管2254的源極和漏極中的一方電連接于晶體管2253的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。在圖10B所示的反相器中，將信號S24輸入到晶體管2254的柵極，并以晶體管2253的源極和漏極中的另一方的電壓作為信號S23輸出。圖10C所示的反相器除了具有圖10B所示的電路結(jié)構(gòu)以外，還具有晶體管2255及晶體管2256。晶體管2255的柵極電連接于晶體管2253的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2253的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2256的源極和漏極中的一方電連接于晶體管2255的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2254的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖10C所示的反相器中，將信號S24輸入到晶體管2254的柵極，并以晶體管2255的源極和漏極中的另一方的電壓作為信號S23輸出。另外，圖10C所示的反相器可以使其輸出信號的電壓高于圖10B所示的反相器的輸出信號的電壓。如圖10A至圖10C所示的一個例子那樣，本實施方式的電子電路中的控制電路可以具有反相器。通過采用該結(jié)構(gòu)，可以輸出根據(jù)輸入到控制電路的信號的電壓狀態(tài)而設定電壓狀態(tài)的信號作為輸出信號。另外，因為被輸入時序電路的輸出信號的節(jié)點與輸出將輸入到時序電路的信號的節(jié)點不是電連接的，所以可以抑制時序電路的輸出信號的延遲影響到輸入到時序電路的信號。另外，也可以將圖10A至圖10C所示的控制電路的結(jié)構(gòu)應用于圖8所示的控制電路2022B。此時，在上述圖10A至圖10C所示的控制電路的說明中，信號S23成為信號S26，信號S24成為信號S27。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式4在本實施方式中，說明本發(fā)明的一個方式的電子電路的一個例子。以下，參照圖11說明本實施方式中的電子電路的結(jié)構(gòu)。圖11是示出本實施方式中的電子電路的結(jié)構(gòu)的一個例子的方框圖。圖11所示的電子電路至少包括時序電路2011、時序電路2012和控制電路2023。另外，其結(jié)構(gòu)與圖3所示的電子電路相同的部分適當?shù)卦龍D3所示的電子電路的說明，而對于其他部分以下進行說明。控制電路2023具有從時序電路2011輸入信號S24，從時序電路2012輸入信號S27，并將根據(jù)被輸入的信號S24及信號S27的電壓狀態(tài)而設定電壓狀態(tài)的信號作為信號S23輸出到時序電路2011的功能。另外，例如，控制電路2023可以電連接于時序電路2011及時序電路2012。如圖11所示的一個例子那樣，本實施方式的電子電路的一個例子具有第一時序電路（如時序電路2011）、第二時序電路（如時序電路2012）和控制電路（如控制電路2023），其中第一時序電路被輸入第一信號、第二信號和第三信號并輸出第四信號，第二時序電路被輸入第四信號、第五信號和第六信號并輸出第七信號，并且控制電路控制輸入到第一時序電路的信號的任一（如信號S23）的電壓狀態(tài)。另外，本發(fā)明不局限于此，例如，本實施方式的電子電路還可以采用如下結(jié)構(gòu)，即該電子電路包括：具有N+1個的時序電路的N+1級時序電路；控制電路，該控制電路被輸入第K級時序電路及第K+1級時序電路的輸出信號，并將根據(jù)被輸入的信號的電壓狀態(tài)而設定電壓狀態(tài)的信號輸出到第K級時序電路。以下，參照圖12說明本實施方式中的電子電路的操作的一個例子。圖12是示出圖11所示的電子電路的操作的一個例子的時序圖，并分別示出信號S21至信號S27的信號波形。在將參照圖12說明的圖11所示的電子電路的操作的一個例子中，在如下條件下進行說明：信號S21至信號S27為二值的數(shù)字信號；信號S22作為第一時鐘信號；并且，信號S25為第一時鐘信號的反相時鐘信號。另外，在本實施方式中的電子電路的操作中，可以使圖12所示的各信號的電壓狀態(tài)反轉(zhuǎn)。如圖12所示那樣，圖11所示的電子電路的操作的一個例子可以被分成期間231、期間232和期間233。以下，說明各期間中的操作。首先，在期間231中，在時刻D1，信號S21成為高電平，信號S22成為低電平，信號S25成為高電平，信號S26一直為低電平。此時，時序電路2011成為置位狀態(tài)。另外，作為時序電路2011的輸出信號的信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為低電平。再者，當信號S24成為低電平并且信號S27成為低電平時，作為控制電路2023的輸出信號的信號S23根據(jù)信號S24及信號S27的電壓狀態(tài)而成為低電平。接著，在期間232中，在時刻D2中，信號S21成為低電平，信號S22成為高電平，信號S25成為低電平，并且信號S26一直為低電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為高電平。再者，當信號S24成為高電平時，時序電路2012成為置位狀態(tài)。另外，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而維持低電平。再者，當信號S24成為高電平并且信號S27成為低電平時，信號S23根據(jù)信號S24及信號S27的電壓狀態(tài)而維持低電平。接著，在期間233中，在時刻D3，信號S21一直為低電平，信號S22成為低電平，信號S25成為高電平，并且信號S26一直為低電平。此時，信號S24根據(jù)信號S21至信號S23的電壓狀態(tài)而成為低電平。再者，信號S27根據(jù)信號S24至信號S26的電壓狀態(tài)而成為高電平。再者，當信號S24成為低電平并且信號S27成為高電平時，信號S23根據(jù)信號S24及信號S27的電壓狀態(tài)而成為高電平。當信號S23成為高電平時，時序電路2011成為復位狀態(tài)。在時序電路2011處于復位狀態(tài)的期間，信號S24維持低電平。如圖12所示的一個例子那樣，通過使本實施方式的電子電路操作，可以根據(jù)多個時序電路中的輸出信號的電壓狀態(tài)而設定輸入到一個時序電路的信號中的至少一個信號的電壓狀態(tài)。因此，可以在第一時序電路的輸出信號從第一電壓狀態(tài)變成第二電壓狀態(tài)之后將第一時序電路的復位信號設定為第一電壓狀態(tài)，再者，與使用一個時序電路的輸出信號來控制輸入到時序電路的信號的電壓狀態(tài)時相比，可以更正確地控制輸出信號的電壓狀態(tài)。例如，即使各時序電路內(nèi)的操作延遲，也根據(jù)各時序電路的輸出信號的電壓狀態(tài)而設定輸入到一個時序電路的復位信號的電壓狀態(tài)。由此，可以抑制時序電路中的操作不良，而可以抑制電子電路中的操作不良。再者，參照圖13A至圖13G說明本實施方式的電子電路中的控制電路的電路結(jié)構(gòu)的一個例子。圖13A至圖13G是示出圖11所示的電子電路中的控制電路（控制電路2023）的電路結(jié)構(gòu)的一個例子的電路圖。圖13A所示的控制電路具有反相器241和“或非（NOR）”門（也稱為“或非”電路）242，“或非”門242電連接于反相器241，并且將信號S24輸入到“或非”門242，將信號S27輸入到反相器241并從“或非”門242輸出信號S23。再者，圖13B示出圖13A所示的控制電路的電路結(jié)構(gòu)的一個例子。圖13B所示的控制電路具有晶體管2411、晶體管2412、晶體管2421、晶體管2422和晶體管2423。另外，在圖13A至圖13G所示的控制電路中，以其導電型均相同的場效應晶體管作為晶體管的一個例子。與使用多個不同導電型的晶體管時相比，使用其導電型均相同的晶體管時的制造工序數(shù)更小。晶體管2411的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管2412的源極和漏極中的一方電連接于晶體管2411的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的一方。晶體管2421的柵極以及源極和漏極中的一方被施加與晶體管2411的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2422的源極和漏極中的一方電連接于晶體管2421的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2412的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。晶體管2423的柵極電連接于晶體管2411的源極和漏極中的另一方，源極和漏極中的一方電連接于晶體管2421的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2412的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖13B所示的控制電路中，將信號S24輸入到晶體管2422的柵極，將信號S27輸入到晶體管2412的柵極，并以晶體管2421的源極和漏極中的另一方的電壓作為信號S23輸出。圖13C所示的控制電路除了具有圖13B所示的電路結(jié)構(gòu)以外，還具有晶體管2424、晶體管2425和晶體管2426。晶體管2424的柵極電連接于晶體管2421的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2411的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2425的源極和漏極中的一方電連接于晶體管2424的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2412的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。晶體管2426的柵極電連接于晶體管2411的源極和漏極中的另一方，源極和漏極中的一方電連接于晶體管2424的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2412的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖13C所示的控制電路中，將信號S24輸入到晶體管2422的柵極及晶體管2425的柵極，將信號S27輸入到晶體管2412的柵極，并以晶體管2424的源極和漏極中的另一方的電壓作為信號S23輸出。圖13D所示的控制電路除了具有圖13C所示的控制電路的電路結(jié)構(gòu)以外，還具有晶體管2413和晶體管2414。晶體管2413的柵極電連接于晶體管2411的源極和漏極中的另一方，并且源極和漏極中的一方被施加與晶體管2411的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管2414的源極和漏極中的一方電連接于晶體管2413的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。再者，與圖13C所示的控制電路不同，在圖13D所示的控制電路中，晶體管2426的柵極電連接于晶體管2413的源極和漏極中的另一方。在圖13D所示的控制電路中，將信號S24輸入到晶體管2422的柵極及晶體管2425的柵極，將信號S27輸入到晶體管2412的柵極及晶體管2414的柵極，并以晶體管2424的源極和漏極中的另一方的電壓作為信號S23輸出。圖13E所示的控制電路具有反相器2431和“與（AND）”門（也稱為“與”電路）2432，“與”門2432電連接于反相器2431，并且將信號S24輸入到反相器2431，將信號S27輸入到“與”門2432并從“與”門2432輸出信號S23。圖13F所示的控制電路具有晶體管2441、晶體管2442、晶體管2443和晶體管2444。將信號S27輸入到晶體管2441的源極和漏極中的一方。晶體管2442的源極和漏極中的一方電連接于晶體管2441的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1或電壓V2。晶體管2443的柵極電連接于晶體管2441的源極和漏極中的另一方，并且源極和漏極中的一方被輸入信號S27。晶體管2444的源極和漏極中的一方電連接于晶體管2443的源極和漏極中的另一方，并且源極和漏極中的另一方被施加與晶體管2442的源極和漏極中的另一方相同的電壓（電壓V1或電壓V2）。在圖13F所示的控制電路中，將信號S24輸入到晶體管2442的柵極及晶體管2444的柵極，將信號S27輸入到晶體管2441的柵極以及源極和漏極中的一方及晶體管2443的源極和漏極中的一方，并以晶體管2443的源極和漏極中的另一方的電壓作為信號S23輸出。圖13G所示的控制電路具有電容元件2451和晶體管2452。晶體管2452的源極和漏極中的一方電連接于電容元件2451的第二端子，并且源極和漏極中的另一方被施加電壓V1或電壓V2。在圖13G所示的控制電路中，將信號S24輸入到晶體管2452的柵極，通過電容元件2451的第一端子輸入信號S27，并以電容元件2451的第二端子的電壓作為信號S23輸出。圖13A至圖13G所示的控制電路具有被輸入兩個信號且輸出一個信號的邏輯電路。通過采用該結(jié)構(gòu)，可以更正確地設定輸出信號的狀態(tài)。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式5在本實施方式中，說明本發(fā)明的一個方式的電子電路中的時序電路的電路結(jié)構(gòu)的一個例子。以下，參照圖14A至圖14E說明本實施方式的時序電路的電路結(jié)構(gòu)的一個例子。圖14A至圖14E是示出本實施方式的時序電路的電路結(jié)構(gòu)的一個例子的電路圖。圖14A所示的時序電路具有晶體管311、晶體管312和晶體管313。另外，以其導電型均相同的場效應晶體管作為圖14A至圖14E所示的晶體管的一個例子。與使用多個不同導電型的晶體管時相比，使用其導電型均相同的晶體管時的制造工序數(shù)更小。晶體管311的源極和漏極中的一方被輸入信號S31。晶體管312的柵極電連接于晶體管311的源極和漏極中的另一方。另外，晶體管312的柵極與另一元件的連接部分也被稱為節(jié)點N1。晶體管313的源極和漏極中的一方電連接于晶體管311的源極和漏極中的另一方，并且源極和漏極中的另一方被施加電壓V1或電壓V2。在圖14A所示的時序電路中，將信號S31輸入到晶體管311的柵極和源極和漏極中的一方，將信號S32輸入到晶體管312的源極和漏極中的一方，將信號S33輸入到晶體管313的柵極，并以晶體管312的柵極和源極和漏極中的另一方的電壓作為信號S34輸出。另外，圖14A所示的時序電路還可以采用如下結(jié)構(gòu)：晶體管311的源極和漏極中的一方被輸入作為信號S32的反相時鐘信號的信號S35來代替信號S31。另外，圖14A所示的時序電路還可以采用如下結(jié)構(gòu)：晶體管311的源極和漏極中的一方被施加電壓V1及電壓V2中的一方，并且晶體管313的源極和漏極中的另一方被施加電壓V1及電壓V2中的另一方，來代替將信號S31輸入到晶體管311的源極和漏極中的一方。另外，圖14A所示的時序電路還可以采用如下結(jié)構(gòu)：如圖14B所示那樣，晶體管313的柵極電連接于晶體管311的源極和漏極中的另一方，并且晶體管313的源極和漏極中的另一方被輸入信號S33，來代替將信號S33輸入到晶體管313的柵極并將電壓V1或電壓V2施加到晶體管313的源極和漏極中的另一方。圖14C所示的時序電路除了具有圖14A所示的時序電路的結(jié)構(gòu)以外，還具有晶體管314。另外，對于圖14C所示的時序電路中的與圖14A相同的部分適當?shù)匾脠D14A所示的時序電路的說明，而對于其他部分以下進行說明。晶體管314的源極和漏極中的一方電連接于晶體管312的源極和漏極中的另一方，并且其源極和漏極中的另一方被施加與晶體管313的源極和漏極中的另一方相同的電壓（電壓V1或電壓V2）。另外，在圖14C所示的時序電路中，晶體管314的柵極被輸入信號S33。另外，圖14C所示的時序電路也可以采用如下結(jié)構(gòu)：晶體管314的柵極被輸入信號S36來代替信號S33。圖14D所示的時序電路除了具有圖14A所示的時序電路的結(jié)構(gòu)以外，還具有晶體管315。另外，對于圖14D所示的時序電路中的與圖14A所示的時序電路相同的部分適當?shù)匾脠D14A所示的時序電路的說明，而對于其他部分以下進行說明。晶體管315的柵極電連接于晶體管311的源極和漏極中的另一方，并且其源極和漏極中的一方電連接于晶體管312的源極和漏極中的一方。另外，圖14D所示的時序電路輸出晶體管315的源極和漏極中的另一方的電壓作為信號S37。圖14E所示的時序電路除了具有圖14C所示的時序電路的結(jié)構(gòu)以外，還具有控制電路316和晶體管317。另外，對于圖14E所示的時序電路中的與圖14C所示的時序電路相同的部分適當?shù)匾脠D14C所示的時序電路的說明，而對于其他部分以下進行說明。控制電路316具有被輸入信號S38并輸出根據(jù)被輸入的信號S38的電壓狀態(tài)而設定電壓狀態(tài)的信號作為信號S39的功能。晶體管317的柵極從控制電路316被輸入信號S39，其源極和漏極中的一方電連接于晶體管312的柵極，并且其源極和漏極中的另一方被施加與晶體管314的源極和漏極中的另一方相同的電壓（電壓V1或電壓V2）。再者，參照圖15A至圖15F說明控制電路316的電路結(jié)構(gòu)的一個例子。圖15A至圖15F是示出圖14E所示的時序電路中的控制電路（控制電路316）的電路結(jié)構(gòu)的一個例子的電路圖。圖15A所示的控制電路具有晶體管3611、晶體管3612。另外，在圖15A至圖15F中，以其導電型均相同的場效應晶體管作為晶體管的一個例子。與使用多個不同導電型的晶體管時相比，使用其導電型均相同的晶體管時的制造工序數(shù)更小。晶體管3611的柵極以及源極和漏極中的一方被施加電壓V1和電壓V2中的一方。晶體管3612的源極和漏極中的一方電連接于晶體管3611的源極和漏極中的另一方，并且其源極和漏極中的另一方被施加電壓V1和電壓V2中的另一方。在圖15A所示的控制電路中，將信號S38輸入到晶體管3612的柵極，并以晶體管3611的源極和漏極中的另一方的電壓作為信號S39輸出。圖15B所示的控制電路除了具有圖15A所示的控制電路的結(jié)構(gòu)以外，還具有晶體管3613和晶體管3614。另外，對于圖15B所示的控制電路中的與圖15A所示的控制電路相同的部分適當?shù)匾脠D15A所示的控制電路的說明，而對于其他部分以下進行說明。晶體管3613的柵極電連接于晶體管3611的源極和漏極中的另一方，并且其源極和漏極中的一方被施加與晶體管3611的源極和漏極中的一方相同的電壓（電壓V1和電壓V2中的一方）。晶體管3614的源極和漏極中的一方電連接于晶體管3613的源極和漏極中的另一方，并且其源極和漏極中的另一方被施加與晶體管3612的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。另外，圖15B所示的控制電路還可以采用如下結(jié)構(gòu)：晶體管3611的柵極、其源極和漏極中的一方以及晶體管3613的源極和漏極中的一方被輸入信號S32，來代替被施加電壓V1和電壓V2中的一方。另外，圖15B所示的控制電路輸出晶體管3613的源極和漏極中的另一方的電壓作為信號S39，來代替輸出晶體管3611的源極和漏極中的另一方的電壓作為信號S39。圖15C所示的時序電路除了具有圖15A所示的控制電路的電路結(jié)構(gòu)以外，還具有晶體管3615。另外，對于圖15C所示的控制電路中的與圖15A所示的控制電路相同的部分適當?shù)匾脠D15A所示的控制電路的說明，而對于其他部分以下進行說明。晶體管3615的源極和漏極中的一方電連接于晶體管3611的源極和漏極中的另一方，并且其源極和漏極中的另一方被施加與晶體管3612的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。另外，在圖15C所示的控制電路中，晶體管3615的柵極被輸入信號S35。圖15D所示的控制電路除了具有組合了圖15B和圖15C所示的控制電路的結(jié)構(gòu)的結(jié)構(gòu)以外，還具有晶體管3616。另外，對于圖15D所示的控制電路中的與圖15B和圖15C所示的控制電路相同的部分適當?shù)匾脠D15B和圖15C所示的控制電路的說明，而對于其他部分以下進行說明。晶體管3616的源極和漏極中的一方電連接于晶體管3613的源極和漏極中的另一方，并且其源極和漏極中的另一方被施加與晶體管3612的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。在圖15D所示的控制電路中，晶體管3616的柵極被輸入信號S35。圖15E所示的控制電路除了具有圖15A所示的控制電路的結(jié)構(gòu)以外，還具有晶體管3617。另外，對于圖15E所示的控制電路中的與圖15A所示的控制電路相同的部分適當?shù)匾脠D15A所示的控制電路的說明，而對于其他部分以下進行說明。晶體管3617的源極和漏極中的一方電連接于晶體管3612的柵極，并且其源極和漏極中的另一方被施加與晶體管3612的源極和漏極中的另一方相同的電壓（電壓V1和電壓V2中的另一方）。另外，在圖15E所示的控制電路中，晶體管3617的柵極被輸入信號S31。圖15F所示的控制電路具有電容元件3621和晶體管3622。電容元件3621通過第一端子被輸入信號S32。晶體管3622的源極和漏極中的一方電連接于電容元件3621的第二端子，并且其源極和漏極中的另一方被施加電壓V1或電壓V2。在圖15F所示的控制電路中，通過電容元件3621的第一端子被輸入信號S32，晶體管3622的柵極被輸入信號S38，并且輸出電容元件3621的第二端子的電壓作為信號S39。另外，例如，信號S31可以用作時序電路的起始信號（也稱為STSC），例如，信號S31相當于實施方式1的信號S1。另外，例如，信號S32可以用作時序電路的時鐘信號（CKSC1），例如，信號S32相當于實施方式1的信號S2。另外，例如，信號S33可以用作時序電路的復位信號（RESC），例如，信號S33相當于實施方式1的信號S3。另外，信號S34及信號S37可以用作時序電路的輸出信號，例如，信號S34相當于實施方式1的信號S4。例如，信號S34可以用作時序電路的輸出信號（也稱為OUTSC1），而信號S37可以用作時序電路的輸出信號（也稱為OUTSC2）。例如，信號S35可以用作時序電路的第二時鐘信號（也稱為CKSC2）。例如，信號S36可以用作時序電路的第二復位信號。作為信號S36，例如，在采用具有多級時序電路的結(jié)構(gòu)時，可以將第K+1級時序電路的輸出信號用于第K級時序電路的第二復位信號。作為信號S38，例如，如圖14E所示，可以使用節(jié)點N1的電壓的信號（也稱為信號N1）。另外，本發(fā)明不局限于此，而也可以作為信號S38使用信號S34來代替信號N1。信號S39可以用作控制電路316的輸出信號（也稱為OUT316）。以下，參照圖16說明本實施方式中的時序電路的操作的一個例子。圖16是示出圖14A所示的時序電路的操作的一個例子的時序圖。另外，作為將參照圖16說明的圖14A所示的時序電路的操作的一個例子，在如下條件下進行說明：時序電路為上述實施方式2的電子電路中的時序電路；作為一個例子，晶體管311至313都是N型晶體管；信號S31至信號S34都為二值的數(shù)字信號；信號S32為時鐘信號；并且，晶體管313的源極和漏極中的另一方被施加接地電位。另外，在本實施方式中的時序電路的操作中，可以使圖16所示的各信號的電壓狀態(tài)反轉(zhuǎn)。如圖16所示那樣，圖14A所示的時序電路的操作的一個例子可以被分成期間351、期間352和期間353。以下，說明各期間中的操作。首先，在期間351中，在時刻E1，信號S31成為高電平，信號S32成為低電平，并且信號S33成為低電平。此時，時序電路成為置位狀態(tài)。再者，晶體管311成為導通（ON）狀態(tài)，并且節(jié)點N1的電位開始升高。節(jié)點N1的電位升高到VH－Vth311（晶體管311的閾值電壓），當節(jié)點N1的電位成為VH－Vth311時，晶體管311成為截止（OFF）狀態(tài)，并且節(jié)點N1成為浮動狀態(tài)。再者，當節(jié)點N1的電位的絕對值大于晶體管312的閾值電壓（Vth312）的絕對值時，晶體管312成為導通狀態(tài)，并且信號S34成為低電平。接著，在期間352中，在時刻E2，信號S31成為低電平，信號S32成為高電平，并且信號S33成為低電平。此時，因為晶體管311一直為截止狀態(tài)，所以節(jié)點N1的電位一直為VH－Vth311。當節(jié)點N1的電位一直為VH－Vth311時，晶體管312一直為導通狀態(tài)，并且當晶體管312的源極和漏極中的一方的電位為VH時，晶體管312的源極和漏極中的另一方的電位開始升高。結(jié)果，因為節(jié)點N1是浮動狀態(tài)，所以節(jié)點N1根據(jù)輸出信號的電位而開始升高，這是由形成在晶體管312中的柵極與源極和漏極中的另一方之間的電容（如寄生電容）而成的電容耦合所引起的。這就是所謂的自舉操作。節(jié)點N1的電位升高到比期間351中的節(jié)點N1的電位與晶體管312的閾值電壓之和更大的數(shù)值，即VH＋Vth312＋Va(Va為任意的正的數(shù)值)。此時，晶體管312一直為導通狀態(tài)。接著，在期間353中，在時刻E3，信號S31成為低電平，信號S32成為低電平，并且信號S33一直為低電平。此時，晶體管312一直為導通狀態(tài)，并且當晶體管312的源極和漏極中的一方的電位為VL時，晶體管312的源極和漏極中的另一方的電位開始下降。因為節(jié)點N1是浮動狀態(tài)，所以節(jié)點N1因由形成在晶體管312中的柵極與源極和漏極中的另一方之間的電容而成的電容耦合而開始下降。節(jié)點N1的電位下降到VL＋Vth312，并且當節(jié)點N1的電位成為VL＋Vth312時，晶體管312成為截止狀態(tài)。另外，在參照圖16說明的圖14A所示的時序電路的操作的一個例子中，VL＋Vth312＝VH－Vth311，但是本發(fā)明不局限于此，在本實施方式的時序電路中，也可以是VL＋Vth312與VH－Vth311不同的值。此時，信號S34成為低電平。再者，在時刻E4，當信號S33成為高電平時，晶體管313成為導通狀態(tài)，節(jié)點N1的電位成為VGND，時序電路成為復位狀態(tài)，并且在復位狀態(tài)的期間，晶體管312維持截止狀態(tài)。如圖14A至圖14E和圖15A至圖15F所示的一個例子那樣，例如，本實施方式的電子電路中的時序電路使用其導電型相同的場效應晶體管構(gòu)成。與使用多個不同導電型的晶體管時相比，使用其導電型相同的晶體管時的制造工序數(shù)更小。另外，本實施方式還可以與其他實施方式適當?shù)亟M合并替換。實施方式6在本實施方式中，說明在將晶體管用于本發(fā)明的一個方式的電子電路時可以應用的晶體管的結(jié)構(gòu)的一個例子。（結(jié)構(gòu)1）以下，參照圖17說明本實施方式中的可以應用于本發(fā)明的一個方式的電子電路的晶體管的結(jié)構(gòu)的一個例子。圖17是示出本實施方式中的可以應用于本發(fā)明的一個方式的電子電路的晶體管的結(jié)構(gòu)的一個例子的截面圖。圖17所示的晶體管在襯底1101上具有柵電極1103、微晶半導體層1115a、混合層1115b、包含非晶半導體的層1129c、設置在柵電極1103和微晶半導體層1115a之間的柵極絕緣層1105、與包含非晶半導體的層1129c接觸的具有用作源區(qū)或漏區(qū)的區(qū)域的雜質(zhì)半導體層1127以及接觸于雜質(zhì)半導體層1127的布線1125。另外，在本說明書中，在記載有“A設置在B上”或者“A設置在B之上”的情況下，A未必一定要直接接觸地設置在B之上，而除了沒有特別的指定的情況以外，例如也包括在截面圖中另一對象物介于A和B之間的情況。這里，A和B是對象物(如裝置、元件、電路、布線、電極、端子、膜、層等)。另外，記載有“A設置在B之下”的情況也與上述同樣，A未必一定要直接接觸地設置在B之下，而除了沒有特別的指定的情況以外，例如也包括在截面圖中另一對象物介于A和B之間的情況。作為襯底1101，除了玻璃襯底、陶瓷襯底以外，還可以使用具有可承受本制造工序的處理溫度的程度的耐熱性的塑料襯底等。另外，當襯底1101不需要具有透光性時，也可以使用在其表面設置有絕緣層的如不銹鋼合金等的金屬襯底作為襯底1101。作為玻璃襯底，例如可以使用如鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋁硅酸鹽玻璃等的無堿玻璃襯底。另外，作為襯底1101，可以使用第3代（550mm′650mm）、第3.5代（600mm′720mm或620mm′750mm）、第4代（680mm′880mm或730mm′920mm）、第5代（1100mm′1300mm）、第6代（1500mm′1850mm）、第7代（1870mm′2200mm）、第8代（2200mm′2400mm）、第9代（2400mm′2800mm、2450mm′3050mm）、第10代（2950mm′3400mm）等的玻璃襯底。柵電極1103可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料而形成，另外，柵電極1103可以通過層疊可應用于柵電極1103的形成的材料而形成。另外，柵電極1103也可以使用以摻雜了磷等雜質(zhì)元素的多晶硅為代表的半導體層或AgPdCu合金而形成。作為柵電極1103的兩層的疊層結(jié)構(gòu)，優(yōu)選使用在鋁層上層疊有鉬層的兩層結(jié)構(gòu)、在銅層上層疊有鉬層的兩層結(jié)構(gòu)、在銅層上層疊有氮化鈦層或氮化鉭層的兩層結(jié)構(gòu)或氮化鈦層和鉬層的兩層結(jié)構(gòu)。作為柵電極1103的三層的疊層結(jié)構(gòu)，優(yōu)選采用層疊有鎢層或氮化鎢層、鋁和硅的合金層或鋁和鈦的合金層以及氮化鈦層或鈦層的結(jié)構(gòu)。通過在電阻低的層上層疊用作阻擋層的金屬層，可以降低電阻，并且可以防止金屬元素從金屬層擴散到半導體層。另外，為了提高柵電極1103和襯底1101的密合性，也可以將上述金屬材料的氮化物層設置在襯底1101和柵電極1103之間。通過利用CVD法或濺射法等并使用氧化硅層、氮化硅層、氧氮化硅層或氮氧化硅層的單層或疊層，可以形成柵極絕緣層1105。注意，在本說明書中，氧氮化硅是指其組成中的氧含量大于氮含量的物質(zhì)，優(yōu)選的是在使用盧瑟福反散射能譜法（RBS:RutherfordBackscatteringSpectrometry）及氫前向散射法（HFS:HydrogenForwardScattering）進行測量時，作為組成范圍包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、以及0.1原子％至10原子％的氫的物質(zhì)。另外，氮氧化硅是指其組成中的氮含量大于氧含量的物質(zhì)，優(yōu)選的是在使用RBS及HFS進行測量時，作為組成范圍包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氫的物質(zhì)。然而，當將構(gòu)成氧氮化硅或氮氧化硅的原子的總計為100原子％時，氮、氧、硅及氫的含有比率包含在上述范圍內(nèi)。構(gòu)成微晶半導體層1115a的微晶半導體是指具有非晶和結(jié)晶結(jié)構(gòu)（包含單晶、多晶）的中間結(jié)構(gòu)的半導體。微晶半導體是具有在自由能方面較穩(wěn)定的第三狀態(tài)的半導體，并且是具有短程有序且晶格應變的結(jié)晶半導體，結(jié)晶粒徑為2nm以上200nm以下、優(yōu)選為10nm以上80nm以下、更優(yōu)選為20nm以上50nm以下的柱狀結(jié)晶或針狀結(jié)晶在相對于襯底表面沿法線方向生長。因此，在柱狀晶體或針狀晶體的界面有時形成有晶粒界面。作為微晶半導體的代表實例的微晶硅的拉曼光譜偏移到低于顯示單晶硅的520cm-1的波數(shù)一側(cè)。即，在表示單晶硅的520cm-1和表示非晶硅的480cm-1之間示出微晶硅的拉曼光譜的峰。此外，在微晶半導體中含有至少1原子％或其以上的氫或鹵素，以便終結(jié)懸空鍵（danglingbond）。再者，通過對微晶半導體添加稀有氣體元素比如氦、氬、氪或氖等來進一步促進晶格應變，可以獲得穩(wěn)定性得到提高的優(yōu)良微晶半導體。例如在美國專利4,409,134號中公開關于這種微晶半導體的記載。另外，通過將在微晶半導體層1115a中含有的氧及氮的通過二次離子質(zhì)譜分析技術測量的濃度設定為低于1×1018atoms/cm3，可以提高微晶半導體層1115a的結(jié)晶性。包含非晶半導體的層1129c具有非晶結(jié)構(gòu)。再者，還有如下情況：除了具有非晶結(jié)構(gòu)以外，還包含粒徑為1nm以上10nm以下，優(yōu)選為1nm以上5nm以下的半導體晶粒。這里，與現(xiàn)有的非晶半導體層相比，利用CPM(Constantphotocurrentmethod，即定光電流法)或光致發(fā)光光譜（photoluminescencespectroscopy）測定而測定出的Urbach邊的能量少且缺陷吸收光譜量少的半導體層被稱為包含非晶半導體的層1129c。換言之，與現(xiàn)有的非晶半導體層相比，缺陷少且在其價電子帶的帶邊中的能級的尾（下端）的斜率陡峭的具有高秩序性的半導體層被稱為包含非晶半導體的層1129c。因為包含非晶半導體的層1129c的價電子帶的帶邊中的能級的尾（下端）的斜率陡峭，所以帶隙變寬，并且隧道電流不容易流動。另外，包含非晶半導體的層1129c的非晶半導體典型地是指非晶硅。另外，包含非晶半導體的層1129c也可以具有氮、NH基或NH2基。圖18A和圖18B示出圖17的柵極絕緣層1105與用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127之間的放大圖，尤其是對于混合層1115b進行詳細的說明。如圖18A所示，混合層1115b設置在微晶半導體層1115a與包含非晶半導體的層1129c之間。另外，混合層1115b具有微晶半導體區(qū)域1108a和填充在該微晶半導體區(qū)域1108a之間的非晶半導體區(qū)域1108b。具體地說，混合層1115b由從微晶半導體層1115a延伸并呈凸狀的微晶半導體區(qū)域1108a和由與包含非晶半導體的層1129c相同的半導體形成的非晶半導體區(qū)域1108b形成。另外，混合層1115b所包含的非晶半導體區(qū)域1108b有時包含粒徑為1nm以上10nm以下，優(yōu)選為1nm以上5nm以下的半導體晶粒。微晶半導體區(qū)域1108a為其前端從柵極絕緣層1105向包含非晶半導體的層1129c變窄的凸狀或錐形狀的微晶半導體結(jié)晶的區(qū)域。另外，微晶半導體區(qū)域1108a也可以為其寬度從柵極絕緣層1105向包含非晶半導體的層1129c變寬的凸狀或錐形狀的微晶半導體結(jié)晶的區(qū)域。當在混合層1115b中微晶半導體區(qū)域1108a為其前端從柵極絕緣層1105向包含非晶半導體的層1129c變窄的凸狀或錐形狀的半導體晶粒的區(qū)域時，微晶半導體層1115a一側(cè)的微晶半導體區(qū)域的比率比包含非晶半導體的層1129c一側(cè)高。這是因為如下緣故：微晶半導體區(qū)域1108a的結(jié)晶從微晶半導體層1115a的表面在膜厚度方向上生長，但是，通過使原料氣體包括包含氮的氣體，或者，使原料氣體包括包含氮的氣體并使相對于硅烷的氫的流量為比微晶半導體膜的成膜條件低，微晶半導體區(qū)域1108a的半導體晶粒的生長被抑制，而成為錐狀的半導體晶粒，然后非晶半導體沉積。另外，混合層1115b所包含的微晶半導體區(qū)域1108a為與微晶半導體層1115a大致相同的半導體，而混合層1115b所包含的非晶半導體區(qū)域1108b為與包含非晶半導體的層1129c的非晶半導體大致相同的半導體。另外，因為微晶半導體層和包含非晶半導體的層的界面相當于混合層1115b中的微晶半導體區(qū)域1108a和非晶半導體區(qū)域1108b的界面，所以微晶半導體區(qū)域1108a和包含非晶半導體的層1129c的界面也可以說是凹凸狀。因為混合層1115b具有微晶半導體區(qū)域1108a，所以可以降低縱向（膜厚度方向）上的電阻，即微晶半導體層1115a和用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127之間的電阻。因此，通過使用微晶半導體層1115a形成溝道區(qū)域，并且在包含溝道區(qū)域的微晶半導體層1115a和用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127之間設置具有微晶半導體區(qū)域1108a的混合層1115b和由缺陷少且價電子帶的帶邊中的能級的尾（下端）的斜率陡峭的具有高秩序性的半導體層形成的包含非晶半導體的層1129c，可以降低薄膜晶體管的截止電流，并且可以提高導通電流和場效應遷移率。另外，如圖18B所示，混合層1115b有時設置在微晶半導體層1115a和雜質(zhì)半導體層1127之間，也有時在混合層1115b和雜質(zhì)半導體層1127之間不設置有包含非晶半導體的層1129c。這種結(jié)構(gòu)的相對于非晶半導體區(qū)域1108b的微晶半導體區(qū)域1108a的比率優(yōu)選為低。結(jié)果，可以降低薄膜晶體管的截止電流。另外，可以由混合層1115b降低縱向（膜厚度方向）上的電阻、與源區(qū)或漏區(qū)之間的電阻，并可以提高薄膜晶體管的導通電流。另外，混合層1115b優(yōu)選具有氮，典型為NH基或NH2基。這是因為如下緣故：當在微晶半導體區(qū)域1108a所包含的半導體晶粒的界面或微晶半導體區(qū)域1108a和非晶半導體區(qū)域1108b的界面，氮，典型為NH基或NH2基與硅原子的懸空鍵鍵合時，缺陷降低。因此，通過將氮濃度設定為1×1020cm-3至1×1021cm-3，容易使用氮、優(yōu)選是NH基對硅原子的懸空鍵進行交聯(lián)，而使載流子容易流過?；蛘?，上述界面中的半導體原子的懸空鍵由NH2基終結(jié)，缺陷能級消失。結(jié)果，當在導通狀態(tài)下將電壓施加到源電極和漏電極之間時的縱向（厚度方向）上的電阻下降。就是說，薄膜晶體管的場效應遷移率和導通電流增高。另外，通過降低混合層1115b的氧濃度，可以減少微晶半導體區(qū)域1108a和非晶半導體區(qū)域1108b的界面或半導體晶粒之間的界面的缺陷中的阻礙載流子移動的鍵合。另外，這里，微晶半導體層1115a是指厚度大致相等的區(qū)域。另外，微晶半導體層1115a和混合層1115b的界面是指在微晶半導體區(qū)域1108a和非晶半導體區(qū)域1108b的界面的平坦部中延長最接近于柵極絕緣層1105的區(qū)域的區(qū)域。微晶半導體層1115a和混合層1115b的厚度的總和，即從柵極絕緣層1105的界面到混合層1115b的突出部分（凸部）的前端的距離為3nm以上80nm以下，優(yōu)選為5nm以上50nm以下。由此，可以降低薄膜晶體管的截止電流。雜質(zhì)半導體層1127由添加有磷的非晶硅、添加有磷的微晶硅等形成。另外，在形成p溝道型薄膜晶體管作為薄膜晶體管時，雜質(zhì)半導體層1127由添加有硼的微晶硅、添加有硼的非晶硅等形成。另外，當混合層1115b或包含非晶半導體的層1129c和布線1125歐姆接觸時，不需要形成雜質(zhì)半導體層1127。另外，當雜質(zhì)半導體層1127由添加有磷的微晶硅或添加有硼的微晶硅形成時，通過在混合層1115b或包含非晶半導體的層1129c和雜質(zhì)半導體層1127之間形成微晶半導體層，典型為微晶硅層，可以提高界面的特性。結(jié)果，可以降低在雜質(zhì)半導體層1127和混合層1115b或包含非晶半導體的層1129c的界面產(chǎn)生的電阻。結(jié)果，可以增加流過薄膜晶體管的源區(qū)、微晶半導體層1115a、混合層1115b、包含非晶半導體的層1129c以及漏區(qū)的電流量，并可以增加導通電流和場效應遷移率?？梢酝ㄟ^使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭或鎢等以單層或疊層形成圖17所示的布線1125?；蛘?，布線1125也可以使用添加有防止小丘的元素的鋁合金（可以用于柵電極1103的Al-Nd合金等）來形成。另外，布線1125也可以采用如下疊層結(jié)構(gòu)：利用鈦、鉭、鉬、鎢或這些元素的氮化物形成與雜質(zhì)半導體層1127接觸一側(cè)的層，并且在其上形成鋁或鋁合金。再者，布線1125還可以采用如下疊層結(jié)構(gòu)：鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鎢或這些元素的氮化物夾持。圖17及圖18A和圖18B所示的薄膜晶體管可以降低截止電流，并且可以提高導通電流和場效應遷移率。另外，因為圖17及圖18A和圖18B所示的薄膜晶體管的溝道形成區(qū)域由微晶半導體層形成，所以退化少，電特性的降低不容易發(fā)生，并且可靠性高。再者，因為圖17及圖18A和圖18B所示的薄膜晶體管的導通電流高，所以與溝道形成區(qū)域使用非晶硅的薄膜晶體管相比，可以降低溝道形成區(qū)域的面積，即薄膜晶體管的占有面積，并且可以實現(xiàn)薄膜晶體管的高集成化。（結(jié)構(gòu)2）圖19示出薄膜晶體管的一個方式的截面圖。圖19所示的薄膜晶體管包括：襯底1101上的柵電極1103；覆蓋柵電極1103的柵極絕緣層1105；接觸于柵極絕緣層1105的用作溝道區(qū)域的微晶半導體1131；微晶半導體1131上的一對包含非晶半導體的層1132；以及接觸于包含非晶半導體的層1132的用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127。另外，具有接觸于雜質(zhì)半導體層1127的布線1125。布線1125用作源電極及漏電極。另外，在微晶半導體1131的表面形成有第一絕緣層1135a。另外，在一對包含非晶半導體的層1132和雜質(zhì)半導體層1127的表面形成有第二絕緣層1135c。另外，并且在布線1125的表面形成有第三絕緣層1135e。微晶半導體1131具有接觸于柵極絕緣層1105的第一微晶半導體層1131a和具有錐形狀的多個突出部分（凸部）的第二微晶半導體層1131b。第一微晶半導體層1131a由與圖17所示的微晶半導體層1115a相同的微晶半導體層形成。第二微晶半導體層1131b與圖18A和圖18B所示的混合層1115b所包含的微晶半導體區(qū)域1108a同樣地形成。一對包含非晶半導體的層1132可以與圖18A所示的包含非晶半導體的層1129c同樣地由與現(xiàn)有的非晶半導體層相比，缺陷少且價電子帶的帶邊中的能級的尾（下端）的斜率陡峭的具有高秩序性的半導體形成。第一絕緣層1135a由使微晶半導體層1131氧化的氧化物層、使微晶半導體層1131氮化的氮化物層、使微晶半導體層1131氮化并氧化的氧氮化物層或氮氧化物層等形成。作為第一絕緣層1135a的典型例子，有氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層等。第二絕緣層1135c由使一對包含非晶半導體的層1132和雜質(zhì)半導體層1127氧化的氧化物層、使一對包含非晶半導體的層1132和雜質(zhì)半導體層1127氮化的氮化物層、使一對包含非晶半導體的層1132和雜質(zhì)半導體層1127氮化并氧化的氧氮化物層或氮氧化物層等形成。作為第二絕緣層1135c的典型例子，有氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層等。另外，作為第二絕緣層1135c的典型例子，有在上述絕緣層中添加有磷或硼的絕緣層。第三絕緣層1135e由使布線1125氧化的氧化物層、使布線1125氮化的氮化物層、使布線1125氮化并氧化的氧氮化物層或氮氧化物層等形成。另外，這里，第三絕緣層1135e雖然形成在布線1125的上表面和側(cè)面，但是有時只形成在布線1125的側(cè)面而不形成在布線1125的上表面。作為第三絕緣層1135e的典型例子，有金屬氧化物層、金屬氮化物層、金屬氧氮化物層、金屬氮氧化物層等。這里所述的金屬是作為布線1125示出的金屬元素。因為包含非晶半導體的層1132包含非晶半導體，所以顯示弱n型。另外，與微晶半導體層1131相比，其密度低。因此，使非晶半導體層氧化或氮化的第二絕緣層1135c為密度低且稀疏的絕緣層，并且其絕緣性低。但是，在本實施方式所示的薄膜晶體管的背溝道一側(cè)形成有使微晶半導體層1131氧化的第一絕緣層1135a。因為與非晶半導體層相比，微晶半導體層的密度高，所以第一絕緣層1135a的密度高，并且其絕緣性高。再者，因為第二微晶半導體層1131b具有多個錐形狀的突出部分（凸部），所以其表面為凹凸狀。因此，從源區(qū)到漏區(qū)的泄漏路徑（leakpath）的距離長。由此，可以降低薄膜晶體管的泄漏電流和截止電流。本實施方式所示的薄膜晶體管的溝道區(qū)域由具有多個錐形狀的突出部分的微晶半導體層形成，并且該薄膜晶體管具有接觸于微晶半導體層的一對包含非晶半導體的層，因此，與在溝道區(qū)域中具有非晶半導體的薄膜晶體管相比，可以提高薄膜晶體管的導通電流，并且，與在溝道區(qū)域中具有微晶半導體的現(xiàn)有的薄膜晶體管相比，可以降低薄膜晶體管的截止電流。在將晶體管用于本發(fā)明的一個方式的電子電路時，通過使用上述（結(jié)構(gòu)1）和（結(jié)構(gòu)2）所示的將微晶半導體用于溝道形成區(qū)域的薄膜晶體管作為該電子電路所具有的晶體管，可以減小薄膜晶體管的特性退化的程度，而可以抑制顯示品質(zhì)的退化的程度。另外，在使用微晶半導體作為薄膜晶體管的半導體層時，因為可以謀求實現(xiàn)生產(chǎn)率的提高，所以可以謀求實現(xiàn)電子電路的大型化、成本的降低或成品率的提高等。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式7在本實施方式中，說明實施方式6所示的薄膜晶體管的制造方法。以下，參照圖20A至圖25C說明本實施方式中的薄膜晶體管的制造方法。圖20A至圖25C是示出實施方式6所示的薄膜晶體管的制造方法的圖。另外，這里，使形成在同一個襯底上的所有薄膜晶體管的極性一致，以抑制工序數(shù)目，這是優(yōu)選的。因此，在本實施方式中說明n型薄膜晶體管的制造方法。（方法1）首先，參照圖20A至圖20C說明圖17所示的薄膜晶體管的制造工序。如圖20A所示，在襯底1101上形成柵電極1103。接著，在形成覆蓋柵電極1103的柵極絕緣層1105之后，形成第一半導體層1106。柵電極1103通過如下步驟可以形成：在襯底1101上通過利用濺射法或真空蒸鍍法使用實施方式6所示的材料形成導電層，在該導電層上通過光刻法或噴墨法等形成抗蝕劑掩模，并且使用該抗蝕劑掩模蝕刻導電層。另外，抗蝕劑掩模也可以通過利用噴墨法將銀、金或銅等的導電性納米膏噴射到襯底上并進行焙燒來形成。在此，在襯底1101上形成導電層，通過使用光掩模形成的抗蝕劑掩模進行蝕刻，來形成柵電極1103。另外，在光刻工序中，雖然可以在襯底的整個表面涂敷抗蝕劑掩模，但是通過在將形成抗蝕劑掩模的區(qū)域中使用印刷法印刷抗蝕劑掩模，然后曝光，而可以節(jié)省抗蝕劑掩模，并且可以削減成本。另外，也可以使用激光束直接圖形加工機使抗蝕劑曝光，來代替使用曝光機使抗蝕劑掩模曝光。另外，通過將柵電極1103的側(cè)面形成為錐形形狀，可以降低形成在柵電極1103上的半導體層和布線層的臺階的部分中的布線斷裂。為了將柵電極1103的側(cè)面形成為錐形形狀，使抗蝕劑掩?？s小并進行蝕刻即可。另外，在以本發(fā)明的一個方式的電子電路作為顯示裝置的驅(qū)動電路，并且同時形成該電子電路和顯示裝置的像素部的情況下，還可以在形成柵電極1103的工序中同時形成柵極布線（掃描線）和電容布線。注意，掃描線是指選擇像素的布線，電容布線是指連接到像素的電容元件的一方電極的布線。但是，不局限于此，也可以在不同的工序中形成柵布線及電容布線的一方或雙方和柵電極1103。柵極絕緣層1105可以通過使用CVD法或濺射法等并使用實施方式6所示的材料而形成。另外，也可以使用高頻率（1GHz以上）的微波等離子體CVD裝置形成柵極絕緣層1105。由于當使用微波等離子體CVD裝置形成柵極絕緣層1105時，可以提高柵電極和漏電極及源電極之間的絕緣耐壓性，因此，可以得到可靠性高的薄膜晶體管。另外，通過使用有機硅烷氣體的CVD法而形成氧化硅層作為柵極絕緣層1105，可以提高以后形成的微晶半導體層的結(jié)晶性，因此，可以提高所形成的薄膜晶體管的導通電流和場效應遷移率。作為有機硅烷氣體，可以使用如原硅酸乙酯（TEOS：化學式為Si(OC2H5)4）、四甲基硅烷（TMS：化學式為Si(CH3)4）、四甲基環(huán)四硅氧烷（TMCTS）、八甲基環(huán)四硅氧烷（OMCTS）、六甲基二硅氮烷（HMDS）、三乙氧基硅烷（SiH(OC2H5)3）、三(二甲基氨基)硅烷（SiH(N(CH3)2)3）等的含硅化合物。第一半導體層1106使用微晶硅、微晶硅鍺、微晶鍺等而形成。通過將第一半導體層1106的厚度設定得較薄，即3至10nm厚，優(yōu)選為3至5nm，可以在以后形成的第二半導體層中控制由微晶半導體形成的多個錐形狀的突出部分（凸部）的長度，并可以控制薄膜晶體管的導通電流和截止電流。在等離子體CVD裝置的反應室中，通過混合包含硅或鍺的沉積性氣體和氫并利用輝光放電等離子體，而形成第一半導體層1106?；蛘?，通過混合包含硅或鍺的沉積性氣體、氫、稀有氣體如氦、氖、氪等，且使用輝光放電等離子體，來形成第一半導體層1106。將氫流量稀釋到含硅或鍺的沉積性氣體的流量的10倍至2000倍，優(yōu)選為10倍至200倍，形成微晶硅、微晶硅鍺、微晶鍺等。作為包含硅或鍺的沉積性氣體的典型例，有SiH4、Si2H6、GeH4、Ge2H6等。通過使用氦、氬、氖、氪、氙等的稀有氣體作為第一半導體層1106的原料氣體，提高第一半導體層1106的成膜速度。另外，當成膜速度得到提高時，混入到第一半導體層1106的雜質(zhì)量減少，因此，可以提高第一半導體層1106的結(jié)晶性。由此，薄膜晶體管的導通電流和場效應遷移率得到提高，并且可以提高薄膜晶體管的生產(chǎn)率。通過施加3MHz至30MHz，典型的是13.56MHz、27.12MHz的HF頻帶的高頻電力或者施加大于30MHz且至300MHz左右，典型的是60MHz的VHF頻帶的高頻電力，而進行形成第一半導體層1106時的輝光放電等離子體的產(chǎn)生。另外，通過施加1GHz以上的微波的高頻電力，進行形成第一半導體層1106時的輝光放電等離子體的產(chǎn)生。另外，通過使用VHF頻帶或微波的高頻電力重疊，可以提高成膜速度。再者，通過使HF頻帶的高頻電力和VHF頻帶的高頻電力，在大面積襯底上也可以降低等離子體的不均勻性并提高均勻性，并且可以提高成膜速度。另外，在形成第一半導體層1106之前，通過對CVD裝置的處理室內(nèi)進行排氣且導入包含硅或鍺的沉積性氣體，而去除處理室內(nèi)的雜質(zhì)元素，可以減少以后形成的薄膜晶體管的柵極絕緣層1105和第一半導體層1106中的雜質(zhì)量，并且可以提高薄膜晶體管的電特性。接著，如圖20B所示，在第一半導體層1106上沉積半導體層，來形成第二半導體層1107。接著，在第二半導體層1107上形成雜質(zhì)半導體層1109和導電層1111。接著，在導電層1111上形成抗蝕劑掩模1113。以第一半導體層1106作為晶種，在部分地進行結(jié)晶生長的條件下，形成具有微晶半導體層1107a、混合層1107b和包含非晶半導體的層1107c的第二半導體層1107。另外，這里，為方便起見，示出第二半導體層1107還包含第一半導體層1106的結(jié)構(gòu)，即微晶半導體層1107a還包含第一半導體層1106的結(jié)構(gòu)。在等離子體CVD裝置的處理室中，通過混合包含硅或鍺的沉積性氣體、氫和包含氮的氣體并利用輝光放電等離子體，而形成第二半導體層1107。作為包含氮的氣體，有氨、氮、氟化氮、氯化氮等。此時，包含硅或鍺的沉積性氣體和氫的流量比采用與第一半導體層1106同樣地形成微晶半導體層的條件，并且通過使用包含氮的氣體作為原料氣體，該條件可以為與第一半導體層1106的成膜條件相比減少結(jié)晶生長的條件。結(jié)果，在第二半導體層1107中形成混合層1107b和包含非晶半導體的層1107c。這里，形成第二半導體層1107的條件的典型例子為如下條件：相對于含硅或鍺的沉積性氣體的流量的氫的流量為10倍至2000倍，優(yōu)選為10倍至200倍。另外，形成一般的非晶半導體層的條件的典型例子為相對于含硅或鍺的沉積性氣體的流量的氫的流量為0倍至5倍的條件。另外，通過對第二半導體層1107的原料氣體引入氦、氖、氬、氙或氪等稀有氣體，可以提高成膜速度。在第二半導體層1107的沉積初期中，以第一半導體層1106作為晶種而在整個第一半導體層1106上沉積微晶半導體層（沉積初期）。然后，因為在原料氣體中含有包含氮的氣體，所以部分地抑制結(jié)晶生長而使錐形狀的微晶半導體區(qū)域生長，并且形成非晶半導體區(qū)域（沉積中期）。再者，停止錐形狀的微晶半導體區(qū)域的結(jié)晶生長，而形成包含非晶半導體的層（沉積后期）。據(jù)此，圖17、圖18A和圖18B所示的微晶半導體層1115a相當于圖20A所示的第一半導體層1106和在第二半導體層1107的沉積初期中形成的微晶半導體層，即圖20B所示的微晶半導體層1107a。另外，圖17、圖18A和圖18B所示的微晶半導體層1115b相當于圖20B所示的在第二半導體層1107的沉積中期中形成的包含錐狀的微晶半導體區(qū)域和填充在其間的非晶半導體區(qū)域的層，即混合層1107b。另外，圖17、圖18A和18B所示的包含非晶半導體的層1129c相當于圖20B所示的在第二半導體層1107的沉積后期中形成的包含非晶半導體的層1107c。在通過這種方法而形成的第二半導體層1107中，通過二次離子質(zhì)譜法測量的氮濃度在微晶半導體層1107a和混合層1107b的界面附近具有峰值濃度，并相對于混合層1107b和包含非晶半導體的層1107c的沉積方向成為一定濃度。通過在等離子體CVD裝置的反應室內(nèi)混合包含硅的沉積性氣體、氫和磷化氫（氫稀釋或硅烷稀釋）并利用輝光放電等離子體，形成雜質(zhì)半導體層1109。用氫稀釋包含硅的沉積性氣體，來形成添加有磷的非晶硅或添加有磷的微晶硅。導電層1111可以適當?shù)厥褂门c圖17所示的布線1125同樣的材料。導電層1111通過CVD法、濺射法或真空蒸鍍法等形成。此外，導電層1111也可以通過絲網(wǎng)印刷法或噴墨法等吐出銀、金或銅等的導電性納米膏并進行焙燒來形成?？刮g劑掩模1113通過光刻工序而形成?？刮g劑掩模1113具有厚度不同的兩個區(qū)域。這種抗蝕劑掩模可以通過使用多級灰度掩模而形成。通過使用多級灰度掩模，可以縮減所使用的光掩模數(shù)量而縮減制造工序數(shù)目。在本實施方式中，形成第一半導體層1107的圖案的工序和將源區(qū)和漏區(qū)分離的工序中，可以使用多級灰度掩模。多級灰度掩模是指可以以多個階段的光量進行曝光的掩模,代表性的可以以曝光區(qū)域、半曝光區(qū)域以及非曝光區(qū)域的三個階段的光量進行曝光。通過使用多級灰度掩模，可以以一次的曝光及顯影工序形成具有多種（典型為兩種）厚度的抗蝕劑掩模。由此，通過使用多級灰度掩模，可以縮減光掩模的數(shù)量。圖22A-1及圖22B-1示出典型的多級灰度掩模的截面圖。圖22A-1表示灰色調(diào)掩模1180，而圖22B-1表示半色調(diào)掩模1185。圖22A-1所示的灰色調(diào)掩模1180由在具有透光性的襯底1181上使用遮光層形成的遮光部1182以及利用遮光層的圖案設置的衍射光柵部1183構(gòu)成。衍射光柵部1183通過具有以用于曝光的光的分辨率極限以下的間隔設置的狹縫、點或網(wǎng)眼等，而控制光的透射率。另外，設置在衍射光柵部1183中的狹縫、點或網(wǎng)眼既可以是周期性的，又可以是非周期性的。作為具有透光性的襯底1181，可以使用石英等。構(gòu)成遮光部1182及衍射光柵部1183的遮光層使用鉻或氧化鉻等來設置。在對灰色調(diào)掩模1180照射用來曝光的光的情況下，如圖22A-2所示那樣與遮光部1182重疊的區(qū)域的透光率成為0％，并且不設置遮光部1182或衍射光柵部1183的區(qū)域的透光率成為100％。另外，衍射光柵部1183的透光率大致在10％至70％的范圍內(nèi)，這可以根據(jù)衍射光柵的狹縫、點或網(wǎng)眼的間隔等調(diào)整。圖22B-1所示的半色調(diào)掩模1185由在具有透光性的襯底1186上使用半透過層形成的半透光部1187以及使用遮光層形成的遮光部1188構(gòu)成。可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的層形成半透光部1187。遮光部1188使用與灰色調(diào)掩模1180的遮光層同樣的材料即可，優(yōu)選使用鉻或氧化鉻等來設置。在對半色調(diào)掩模1185照射用來曝光的光的情況下，如圖22B-2所示那樣與遮光部1188重疊的區(qū)域的透光率成為0％，并且不設置遮光部1188及半透光部1187的區(qū)域的透光率成為100％。另外，與遮光部1188不重疊的半透光部1187的透光率大致在10％至70％的范圍內(nèi)，這可以根據(jù)形成的材料的種類或形成的厚度等調(diào)整。通過使用多級灰度掩模進行曝光及顯影，可以形成具有厚度不同的區(qū)域的抗蝕劑掩模。接下來，使用抗蝕劑掩模1113對第二半導體層1107、雜質(zhì)半導體層1109和導電層1111進行蝕刻。通過該工序，對第二半導體層1107、雜質(zhì)半導體層1109和導電層1111按每個元件進行分離，而形成第二半導體層1115、雜質(zhì)半導體層1117和導電層1119。另外，第二半導體層1115具有微晶半導體層1115a、混合層1115b和包含非晶半導體的層1115c（參照圖20C）。接著，使抗蝕劑掩模1113縮退，形成被分離的抗蝕劑掩模1123。作為抗蝕劑掩模的縮退，使用利用氧等離子體的灰化即可。在此，通過對抗蝕劑掩模1113進行灰化以在柵電極上進行分離，可以形成抗蝕劑掩模1123（參照圖21A）。接著，使用抗蝕劑掩模1123蝕刻導電層1111，形成用作源電極及漏電極的布線1125（參照圖21B）。作為導電層1111的蝕刻，優(yōu)選使用濕蝕刻。通過濕蝕刻，各向同性地蝕刻導電層1111。其結(jié)果，使導電層1111比抗蝕劑掩模1123更向內(nèi)縮小，而形成布線1125。當將本發(fā)明的一個方式的電子電路用于顯示裝置的驅(qū)動電路時，布線1125不僅起到源電極或漏電極的作用，而且還起到信號線的作用。但是，不局限于此，也可以分別設置信號線和源電極及漏電極。接下來，使用抗蝕劑掩模1123對包含非晶半導體的層1115c和雜質(zhì)半導體層1117的每一個的一部分進行蝕刻。這里，使用干蝕刻。到本工序為止，形成在其表面存在有凹部的包含非晶半導體的層1129c和雜質(zhì)半導體層1127。然后，去除抗蝕劑掩模1123（參照圖21C）。另外，這里，因為對導電層1111進行了濕蝕刻，并且對包含非晶半導體的層1115c和雜質(zhì)半導體層1117的每一個的一部分進行了干蝕刻，所以導電層1119被各向同性地蝕刻，并且布線1125的側(cè)面和雜質(zhì)半導體層1127的側(cè)面不一致，而成為在布線1125側(cè)面的外側(cè)形成有雜質(zhì)半導體層1127的側(cè)面形狀。另外，在去除抗蝕劑掩模1123之后，也可以蝕刻雜質(zhì)半導體層1117和包含非晶半導體的層1115c的一部分。通過進行該蝕刻，布線1125和雜質(zhì)半導體層1127的每一個的側(cè)面大致一致，這是因為使用布線1125蝕刻了雜質(zhì)半導體層1117的緣故。接著，在去除抗蝕劑掩模1123之后，也可以進行干蝕刻。作為干蝕刻條件，采用如下條件：露出的包含非晶半導體的層1129c不受到損傷，且對于包含非晶半導體的層1129c的蝕刻速度低。也就是，采用如下條件：露出的包含非晶半導體的層1129c的表面幾乎不受到損傷，且露出的包含非晶半導體的層1129c的厚度幾乎不減薄。作為蝕刻氣體，典型地使用Cl2、CF4或N2等。此外，對于蝕刻方法沒有特別的限制，可以采用電感耦合型等離子體(ICP:InductivelyCoupledPlasma)方式、電容耦合型等離子體(CCP:CapacitivelyCoupledPlasma)方式、電子回旋共振等離子體(ECR:ElectronCyclotronResonance)方式、反應離子蝕刻（RIE：ReactiveIonEtching）方式等。接著，也可以對包含非晶半導體的層1129c的表面照射水等離子體、氨等離子體、氮等離子體等。通過對反應空間引入以水蒸氣（H2O蒸氣）為代表的以水為主要成分的氣體，生成等離子體，而可以進行水等離子體處理。如上所述，通過在形成雜質(zhì)半導體層1127之后，在不對包含非晶半導體的層1129c造成損傷的條件下進一步進行干蝕刻，可以去除存在于露出的包含非晶半導體的層1129c上的殘渣等的雜質(zhì)。另外，通過進行干蝕刻接著進行水等離子體處理，也可以去除抗蝕劑掩模的殘渣。另外，通過進行水等離子體處理，可以使源區(qū)和漏區(qū)之間的絕緣可靠，并且降低制作的薄膜晶體管的截止電流，并能減少電特性的不均勻性。通過以上工序，以較少的掩模數(shù)量可以制造其溝道區(qū)域使用微晶半導體層而形成的薄膜晶體管。另外，可以制造具有低截止電流、高導通電流和高場效應遷移率的薄膜晶體管。（方法2）以下，參照圖20A至圖20C、圖23A至圖23C、圖24A和圖24B示出與上述（方法1）不同的薄膜晶體管的制造方法。與上述（方法1）同樣，在襯底1101上形成柵電極1103。接著，覆蓋柵電極1103地形成柵極絕緣層1105和第一半導體層1106（參照圖20A）。接著，與上述（方法1）同樣，從第一半導體層1106進行結(jié)晶生長，來形成第二半導體層1107（微晶半導體層1107a、混合層1107b和包含非晶半導體的層1107c）。接著，在第二半導體層1107上形成雜質(zhì)半導體層1109。然后，在雜質(zhì)半導體層1109上形成抗蝕劑掩模（未圖示）（參照圖23A）。接下來，使用抗蝕劑掩模對第二半導體層1107和雜質(zhì)半導體層1109進行蝕刻。通過該工序，對第二半導體層1107和雜質(zhì)半導體層1109按每個元件進行分離，而形成第二半導體層1115（微晶半導體層1115a、混合層1115b和包含非晶半導體的層1115c）和雜質(zhì)半導體層1117（參照圖23B）。接著，在柵極絕緣層1105、第二半導體層1115和雜質(zhì)半導體層1117上形成導電層1111（參照圖23C）。接著，在導電層1111上形成抗蝕劑掩模（未圖示），并且使用該抗蝕劑掩模蝕刻導電層1111，形成用作源電極及漏電極的布線1133（參照圖24A）。接著，蝕刻雜質(zhì)半導體層1117，來形成用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127。另外，蝕刻包含非晶半導體的層1115c，來形成包含非晶半導體的層1129c（參照圖24B）。通過上述工序，可以制造薄膜晶體管。另外，在形成布線1133之后，雖然在不去除抗蝕劑掩模的情況下蝕刻包含非晶半導體的層1115c的一部分，但是也可以在去除該抗蝕劑掩模之后蝕刻雜質(zhì)半導體層1117和包含非晶半導體的層1129c的一部分。通過進行該蝕刻，布線1133和雜質(zhì)半導體層1127的每一個的側(cè)面大致一致，這是因為以布線1133作為掩模蝕刻了雜質(zhì)半導體層1117的緣故。接著，在去除抗蝕劑掩模之后，優(yōu)選進行干蝕刻。作為干蝕刻條件，采用如下條件：露出的包含非晶半導體的層1129c不受到損傷，且對于包含非晶半導體的層1129c的蝕刻速度低。也就是，采用如下條件：露出的包含非晶半導體的層1129c的表面幾乎不受到損傷，且露出的包含非晶半導體的層1129c的厚度幾乎不減薄。接著，也可以對包含非晶半導體的層1129c的表面照射水等離子體、氨等離子體、氮等離子體等。通過在反應空間引入以水蒸氣（H2O蒸氣）為代表的以水為主要成分的氣體，生成等離子體，而可以進行水等離子體處理。如上所述，通過在形成包含非晶半導體的層1129c之后，在不對包含非晶半導體的層1129c造成損傷的條件下進一步進行干蝕刻，可以去除存在于包含非晶半導體的層1129c上的殘渣等的雜質(zhì)。另外，通過進行干蝕刻接著進行水等離子體處理，也可以去除抗蝕劑掩模的殘渣。另外，通過進行水等離子體處理，可以使源區(qū)和漏區(qū)之間的絕緣可靠，并且降低薄膜晶體管的截止電流，并能減少電特性的不均勻性。（方法3）以下，參照圖20A至圖20C、圖21A至圖21C、圖25A至圖25C示出圖19所示的薄膜晶體管的制造方法。與上述（方法1）同樣，在經(jīng)圖20A至圖20C、圖21A和圖21B而形成布線1125之后，通過蝕刻雜質(zhì)半導體層1117，形成雜質(zhì)半導體層1127。另外，蝕刻包含非晶半導體的層1115c，來形成一對包含非晶半導體的層1132（參照圖25A）。這里，適當?shù)夭捎萌缦聴l件：使用濕蝕刻或干蝕刻，來選擇性地蝕刻包含非晶半導體的層1115c，以暴露第二微晶半導體層1131b。作為能夠選擇性地濕蝕刻非晶半導體層的蝕刻劑的典型例子，可以使用包含肼、氫氧化鉀或乙二胺的蝕刻劑。另外，還可以使用包含氫氟酸和硝酸的混合溶液的蝕刻劑。另外，還可以使用四甲基氫氧化銨（也稱為TMAH）水溶液。另外，作為能夠選擇性地干蝕刻非晶半導體層的蝕刻氣體，可以使用氫。另外，也可以使用包含氯、溴或碘的氣體作為蝕刻氣體，典型地說,有氯化氫、溴化氫或碘化氫、四氯化硅、三氯化磷或三氯化硼等?；蛘?，可以使用包含氟的氣體作為蝕刻氣體，典型地說，有四氟化甲烷、六氟化硫、三氟化氮、四氟化硅、三氟化硼、二氟化氙、三氟化氯等。另外，可以使用四氟化甲烷和氧的混合氣體或六氟化硫和氯的混合氣體作為蝕刻氣體。然后，去除抗蝕劑掩模，并且進行使第二微晶半導體層1131b、一對包含非晶半導體的層1132、雜質(zhì)半導體層1127和布線1125的表面氧化或氮化的等離子體處理1140，來形成圖25C所示的絕緣層1135a、絕緣層1135c和絕緣層1135e。包含非晶半導體的層1132為弱n型。另外，與微晶半導體層相比，包含非晶半導體的層1132的密度低。因此，使包含非晶半導體的層1132氧化或氮化而形成的第二絕緣層1135c為密度低且稀疏的絕緣層，并且其絕緣性低。但是，在圖19所示的薄膜晶體管的背溝道一側(cè)形成有使微晶半導體層1131氧化而形成的第一絕緣層1135a。因為與非晶半導體層相比，微晶半導體層的密度高，所以第一絕緣層1135a的密度也高，并且其絕緣性高。再者，因為第二微晶半導體層1131b具有多個錐形狀的突出部分（凸部），所以其表面為凹凸狀。因此，從源區(qū)到漏區(qū)的泄漏路徑（leakpath）的距離長。由此，可以降低薄膜晶體管的泄漏電流和截止電流。另外，這里，雖然在形成布線1125之后蝕刻包含非晶半導體的層1115c來露出第二微晶半導體層1131b，但是也可以在形成布線1125之后去除抗蝕劑掩模，對雜質(zhì)半導體層1117和包含非晶半導體的層1115c的每一個的一部分進行干蝕刻，再者，進行使第二微晶半導體層1131b的表面氧化或氮化的等離子體處理1140。在此情況下，布線1125的側(cè)面和用作源區(qū)及漏區(qū)的雜質(zhì)半導體層1127的側(cè)面大致一致，這是因為以布線1125作為掩模蝕刻了雜質(zhì)半導體層1127和包含非晶半導體的層1115c的緣故。如上所述，在暴露具有錐形狀的突出部分（凸部）的第二微晶半導體層1131b之后，通過進行等離子體處理以在第二微晶半導體層1131b的表面形成絕緣層，而可以使源區(qū)和漏區(qū)之間的泄漏路徑（leakpath）的距離變長，并且可以形成絕緣性高的絕緣層。另外，溝道區(qū)域由微晶半導體層形成。由此，可以制造截止電流低、導通電流和場效應遷移率高的薄膜晶體管。（方法4）以下，示出能夠應用于（方法1）至（方法3）的第二半導體層1107的制造方法。這里，其特征在于：在等離子體CVD裝置的處理室內(nèi)形成包含氮的層，來代替使用包含氮的氣體作為第二半導體層1107的原料氣體，然后，形成第二半導體層1107，以將氮供應給第二半導體層1107。在形成第一半導體層1106之后，從等離子體CVD裝置的處理室搬出襯底。接著，在等離子體CVD裝置的處理室內(nèi)形成包含氮的層。這里，形成氮化硅層作為包含氮的層。接著，在將襯底搬入到處理室內(nèi)之后，將用來沉積第二半導體層1107的材料氣體引入到處理室內(nèi)，來形成第二半導體層1107。這里，作為原料氣體，使用包含硅或鍺的沉積性氣體和氫。當形成在處理室內(nèi)的內(nèi)壁上的包含氮的層暴露于等離子體時，包含氮的層的一部分離解，而脫離N。或者，生成NH基或NH2基。結(jié)果，第二半導體層1107包含氮，并且可以如圖18A所示那樣地形成由微晶半導體層1107a、混合層1107b和包含非晶半導體的層1107c構(gòu)成的第二半導體層1107，或者，可以如圖18B所示那樣地形成由微晶半導體層1107a和混合層1107b構(gòu)成的第二半導體層1107。在通過這種方法而形成的第二半導體層1107中，通過二次離子質(zhì)譜法測量的氮濃度在微晶半導體層1107a的上方或微晶半導體層1107a和混合層1107b的界面附近具有峰值濃度，并對于第二半導體層1107的沉積方向減少。通過上述工序，可以形成第二半導體層1107。（方法5）以下，示出能夠應用于（方法1）至（方法3）的第二半導體層1107的制造方法。這里，其特征在于：在形成第二半導體層1107之前，將包含氮的氣體引入到CVD裝置的處理室內(nèi)，來代替使用包含氮的氣體作為第二半導體層1107的原料氣體，然后，形成第二半導體層1107，以將氮供應給第二半導體層1107。在形成第一半導體層1106之后，將第一半導體層1106的表面暴露于包含氮的氣體（在此，被稱為沖洗處理），來將氮供應給等離子體CVD裝置的處理室內(nèi)。作為包含氮的氣體，有氨、氮、氟化氮、氯化氮等。另外，包含氮的氣體的任何一種也可以包含氫。這里，將第一半導體層1106的表面暴露于氨，從而供給氮。接著，在將用來沉積第二半導體層1107的材料氣體引入到處理室內(nèi)之后，形成第二半導體層1107。這里，作為原料氣體，使用包含硅或鍺的沉積性氣體和氫。在第二半導體層1107的形成工序中，通過進行沖洗處理，被引入到處理室內(nèi)的包含氮的氣體，這里是指氨，因等離子體放電而被分解，而脫離N。或者，生成NH基或NH2基。結(jié)果，第二半導體層1107包含氮，并且可以如圖18A所示那樣地形成由微晶半導體層1107a、混合層1107b和包含非晶半導體的層1107c構(gòu)成的第二半導體層1107，或者，可以如圖18B所示那樣地形成由微晶半導體層1107a和混合層1107b構(gòu)成的第二半導體層1107。在通過這種方法而形成的第二半導體層1107中，通過二次離子質(zhì)譜法測量的氮濃度在微晶半導體層1107a的上方或微晶半導體層1107a和混合層1107b的界面附近具有峰值濃度，并成為對于混合層1107b和包含非晶半導體的層1107c的沉積方向減少的濃度。通過上述工序，可以形成第二半導體層1107。如上所述，在本實施方式中，說明了能夠應用于本發(fā)明的一個方式的電子電路的薄膜晶體管的制造方法的一個例子。當使用微晶半導體作為薄膜晶體管的溝道區(qū)域時，可以謀求實現(xiàn)電子電路的大型化、成本的降低或成品率的提高等。另外，通過使用微晶半導體作為溝道區(qū)域，可以抑制薄膜晶體管的特性退化，而可以延長電子電路的壽命。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式8在本實施方式中，說明本發(fā)明的一個方式的電子電路的結(jié)構(gòu)。以下，參照圖26A和圖26B說明本實施方式的電子電路的結(jié)構(gòu)的一個例子。圖26A和圖26B是示出本實施方式的電子電路的結(jié)構(gòu)的一個例子的圖，其中圖26A是俯視圖，而圖26B是沿圖26A中的線段A-B及線段C-D的截面圖。另外，在圖26A和圖26B中，作為一個例子，示出圖3所示的電子電路的結(jié)構(gòu)的一個例子，再者，說明如下情況：圖3中的時序電路2011及時序電路2012分別具有圖14E所示的電路結(jié)構(gòu)，圖14E所示的控制電路316具有圖15E所示的電路結(jié)構(gòu)，圖3的控制電路2021具有圖5A所示的電路結(jié)構(gòu)，再者，電子電路所具有的晶體管具有圖24B所示的結(jié)構(gòu)。圖26A和圖26B所示的電子電路具有時序電路2011和時序電路2012，并且時序電路2011和時序電路2012具有晶體管311、晶體管312、晶體管313、晶體管314、晶體管317、晶體管3611、晶體管3612和晶體管3617。再者，時序電路2011中的晶體管313的柵電極1103通過開口部382電連接于布線380，而時序電路2012中的晶體管312的布線1133通過開口部381電連接于布線380。就是說，時序電路2012中的晶體管312的布線1133通過布線380電連接于晶體管313的柵電極1103。在圖26A和圖26B所示的電子電路中，以布線380的布線電阻和寄生電容構(gòu)成控制電路2021。優(yōu)選的是，適當?shù)卦O定布線的材料、布線的厚度或布線的寬度等，以使布線380具有符合控制電路2021的規(guī)格的布線電阻和寄生電路。布線380可以是使用具有透光性的導電膜等構(gòu)成的，比如包括氧化鎢的銦氧化物、包括氧化鎢的銦鋅氧化物、包括氧化鈦的銦氧化物、包括氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加了氧化硅的銦錫氧化物等。如圖26A和26B所示的一個例子那樣，例如，本實施方式的電子電路可以使用布線的電阻和寄生電容構(gòu)成控制電路。由此，可以在不增加制造工序數(shù)的情況下形成控制電路。另外，本發(fā)明不局限于圖26A和圖26B所示的電子電路的結(jié)構(gòu)，而例如可以使用半導體元件形成本實施方式的電子電路。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式9在本實施方式中，說明本發(fā)明的一個方式的顯示裝置。使用圖27說明本實施方式的顯示裝置的結(jié)構(gòu)。圖27是表示本實施方式的顯示裝置的結(jié)構(gòu)的一例的圖。圖27所示的顯示裝置具有端子電極501、布線502、掃描線驅(qū)動電路503、掃描線531、信號線驅(qū)動電路504、信號線541及像素部505。端子電極501包括如被輸入掃描信號及視頻信號等的信號輸入端子的一部分、被施加電源電壓的電源端子的一部分以及被施加接地電位的接地端子等的電極等。掃描線驅(qū)動電路503通過布線502電連接到端子電極501。對掃描線驅(qū)動電路503從端子電極501輸入如控制信號等的信號或供應電源電壓，根據(jù)對應于被輸入的信號的定時通過掃描線531輸出掃描信號。信號線驅(qū)動電路504通過布線502電連接到端子電極501。對信號線驅(qū)動電路504從端子電極501輸入如控制信號及視頻信號等的信號或供應電源電壓，根據(jù)對應于被輸入的信號的定時，通過信號線541輸出視頻信號。像素部505具有多個像素5051，各像素5051分別電連接到掃描線531的任一個及信號線541的任一個，被輸入掃描信號及圖像信號。使用圖28A和圖28B說明像素5051的電路結(jié)構(gòu)的一例。圖28A和圖28B是表示像素5051的電路結(jié)構(gòu)的一例的圖。圖28A所示的像素具有晶體管611、液晶元件612及電容元件613。另外，作為一個例子，圖28A所示的晶體管611為場效應晶體管。晶體管611具有用作選擇開關的功能。另外，晶體管611的柵極電連接到掃描線531，并且晶體管611的源極及漏極的一方電連接到信號線541。液晶元件612具有第一端子及第二端子，第一端子電連接到晶體管611的源極及漏極的另一方，對第二端子供應電壓V1或電壓V2。液晶元件612由如下構(gòu)成：成為第一端子的一部分或整體的第一電極；成為第二端子的一部分或整體的第二電極；通過將電壓施加到第一電極和第二電極之間而使透射率變化的具有液晶分子的層（也稱為液晶層）。作為液晶層的一例，可以應用于液晶層的液晶材料的一例，或可以應用于包含液晶層的液晶元件612的液晶模式的一例，可以使用向列液晶、膽甾型液晶、碟狀液晶、盤型液晶、熱致液晶、溶致液晶（lyotropicliquidcrystal）、低分子液晶、高分子液晶、高分子分散型液晶（PDLC）、鐵電液晶、反鐵電液晶、主鏈型液晶、側(cè)鏈型高分子液晶、等離子體選址液晶（PALC）、香蕉型液晶、TN（TwistedNematic：扭曲向列）方式、STN（SuperTwistedNematic：超扭曲向列）方式、IPS(In-Plane-Switching：面內(nèi)切換)方式、FFS（FringeFieldSwitching：邊緣場切換）方式、MVA（Multi-domainVerticalAlignment：多疇垂直取向）方式、PVA（PatternedVerticalAlignment：垂直取向構(gòu)型）方式、ASV（AdvancedSuperView：超視角）方式、ASM（AxiallySymmetricalignedMicro-cell：軸線對稱排列微單元）方式、OCB（OpticalCompensatedBirefringence：光學自補償彎曲）方式、ECB（ElectricallyControlledBirefringence：電控雙折射）方式、FLC（FerroelectricLiquidCrystal：鐵電液晶）方式、AFLC(AntiFerroelectricLiquidCrystal：反鐵電液晶)、PDLC(PolymerDispersedLiquidCrystal：高分子分散液晶)方式、賓主方式、藍相（BluePhase）方式等。電容元件613的第一端子電連接到晶體管611的源極及漏極的另一方，與液晶元件612同樣地對第二端子供應電壓V1或電壓V2。電容元件613具有用作保持電容的功能。注意，未必一定要設置電容元件613，但是通過設置電容元件613，可以抑制晶體管611受到的由于泄漏電流的影響。接著，說明圖28A所示的像素的操作。首先，當由圖27所示的掃描線驅(qū)動電路503選擇掃描線531時，由于從掃描線驅(qū)動電路503輸入的掃描信號，晶體管611處于導通狀態(tài)。此時，液晶元件612的第一端子及電容元件613的第一端子的電位成為根據(jù)從圖27所示的信號線驅(qū)動電路504輸入的圖像信號的電位，液晶元件612根據(jù)施加到第一端子和第二端子之間的電壓被控制其取向，像素根據(jù)液晶元件612的透射率進行顯示。通過在每個圖27所示的掃描線531中依次進行上述操作，在所有像素中寫入數(shù)據(jù)。以上是圖28A所示的像素的操作。注意，本實施方式的顯示裝置中的像素的電路結(jié)構(gòu)不局限于圖28A所示的像素的電路結(jié)構(gòu)，可以采用如對圖28A所示的像素的電路結(jié)構(gòu)還設置另外晶體管、電阻元件或電容元件等的結(jié)構(gòu)。此外，本實施方式的顯示裝置中的像素的電路結(jié)構(gòu)不局限于圖28A所示的像素的電路結(jié)構(gòu)，也可以采用其他電路結(jié)構(gòu)。使用圖28B說明本實施方式的顯示裝置中的像素的電路結(jié)構(gòu)的其他一例。圖28B是表示本實施方式的顯示裝置中的像素的電路結(jié)構(gòu)的一例的電路圖。圖28B所示的像素具有晶體管611、電容元件613、晶體管614及發(fā)光元件615。晶體管611的柵極電連接到掃描線531，晶體管611的源極及漏極的一方電連接到信號線541。電容元件613具有第一端子及第二端子，第一端子電連接到晶體管611的源極及漏極的另一方，對第二端子供應電壓V1和電壓V2中的一方。電容元件613具有用作保持電容的功能。注意，電容元件613未必設置，但是通過設置電容元件613，可以維持晶體管614的導通狀態(tài)一定期間。晶體管614的柵極電連接到晶體管611的源極及漏極的另一方，對晶體管614的源極及漏極的一方供應電壓V1和電壓V2中的一方。發(fā)光元件615具有第一端子及第二端子，第一端子電連接到晶體管614的源極及漏極的另一方，對第二端子供應電壓V1和電壓V2中的另一方。發(fā)光元件615可以由如下構(gòu)成：成為第一端子的一部分或整體的第一電極；成為第二端子的一部分或整體的第二電極；通過將電壓施加到第一電極和第二電極之間來發(fā)光的電場發(fā)光層。作為發(fā)光元件615，可以使用如EL（也稱為電致發(fā)光）元件，作為EL元件，可以使用如有機EL元件或無機EL元件。發(fā)光元件615中的第一電極或第二電極的至少一方使用具有透光性的導電材料形成即可。由此，可以采用從與襯底相反一側(cè)的面取出發(fā)光的頂部發(fā)射結(jié)構(gòu)的發(fā)光元件、或者從襯底一側(cè)的面取出發(fā)光的底部發(fā)射結(jié)構(gòu)的發(fā)光元件、或者從襯底一側(cè)及與襯底相反一側(cè)的面取出發(fā)光的雙面發(fā)射結(jié)構(gòu)的發(fā)光元件。作為具有透光性的導電材料可以使用具有透光性的導電性導電膜如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（下面，表示為ITO）、銦鋅氧化物、添加有氧化硅的銦錫氧化物等。電場發(fā)光層可以使用單個層或多個層的疊層來形成。在由多個層構(gòu)成的情況下，在第一電極上按時序?qū)盈B電子注入層、電子傳輸層、電場發(fā)光層、空穴傳輸層、空穴注入層。注意，不一定必須設置上述所有的層。作為電場發(fā)光層可以使用有機化合物或無機化合物形成。接著，說明圖28B所示的像素的操作。首先，當由圖27所示的掃描線驅(qū)動電路503選擇掃描線531時，由于從掃描線驅(qū)動電路503輸入的掃描信號，晶體管611處于導通狀態(tài)。此時，晶體管614的柵極及電容元件613的第一端子的電位成為對應于從圖27所示的信號線驅(qū)動電路504輸入的圖像信號的電位，晶體管614處于導通狀態(tài)，晶體管614的源極及漏極之間電流流過。再者，根據(jù)流到晶體管614的電流，規(guī)定的電壓施加到發(fā)光元件615的第一端子及第二端子之間，像素進行顯示。通過在每個圖27所示的掃描線531中依次進行上述操作，在所有像素中寫入數(shù)據(jù)。以上是圖28B所示的像素的操作。當從信號線541輸入到像素的數(shù)據(jù)信號為數(shù)字形式時，通過切換晶體管的導通狀態(tài)和截止狀態(tài)來使像素處于發(fā)光狀態(tài)或非發(fā)光狀態(tài)。因此，可以采用區(qū)域灰度法或時間灰度法進行灰度顯示。區(qū)域灰度法指的是通過將一個像素分成多個子像素，將各個子像素成為圖28B所示的電路結(jié)構(gòu)并基于數(shù)據(jù)信號獨立驅(qū)動各個子像素從而顯示灰度的驅(qū)動方法。此外，時間灰度法是一種驅(qū)動法，其中通過控制像素發(fā)光的期間，來進行灰度顯示。發(fā)光元件615因為與圖28A所示的液晶元件612等相比響應速度快，所以適應于時間灰度法。在具體用時間灰度法進行顯示時，將一個幀期間分成多個子幀期間。然后，根據(jù)視頻信號，在各子幀期間中使像素的發(fā)光元件處于發(fā)光或非發(fā)光狀態(tài)。通過將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發(fā)光的期間的總長度，并可以顯示灰度級。接著，使用圖29A和圖29B說明圖27所示的顯示裝置中的掃描線驅(qū)動電路503及信號線驅(qū)動電路504的結(jié)構(gòu)的一例。圖29A和圖29B是表示圖27所示的顯示裝置的掃描線驅(qū)動電路和信號線驅(qū)動電路的結(jié)構(gòu)的一例的圖，圖29A是表示掃描線驅(qū)動電路的結(jié)構(gòu)的一例的框圖，圖29B是表示信號線驅(qū)動電路的結(jié)構(gòu)的一例的框圖。圖29A表示的掃描線驅(qū)動電路503具有移位寄存器711、電平移動器（levelshift）712及緩沖電路713。移位寄存器711具有依次選擇掃描線531的功能。電平移動器712具有基于被輸入的信號生成根據(jù)用途而電壓狀態(tài)不同的多個信號的功能。緩沖電路713具有放大輸入到緩沖電路713的電平移動器712的輸出信號的功能，例如具有運算放大器等的結(jié)構(gòu)。圖29B所示的信號線驅(qū)動電路504具有移位寄存器721、閂鎖電路722、電平移動器723、緩沖電路724及DA轉(zhuǎn)換電路725。移位寄存器721具有依次選擇信號線541的功能。對閂鎖電路722從移位寄存器721被輸入信號。閂鎖電路722將輸入到閂鎖電路722的信號保持一定期間，將所保持的閂鎖信號一齊輸出到圖27中的像素部505。將這稱為線時序驅(qū)動。電平移動器723具有基于被輸入的信號生成根據(jù)用途不同的多個信號的功能。緩沖電路724具有放大被輸入的來自電平移動器723的輸出信號的功能，例如具有運算放大器等的結(jié)構(gòu)。DA轉(zhuǎn)換電路725具有當被輸入的信號為數(shù)字信號時將該信號轉(zhuǎn)換為模擬信號的功能。注意，當被輸入的信號為模擬信號時未必設置DA轉(zhuǎn)換電路725。例如，可以使用半導體元件構(gòu)成上述掃描線驅(qū)動電路或信號線驅(qū)動電路等驅(qū)動電路。作為半導體元件，可以舉出如晶體管、電容元件或電阻元件等。例如，在使用晶體管時，可以采用與本發(fā)明的一個方式的電子電路的晶體管相同的結(jié)構(gòu)。再者，參照圖30說明掃描線驅(qū)動電路或信號線驅(qū)動電路中的移位寄存器的電路結(jié)構(gòu)的一個例子。圖30是示出本實施方式的顯示裝置的驅(qū)動電路中的移位寄存器的電路結(jié)構(gòu)的一個例子的圖。注意，將說明如下情況：圖30所示的移位寄存器中的時序電路具有圖14E所示的電路結(jié)構(gòu)，圖14E的控制電路613具有圖15E所示的電路結(jié)構(gòu)，并且控制電路具有圖6B所示的電路結(jié)構(gòu)。圖30所示的移位寄存器包括：由N個（N為自然數(shù)）彼此電連接的時序電路（時序電路801_1至801_N）構(gòu)成的N級時序電路；以及由N個其中任何一個電連接到第O級時序電路（O為1至N-1的自然數(shù)）及第O+1級時序電路的控制電路（控制電路802_1至802_N）構(gòu)成的N級控制電路。如以圖30中的時序電路801_1作為一個例子所示那樣，N級時序電路的各時序電路包括晶體管811、晶體管812、晶體管813、晶體管814、晶體管817、晶體管8611、晶體管8612和晶體管8617。再者，在第K級時序電路中，晶體管812的源極和漏極中的一方電連接到時鐘信號線833或反相時鐘信號線834，其源極和漏極中的另一方電連接到第K+1級時序電路中的晶體管811的柵極以及源極和漏極中的一方，并且其柵極電連接到晶體管811的源極和漏極中的另一方。另外，在第K級時序電路中，晶體管813的源極和漏極中的一方電連接到晶體管811的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，在第K級時序電路中，晶體管814的源極和漏極中的一方電連接到晶體管812的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，在第K級時序電路中，晶體管817的柵極電連接到晶體管814的柵極，其源極和漏極中的一方電連接到晶體管811的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，在第K級時序電路中，晶體管8611的柵極以及源極和漏極中的一方電連接到電源線831，并且其源極和漏極中的另一方電連接到晶體管814的柵極。另外，在第K級時序電路中，晶體管8612的柵極電連接到晶體管811的源極和漏極中的另一方，其源極和漏極中的一方電連接到晶體管8611的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，在第K級時序電路中，晶體管8617的源極和漏極中的一方電連接到晶體管811的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，第K級時序電路的晶體管811的柵極和晶體管8617的柵極被輸入起始信號（也稱為ST）。如以圖30中的時序電路802_1作為一個例子所示那樣，N級控制電路的各控制電路包括晶體管821、晶體管822、晶體管823和晶體管824。再者，在第K級控制電路中，晶體管821的柵極以及源極和漏極中的一方電連接到電源線831。另外，再者，在第K級控制電路中，晶體管822的柵極電連接到第K+1級時序電路中的晶體管812的源極和漏極中的另一方，其源極和漏極中的一方電連接到晶體管821的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。另外，再者，在第K級控制電路中，晶體管823的柵極電連接到第K+1級時序電路中的晶體管812的源極和漏極中的另一方，其源極和漏極中的一方電連接到電源線831，并且其源極和漏極中的另一方電連接到第K級時序電路中的晶體管813的柵極。另外，在第K級控制電路中，晶體管824的柵極電連接到晶體管821的源極和漏極中的另一方，其源極和漏極中的一方電連接到晶體管823的源極和漏極中的另一方，并且其源極和漏極中的另一方電連接到電源線832。再者，說明圖30所示的移位寄存器的操作驗證。另外，對具有如下結(jié)構(gòu)的移位寄存器進行驗證：N＝10，除了10級時序電路以外，還設置有1級空（dummy）時序電路。通過使用空時序電路的輸出信號，可以控制第10級時序電路的復位信號。另外，設定如下條件：晶體管都是N型，控制電路的晶體管的尺寸比時序電路的晶體管的尺寸小，并且得到所希望的延遲時間。另外，以在圖30所示的移位寄存器中不設置1級至N級控制電路的情況作為圖30所示的移位寄存器的比較例而進行驗證。另外，在驗證中，時序電路801_1的晶體管811的柵極以及源極和漏極中的一方被輸入起始信號（也稱為ST），通過時鐘信號線833被輸入時鐘信號（也稱為CK），通過反相時鐘信號線834被輸入時鐘信號線833中的時鐘信號的反相時鐘信號（也稱為CKB），將時鐘信號的周期設定為24μs，將時鐘信號的頻率設定為41.7kHz，將時鐘信號的振幅設定為0V至30V，Vdd＝30V，Vss＝0V，并且將每個晶體管的閾值電壓設定為8V。在不設置控制電路時，成為如下電路結(jié)構(gòu)：第K+1級時序電路中的晶體管812的源極和漏極中的另一方電連接到第K級時序電路中的晶體管813的柵極。以下，參照圖31A和圖31B說明驗證結(jié)果。圖31A和31B是示出本實施方式的移位寄存器中的操作驗證的結(jié)果的時序圖，其中圖31A是比較例的移位寄存器的時序圖，而圖31B是圖30所示的移位寄存器的時序圖。首先，在比較例的移位寄存器中，如圖31A所示，在各時序電路的輸出信號（OUT801_1至OUT801_10）下降之前發(fā)生延遲。在比較例的移位寄存器中的時序電路中，在輸出信號上升之后，時鐘信號上升，晶體管812及晶體管814成為導通狀態(tài)，從而輸出信號的電壓開始下降。因為通常將大多晶體管812形成為其溝道寬度比晶體管814大，所以可以通過使用晶體管812而縮短輸出信號的下降時間。但是，在比較例的移位寄存器中，在各時序電路的輸出信號下降之前，由各復位信號（RE801_1至RE801_10）使晶體管813成為導通狀態(tài)，使得晶體管812成為截止狀態(tài)，并且在晶體管812成為截止狀態(tài)時，由晶體管814使輸出信號下降，從而與使用晶體管812使輸出信號下降的情況相比，使輸出信號下降需要較長時間。另一方面，在圖30所示的移位寄存器中，如圖31B所示，因為第2級至第10級時序電路的輸出信號通過控制電路而分別作為復位信號輸入到前一級時序電路，所以第1級至第10級時序電路的復位信號的每一個比下一級時序電路的輸出信號遲。通過將延遲的復位信號輸入到時序電路，可以使在輸出信號下降時晶體管813成為導通狀態(tài)的定時延遲一定時間，因此，可以使用晶體管812使輸出信號下降，而可以縮短輸出信號的下降時間。如圖31A和圖31B所示，即使在具有10級時序電路的情況下，也可以通過控制各時序電路的復位信號而控制各時序電路的輸出信號。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式10在本實施方式中，參照圖32A和圖32B說明作為本發(fā)明的一個方式的顯示裝置的一個方式的液晶顯示裝置的結(jié)構(gòu)。具體地，說明具有TFT襯底、對置襯底以及插入在對置襯底和TFT襯底之間的液晶層的液晶顯示裝置的結(jié)構(gòu)。另外，圖32A是液晶顯示裝置的俯視圖。圖32B是沿圖32A的線C-D的截面圖。另外，圖32B是液晶顯示裝置的截面圖，該液晶顯示裝置具有在襯底1601上形成有在溝道區(qū)域中使用微晶半導體層的反交錯薄膜晶體管的結(jié)構(gòu)，其顯示方式為MVA（Multi-domainVerticalAlignment：多疇垂直取向）方式。圖32A所示的液晶顯示裝置在襯底1601上形成有像素部1603、第一掃描線驅(qū)動電路1605a、第二掃描線驅(qū)動電路1605b和信號線驅(qū)動電路1607。像素部1603、第一掃描線驅(qū)動電路1605a、第二掃描線驅(qū)動電路1605b和信號線驅(qū)動電路1607被密封材料1609密封在襯底1601和襯底1611之間。另外，通過TAB方式而將FPC1613和IC芯片1615配置在襯底1601上。以下，參照圖32B說明沿圖32A的線C-D的截面結(jié)構(gòu)。這里，示出形成在襯底1601上的像素部1603、其外圍電路部的一部分的第二掃描線驅(qū)動電路1605b和端子部1617。在襯底1601上形成有設置在第二掃描線驅(qū)動電路1605b的薄膜晶體管1621和設置在像素部1603中的薄膜晶體管1623。另外，在薄膜晶體管1621及1623上形成有絕緣層1625及1627。另外，形成有布線1629和像素電極1631，該布線1629通過絕緣層1625和絕緣層1627的開口部電連接于薄膜晶體管1621的源電極或漏電極，并且該像素電極1631通過絕緣層1625和絕緣層1627的開口部電連接于薄膜晶體管1623的源電極或漏電極。另外，在絕緣層1627、布線1629和像素電極1631上形成有絕緣層1635。薄膜晶體管1621及1623的結(jié)構(gòu)及制造方法可以適當?shù)卦龑嵤┓绞?及實施方式7所示的薄膜晶體管的結(jié)構(gòu)及制造方法。絕緣層1625及絕緣層1627可以使用無機絕緣層、有機樹脂層等而形成。當采用無機絕緣層時，可以使用氧化硅層、氧氮化硅層、氮氧化硅層、或以DLC（類金剛石碳）為代表的碳層等。當采用有機樹脂層時，可以使用丙烯酸樹脂、環(huán)氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯樹脂等。另外，可以使用硅氧烷聚合物。絕緣層1625及絕緣層1627可以通過適當?shù)厥褂肅VD法、濺射法、印刷法、涂敷法、狹縫涂布法等而形成。另外，因為通過使用有機樹脂層形成絕緣層1625及絕緣層1627中的至少一種而可以提高平坦性，所以容易控制液晶層1649的液晶分子的取向。布線1629和像素電極1631可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物或添加有氧化硅的銦錫氧化物等而形成。另外，可以通過使用具有透光性的包含導電高分子（也稱為導電聚合體）的導電組合物形成布線1629和像素電極1631。優(yōu)選的是，布線1629和像素電極1631的薄層電阻為10000Ω/□以下，并且波長為550nm時的透光率為70％以上。此外，包含在導電組合物中的導電高分子的電阻率優(yōu)選為0.1Ω·cm或以下。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質(zhì)的兩種以上的共聚物等。另外，當將像素電極1631用作反射電極時，作為布線1629和像素電極1631，可以使用鋁、銀等或這些合金等。另外，布線1629和像素電極1631也可為層疊鈦、鉬、鉭、鉻或鎢與鋁的兩層結(jié)構(gòu)、由鈦、鉬、鉭、鉻或鎢等金屬夾持鋁的三層疊層結(jié)構(gòu)。在像素電極1631形成開口部。形成在像素電極1631的開口部可以使液晶分子傾斜，從而可以起到與MVA方式的突出部分相同的作用。絕緣層1635用作取向膜。通過噴墨法等在像素部1603周圍或在像素部1603的周圍部及其外圍驅(qū)動電路部的周圍部形成密封材料1609。形成有導電層1641、絕緣層1643和突出部分1645等的襯底1611和襯底1601在將隔離物1647介于其中間的狀態(tài)下利用密封材料1609貼合，在其空隙中配置有液晶層1649。另外，襯底1611用作對置襯底。隔離物1647既可通過其中分散幾μm的微粒而設置，又可在襯底的整個表面上形成樹脂層之后對樹脂層進行蝕刻加工而設置。導電層1641用作對置電極。作為導電層1641，可以使用與布線1629和像素電極1631相同的導電層。另外，絕緣層1643用作取向膜。在端子部1617中形成有連接端子1659。連接端子1659電連接于像素部1603和外圍驅(qū)動電路部的布線1629。連接端子1659與像素部1603的像素電極1631和外圍驅(qū)動電路部的布線1629同樣地形成。這里，作為薄膜晶體管1621及1623，示出通過使用多級灰度掩模的工序而形成的結(jié)構(gòu)，因此，在連接端子1659和襯底1601之間形成有與薄膜晶體管的微晶半導體層同時形成的微晶半導體層1651、與源區(qū)及漏區(qū)同時形成的雜質(zhì)半導體層1653和布線1655。在連接端子1659上隔著各向異性導電體層1657配置有FPC1613。另外，在FPC1613上隔著各向異性導電體層1661配置有IC芯片1615。就是說，F(xiàn)PC1613、各向異性導電體層1657及1661和IC芯片1615電連接。各向異性導電體層1657及1661可以使用如各向異性導電膜（ACF：AnisotropicConductiveFilm）或各向異性導電膠（ACP：AnisotropicConductivePaste）等具有粘合性的材料。另外，各向異性導電體層1657及1661也可以使用銀膠（Paste）、銅膠或碳膠等的導電粘合劑、焊接劑等。另外，當在IC芯片1615中形成功能電路(諸如存儲器或緩沖器)時，可有效地利用襯底的面積。另外，圖32B雖然說明了顯示方式為MVA方式的截面圖，但是液晶顯示裝置的顯示方式也可以為PVA（PatternedVerticalAlignment：垂直取向構(gòu)型）方式。在采用PVA方式時，只要通過采用對襯底1611上的導電層1641設置狹縫的結(jié)構(gòu)而將液晶分子傾斜地取向，即可。另外，也可以通過在設置有狹縫的導電層上設置突出部分1645（取向控制用突出部）而將液晶分子傾斜地取向。另外，本發(fā)明不局限于此，作為顯示方式，可以使用能夠應用于圖28A所示的液晶元件612的液晶模式的任何一種。雖然說明了在圖32A和圖32B的液晶面板中第一掃描線驅(qū)動電路1605a、第二掃描線驅(qū)動電路1605b和信號線驅(qū)動電路1607形成于襯底1601上的結(jié)構(gòu)，但是也可以采用相當于信號線驅(qū)動電路1607的驅(qū)動電路為驅(qū)動器IC并通過COG方式等將它安裝在液晶面板上的結(jié)構(gòu)。當信號線驅(qū)動電路1607為驅(qū)動器IC時，可實現(xiàn)低耗電量化。另外，當驅(qū)動器IC為硅片等半導體芯片時，液晶顯示裝置能夠進行更高速的操作，并且可以實現(xiàn)低耗電量化。如上所述，在本實施方式的顯示裝置中，通過使用微晶半導體作為薄膜晶體管的溝道區(qū)域，可以實現(xiàn)顯示裝置的大型化、成本的降低或成品率的提高等。另外，通過使用微晶半導體作為半導體層，可以抑制薄膜晶體管的特性退化，而可以延長顯示電路的壽命。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。實施方式11在本實施方式中，說明在顯示部中具有本發(fā)明的一個方式的顯示裝置的電子設備。圖33A至圖33H、圖34A至圖34D是示出電子設備的一個例子的圖。這些電子設備可以具有外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005（包括電源開關或控制顯示裝置的動作的操作開關）、連接端子5006、傳感器5007（它包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉(zhuǎn)動數(shù)、距離、光、液、磁、溫度、化學物質(zhì)、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線）、麥克風5008等。圖33A示出移動計算機，除了上述以外還可以具有開關5009、紅外端口5010等。圖33B示出具備記錄介質(zhì)的便攜式圖像再現(xiàn)裝置（如DVD再現(xiàn)裝置），除了上述以外還可以具有第二顯示部5002、記錄介質(zhì)讀出部5011等。圖33C示出護目鏡型顯示器，除了上述以外還可以具有第二顯示部5002、支撐部5012、耳機5013等。圖33D示出便攜式游戲機，除了上述以外還可以具有記錄介質(zhì)讀出部5011等。圖33E示出投影儀，除了上述以外還可以具有光源5033、投射透鏡5034等。圖33F示出便攜式游戲機，除了上述以外還可以具有第二顯示部5002、記錄介質(zhì)讀出部5011等。圖33G示出電視接收機，除了上述以外還可以具有調(diào)諧器、圖像處理部等。圖33H示出便攜式電視接收機，除了上述以外還可以具有能夠收發(fā)信號的充電器5017等。圖34A示出顯示器，除了上述以外還可以具有支撐臺5018等。圖34B示出相機，除了上述以外還可以具有外部連接端口5019、快門按鈕5015、圖像接收部5016等。圖34C示出計算機，除了上述以外還可以具有定位裝置5020、外部連接端口5019、讀寫器5021等。圖34D示出移動電話機，除了上述以外還可以具有用于移動電話及移動終端的單波段播放（one－segmentbroadcasting）部分接收服務用調(diào)諧器等。另外，天線內(nèi)置于外殼5000內(nèi)。圖33A至圖33H、圖34A至圖34D所示的電子設備可以具有各種功能。例如，可以具有如下功能：將各種信息（靜態(tài)圖像、動態(tài)圖像、文字圖像等）顯示在顯示部上；觸控面板；顯示日歷、日期或時刻等；通過利用各種軟件（程序）控制處理；進行無線通信；通過利用無線通信功能，與各種計算機網(wǎng)絡連接；通過利用無線通信功能，進行各種數(shù)據(jù)的發(fā)送或接收；讀出存儲在記錄介質(zhì)中的程序或數(shù)據(jù)來將它顯示在顯示部上；等等。再者，在具有多個顯示部的電子設備中，可以具有如下功能：一個顯示部主要顯示圖像信息，而另一顯示部主要顯示文字信息；或者，在多個顯示部上顯示考慮到視差的圖像來顯示立體圖像；等等。再者，在具有圖像接收部的電子設備中，可以具有如下功能：拍攝靜態(tài)圖像；拍攝動態(tài)圖像；對所拍攝的圖像進行自動或手工校正；將所拍攝的圖像存儲在記錄介質(zhì)（外部或內(nèi)置于相機）中；將所拍攝的圖像顯示在顯示部上；等等。此外，圖33A至圖33H、圖34A至圖34D所示的電子設備可具有的功能不局限于上述功能，而可以具有各種各樣的功能。在本實施方式中描述的電子設備的特征在于具有用來顯示某種信息的顯示部。通過將本發(fā)明的一個方式的顯示裝置應用于顯示部，可以謀求可靠性的提高、成品率的提高、成本的削減、顯示部的大型化、顯示部的高清晰化等。圖34E表示將本發(fā)明的一個方式的顯示裝置和建筑物設置為一體的例子。圖34E包括外殼5022、顯示部5023、作為操作部的遙控裝置5024、揚聲器部5025等。顯示裝置以壁掛的方式與建筑物成為一體并且可以不需要較大的空間而設置。圖34F表示在建筑物內(nèi)將本發(fā)明的一個方式的顯示裝置和建筑物設置為一體的另一例子。顯示裝置的顯示面板5026被結(jié)合到浴室5027內(nèi)，并且洗澡的人可以觀看顯示面板5026。在本實施方式中，舉出墻、浴室作為建筑物的例子，但是，本實施方式不局限于此。本發(fā)明的一個方式的顯示裝置可以安裝在各種建筑物上。下面，表示將本發(fā)明的一個方式的顯示裝置和移動物體設置為一體的例子。圖34G表示將本發(fā)明的一個方式的顯示裝置和汽車設置為一體的例子。顯示面板5028被結(jié)合到汽車的車體5029，并根據(jù)需要能夠顯示車體的操作或從車體內(nèi)部或外部輸入的信息。另外，也可以具有導航功能。圖34H表示將本發(fā)明的一個方式的顯示裝置和旅客用飛機設置為一體的例子。圖34H表示在將顯示面板5031設置在旅客用飛機的座位上方的天花板5030上的情況下使用顯示面板5031時的形狀。顯示面板5031通過鉸鏈部5032被結(jié)合到天花板5030，并且乘客通過鉸鏈部5032伸縮而可以觀看顯示板5031。顯示板5031具有通過乘客的操作來顯示信息的功能。另外，在本實施方式中，舉出汽車、飛機作為移動物體，但是不限于此而可以設置在各種移動物體如摩托車、自動四輪車（包括汽車、公共汽車等）、電車（包括單軌、鐵路等）、以及船等。圖35A至圖35C為便攜式信息終端的一例。圖35A為便攜式信息終端的前視圖，圖35B為便攜式信息終端的后視圖，圖35C為便攜式信息終端的展開圖。以圖35A至圖35C為一例的便攜式信息終端可以具有多個功能。例如，除了電話功能以外，還可以組裝計算機而具有各種數(shù)據(jù)處理功能。具有電話功能的便攜式信息終端被稱為移動電話。圖35A至圖35C所示的便攜式信息終端由框體980及框體981的兩個框體構(gòu)成?？蝮w980具備顯示部982、揚聲器983、麥克風984、操作鍵985、定位裝置986、照相用透鏡987、外部連接端子988、耳機端子989等，框體981具備鍵盤990、外部儲存槽991、照相用透鏡992、和燈993等。另外，天線內(nèi)置于框體981內(nèi)部。另外，除了上述結(jié)構(gòu)以外，還可以安裝有非接觸IC芯片、小型記錄裝置等。本發(fā)明的一個方式的顯示裝置可以用于顯示部982，并且其顯示方向根據(jù)使用方式而適當?shù)馗淖?。另外，由于在與顯示部982同一個表面上具有照相用透鏡987，所以可以進行可見通話。另外，使用顯示部982作為取景器，使用照相用透鏡992及燈993拍攝靜止圖像及運動圖像。揚聲器983及麥克風984不局限于聲音通話，還可以用于可見通話、錄音、重放等的用途。操作鍵985可以進行電話的發(fā)送和接受、電子郵件等的簡單的信息輸入、屏幕的滾動、以及光標移動等。再者，彼此重疊的框體980和框體981（圖35A）滑動而如圖35C那樣展開并可以用作便攜式信息終端。在此情況下，可以使用鍵盤990和定位裝置986進行順利操作。外部連接端子988可以與AC整流器及各種電纜如USB電纜等連接，并且可以充電及與個人計算機等進行數(shù)據(jù)通信。另外，通過將記錄媒體插入外部儲存槽991中，可以對應于更大量數(shù)據(jù)的保存及移動。另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的便攜式信息終端。以上，在本實施方式中，說明了具備上述實施方式所說明的顯示裝置的電子設備的一個例子。在使用微晶半導體時，可以謀求實現(xiàn)顯示裝置的大型化、成本的削減或成品率的提高等。另外，通過將微晶半導體用作薄膜晶體管的溝道區(qū)域，可以抑制薄膜晶體管的特性退化，而可以延長顯示裝置的壽命。另外，本實施方式還可以與其他實施方式適當?shù)亟M合或替換。符號說明101　　時序電路102　　控制電路