本發(fā)明涉及一種移位寄存器模塊，特別涉及一種可避免移位寄存器的柵極驅(qū)動信號的上升沿和/或下降沿受到觸控感測周期影響的柵極驅(qū)動電路。

背景技術(shù)：

移位寄存器(shift register)被廣泛應(yīng)用于數(shù)據(jù)信號傳送電路與柵極驅(qū)動電路，用以分別控制各數(shù)據(jù)信號線接收數(shù)據(jù)信號的時序，以及為各柵極信號線產(chǎn)生掃描信號。在數(shù)據(jù)信號傳送電路中，移位寄存器用以輸出一選取信號至各數(shù)據(jù)信號線，使得圖像數(shù)據(jù)可依序被寫入各數(shù)據(jù)信號線。另一方面，在柵極驅(qū)動電路中，移位寄存器用以產(chǎn)生一掃描信號至各柵極信號線，用以依序開啟像素矩陣使得各數(shù)據(jù)信號線的圖像信號得以寫入。

近年來，發(fā)展出非晶硅整合型柵極驅(qū)動器(Amorphous Silicon Gate driver，簡稱ASG)技術(shù)。ASG技術(shù)是在非晶硅的薄膜晶體管工藝中直接將包含有這些薄膜晶體管的柵極驅(qū)動電路整合于顯示面板(例如顯示器的玻璃基板)上，以取代柵極驅(qū)動器芯片的使用，此技術(shù)統(tǒng)稱為面板上的柵極驅(qū)動器(Gate driver On Panel，簡稱GOP)。因此，應(yīng)用ASG及GOP技術(shù)可減少液晶顯示器的芯片的使用，進(jìn)而可降低制造成本并縮短制造周期。

現(xiàn)今的嵌入式(in-cell)觸控顯示面板將觸控功能整合至顯示單元中，而在顯示單元之外不另外設(shè)置觸控單元的構(gòu)造，例如將觸控功能整合進(jìn)液晶顯示單元或有機(jī)電致發(fā)光元件(OLED)單元，這樣的結(jié)構(gòu)下通常觸控功能往往利用顯示單元既有的電極結(jié)構(gòu)來實現(xiàn)，因此不需要額外的觸控構(gòu)造。例如，當(dāng)內(nèi)嵌式觸控顯示面板是邊緣電場切換型(Fringe Field Switching，F(xiàn)FS)液晶顯示面板時，通常會將其共用電極圖案化，以區(qū)分成多個塊，做為觸控感測電極使用，如此可以降低觸控顯示面板整體的厚度與重量。由于觸控功能與液晶顯示單元整合在一起，每一個幀(frame)需切割出一個或多個觸控感測周期進(jìn)行觸控感測。然而，在觸控感測周期中，供應(yīng)至柵極驅(qū)動電路中的移位寄存器的多個時鐘信號將會被暫停，故會使得某些移位寄存器所輸出的柵極驅(qū) 動信號的上升沿或下降沿被不當(dāng)?shù)匮娱L，而造成顯示器畫面質(zhì)量的下降。因此，需要一種全新的移位寄存器架構(gòu)，其可以改善前述的問題。

技術(shù)實現(xiàn)要素：

本說明書提供一種圖像顯示系統(tǒng)的一實施例。該圖像顯示系統(tǒng)，包括一觸控顯示面板，包含一像素矩陣的多個像素；以及一柵極驅(qū)動電路，用以根據(jù)一組時鐘信號產(chǎn)生多個柵極驅(qū)動信號，以驅(qū)動位于該觸控顯示面板的多個像素，該柵極驅(qū)動電路包括：多個移位寄存器，用以依序輸出該等柵極驅(qū)動信號，該等移位寄存器被區(qū)分成依序號排列的多個移位寄存器組，其中在兩相鄰的第N組移位寄存器組及第N+1組移位寄存器組中，該第N組移位寄存器組的最后一級移位寄存器的柵極驅(qū)動信號與該第N+1組移位寄存器組的第一級移位寄存器的柵極驅(qū)動信號連續(xù)；以及至少一第一補(bǔ)償電路，該第一補(bǔ)償電路設(shè)置在該兩相鄰移位寄存器組之間，該第一補(bǔ)償電路連接至該第N組移位寄存器組的該最后一級移位寄存器與該第N+1組移位寄存器組的該第一級移位寄存器，其中，該第一補(bǔ)償電路提供一第一控制信號給該第N組移位寄存器組的該最后一級移位寄存器進(jìn)行信號維持(holding)，該補(bǔ)償電路并提供一第二控制信號給該第N+1組移位寄存器組的該第一級移位寄存器進(jìn)行預(yù)充電，其中N為大于零的正整數(shù)。

本說明書提供一種柵極驅(qū)動電路的一實施例。該柵極驅(qū)動電路，用以根據(jù)一組時鐘信號產(chǎn)生多個柵極驅(qū)動信號，以驅(qū)動位于一觸控顯示面板上的一像素矩陣的多個像素，該柵極驅(qū)動電路包括：多個移位寄存器，用以依序輸出該等柵極驅(qū)動信號，該等移位寄存器被區(qū)分成依序號排列的多個組移位寄存器組，其中兩相鄰的第N組移位寄存器組及第N+1組移位寄存器組中，該第N組移位寄存器組的最后一級移位寄存器的柵極驅(qū)動信號與該第N+1組移位寄存器組的第一級移位寄存器的柵極驅(qū)動信號連續(xù)；以及至少一第一補(bǔ)償電路，該第一補(bǔ)償電路設(shè)置在該兩相鄰移位寄存器組之間，該第一補(bǔ)償電路連接至該第N組移位寄存器組的該最后一級移位寄存器與該第N+1組移位寄存器組的該第一級移位寄存器，其中，該第一補(bǔ)償電路提供一第一控制信號給該第N組移位寄存器組的該最后一級移位寄存器進(jìn)行信號維持(holding)，該補(bǔ)償電路并提供一第二控制信號給該第N+1組移位寄存器組的該第一級移位寄存器進(jìn)行預(yù)充電。

本說明書提供一種柵極驅(qū)動電路的一實施例。該柵極驅(qū)動電路，位于一觸控顯示面板上，該柵極驅(qū)動電路包括：一第K級移位寄存器，設(shè)置于該觸控顯示面板的一邊框區(qū)中，用以輸出一第K級柵極驅(qū)動信號；一第K+1級移位寄存器，設(shè)置于該邊框區(qū)中，用以輸出一第K+1級柵極驅(qū)動信號；以及一第一補(bǔ)償電路，設(shè)置于該邊框區(qū)中該第K級移位寄存器與第K+1級移位寄存器之間，用以避免該第K級移位寄存器的該第K級柵極驅(qū)動信號與該第K+1級移位寄存器的該第K+1級柵極驅(qū)動信號的一上升沿和/或一下降沿受到該內(nèi)嵌式觸控顯示面板一觸控感測周期的影響，其中K為大于零的正整數(shù)，該第一補(bǔ)償電路包括一第一子補(bǔ)償電路以及一第二子補(bǔ)償電路，該第一子補(bǔ)償電路被整合至該第K級移位寄存器中，而該第二子補(bǔ)償電路被整合至該第K+1級移位寄存器中。

附圖說明

圖1A為本發(fā)明的圖像顯示系統(tǒng)的示意圖。

圖1B為本發(fā)明的圖像顯示系統(tǒng)的示意圖。

圖1C為本發(fā)明的圖像顯示系統(tǒng)的示意圖。

圖2是顯示根據(jù)本發(fā)明的圖1A所述的柵極驅(qū)動電路示意圖。

圖3是顯示根據(jù)本發(fā)明的一實施例所述的移位寄存器電路圖。

圖4是顯示如圖3所示的移位寄存器于正向掃描時的信號波形圖。

圖5是顯示根據(jù)本發(fā)明的另一實施例所述的移位寄存器電路圖。

圖6是顯示如圖5所示的移位寄存器于反向掃描時的信號波形圖。

圖7為本發(fā)明的實施例中觸控顯示面板的一幀(frame)的示意圖。

圖8為本發(fā)明的柵極驅(qū)動電路的另一示意圖。

圖9為本申請中補(bǔ)償電路的一示意圖。

圖10為第一子補(bǔ)償電路SPHC1的一實施例。

圖11為第二子補(bǔ)償電路SPHC2的一實施例。

圖12A為第10、11圖中的第一、第二子補(bǔ)償電路SPHC1與SPHC2的操作時序圖。

圖12B為第10、11圖中的第一、第二子補(bǔ)償電路SPHC1與SPHC2的另一操作時序圖。

圖13為補(bǔ)償電路的另一實施例。

圖14為補(bǔ)償電路的另一實施例。

圖15為本發(fā)明的電路布線示意圖。

【符號說明】

100～電子裝置；

101～觸控顯示面板；

102～供電裝置；

110A、110B、110C～柵極驅(qū)動電路；

120～數(shù)據(jù)信號傳送電路；

130～像素矩陣；

140～控制芯片；

150～觸控檢測電路；

SR[1]、SR[2]、SR[3]、SR[35]、SR[36]、SR[K]、SR[K+1]、SR[K+2]、SR[2K]、SR[X-2]、SR[X-1]、SR[X]～移位寄存器；

501、701～正向輸入電路；

502、702～反向輸入電路；

503、703～輸出電路；

CK、IN_F、IN_R、N、OUT、P、P35、P36、PP35、PP36、RSET_F、RSET_R、VG～端點；

CK1、CK2、CK3、CK4、CK5、CK6、N(1)、N(2)、N(3)、N(4)、N(5)、N(6)、N(K-3)、N(K-1)、N(K)、N(K+1)、N(K+3)、N(X-5)、N(X-3)、N(X-2)、N(X-1)、N(X)、OUT(1)、OUT(2)、OUT(3)、OUT(32)、OUT(33)、OUT(34)、OUT(35)、OUT(36)、OUT(37)、OUT(38)、OUT(39)、OUT(K-3)、OUT(K-2)、OUT(K-1)、OUT(K)、OUT(K+1)、OUT(K+2)、OUT(K+3)、OUT(K+4)、OUT(2K)、OUT(2K+1)、OUT(X-2)、OUT(X-1)、OUT(X)、P(3)、P(X-2)、VGL、VGH、P1、P2、S1、S2～信號；

PHC、PHC[1]、PHC[2]～補(bǔ)償電路；

SPHC1、SPHC1A、SPHC1B～第一子補(bǔ)償電路；

SPHC2、SPHC2A、SPHC2B～第二子補(bǔ)償電路；

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10～晶體管；

C1、C1”～第一電路；

C2、C2”～第二電路；

GL1、GL2、GL3、GL4、GLK、GLK+1、GLK+2、GL2K、GLX-2、GLX-1、GLX～柵極信號線；

STV1、STV2～起始脈沖。

具體實施方式

圖1是顯示本發(fā)明中的圖像顯示系統(tǒng)的一實施例。如圖所示，圖像顯示系統(tǒng)可包括一觸控顯示面板101，用以顯示圖像以及感應(yīng)一外部物體觸碰與否。在本發(fā)明的一實施例中，觸控顯示面板101為一內(nèi)嵌式觸控顯示面板(in-cell touch display panel)，但不限定于此，也可以是外嵌式觸控顯示面板(on/out-cell touch display panel)，或者是內(nèi)/外嵌式觸控顯示面板(in/on-cell touch display panel)，所謂內(nèi)/外嵌式觸控顯示面板即是利用柵極驅(qū)動電路進(jìn)行一個方向的檢測；并且在彩色濾光基板設(shè)置另一個方向的感測電極結(jié)構(gòu)。觸控顯示面板101包括一柵極驅(qū)動電路110、一數(shù)據(jù)信號傳送電路120、一像素矩陣130、一控制芯片140以及一觸控檢測電路150。在此，數(shù)據(jù)驅(qū)動電路120、一控制芯片140以及一觸控檢測電路150可以是各自獨立的芯片，或者通過整合將三者合為一單一芯片，但不以此為限，也可以是數(shù)據(jù)信號傳送電路120以及一觸控檢測電路150也可以整合為一單一芯片。

柵極驅(qū)動電路110用以產(chǎn)生多個柵極驅(qū)動信號以驅(qū)動像素矩陣130的多個像素。數(shù)據(jù)信號傳送電路120用以產(chǎn)生多個數(shù)據(jù)信號以提供數(shù)據(jù)至像素矩陣130的多個像素。舉例而言，像素矩陣130可由多個柵極信號線、多個數(shù)據(jù)信號線以及多個像素所組成。在某些實施例中，像素矩陣130的像素與用以感測觸控的感應(yīng)電極整合在一起，使得觸控顯示面板101，得以顯示圖像以及感應(yīng)外部物體觸碰與否?？刂菩酒?40用以產(chǎn)生多個控制信號，包括時鐘信號與起始脈沖等。觸控檢測電路150藉由感測感應(yīng)電極的電壓或電荷變化，產(chǎn)生一觸碰位置數(shù)據(jù)，并將觸碰位置數(shù)據(jù)送至一外部處理器進(jìn)行后續(xù)處理。舉例而言，感應(yīng)電極用以感測一觸控筆或手指觸摸觸控顯示面板101時所發(fā)生的微小的電容變化，將感測到的電容變化轉(zhuǎn)換為電壓形式，并由觸控檢測電路150檢測此一變化。在本發(fā)明的一實施例中，像素矩陣130位于一基板上，柵極驅(qū)動電路110以非晶硅整合型柵極驅(qū)動器(Amorphous Silicon Gate driver，簡稱ASG)技術(shù)制作于該基板上，以形成面板上的柵極驅(qū)動器(Gate driver On Panel，簡稱GOP)。

此外，本發(fā)明的圖像顯示系統(tǒng)可包括于一電子裝置100。電子裝置100可包括觸控顯示面板101與一供電裝置102。供電裝置102用以對觸控顯示面板101進(jìn)行供電。根據(jù)本發(fā)明的實施例，電子裝置100可為一移動電話、一數(shù)字相機(jī)、一個人數(shù)字助理、一移動計算機(jī)、一桌上型計算機(jī)、一電視機(jī)、一汽車用顯示器、一便攜式光盤撥放器、或任何包括圖像顯示功能的裝置。根據(jù)本發(fā)明的一實施例，柵極驅(qū)動電路110可以不同的掃描順序(例如，正向掃描順序與反向掃描順序)依序輸出柵極驅(qū)動信號至各柵極信號線，用以依序?qū)⒐?yīng)至各數(shù)據(jù)信號線的圖像信號寫入像素矩陣130的像素中。

圖1B是顯示本發(fā)明中的圖像顯示系統(tǒng)的另一實施例。如圖所示，圖像顯示系統(tǒng)也可包括柵極驅(qū)動電路110A與110B，柵極驅(qū)動電路110A用以驅(qū)動像素矩陣130中奇數(shù)的柵極信號線(例如GL1、GL3…GLX-1)，而柵極驅(qū)動電路110B用以驅(qū)動像素矩陣130中偶數(shù)的柵極信號線(例如GL2、GL4…GLX-2、GLX)。柵極驅(qū)動電路110A與110B設(shè)置于觸控顯示面板101的不同側(cè)，以利于邊框?qū)ΨQ。將柵極驅(qū)動電路輸出驅(qū)動信號以奇數(shù)、偶數(shù)這樣的設(shè)計方式設(shè)置在主動區(qū)域(Active Area區(qū)，即顯示區(qū)域)可以避免柵極驅(qū)動電路都設(shè)置在同一邊造成非顯示區(qū)域電路的設(shè)置面積過度壅擠，因此，可以達(dá)到窄邊框(narrow border)，且電路布線面積平均化，進(jìn)而使兩邊的邊框面積一致的設(shè)計目的。

圖1C是顯示本發(fā)明中的圖像顯示系統(tǒng)的另一實施例。如圖所示，圖像顯示系統(tǒng)也可包括柵極驅(qū)動電路110A與110B分別設(shè)置在主動區(qū)域的兩側(cè)，像素矩陣130中每一條柵極信號線由柵極驅(qū)動電路110A中的一移位寄存器與柵極驅(qū)動電路110B中的一移位寄存器所共同驅(qū)動，以便應(yīng)用于負(fù)載較大時的情況。舉例而言，對于大尺寸面板(例如30吋以上)，各各柵極信號線GL1因長度較長，因此負(fù)載較重(即電組-電容負(fù)載重)，因此各柵極信號線GL1由柵極驅(qū)動電路110A與110B兩者的移位寄存器SR1所共同驅(qū)動，依此類推。

圖2是顯示根據(jù)本發(fā)明的圖1A所述的柵極驅(qū)動電路110A的示意圖。柵極驅(qū)動電路110A包括X級串接的移位寄存器300，即移位寄存器SR[1]、SR[2]、SR[3]、…SR[X-2]、SR[X-1]與SR[X]，其中X為一正整數(shù)。各移位寄存器分別包括數(shù)個時鐘輸入端點CK、電壓信號輸入端點VG、正向信號輸入端點IN_F、反向信號輸入端點IN_R、輸出端點OUT、信號傳遞端點N、 正向重置信號輸入端點RSET_F與反向重置信號輸入端點RSET_R。各級移位寄存器的信號傳遞端點N將輸出與輸出端點OUT相同的驅(qū)動信號，用以將驅(qū)動信號的脈沖依序傳遞于各級移位寄存器之間。

在柵極驅(qū)動電路110A于正向掃描時，各移位寄存器300以一第一順序依序輸出驅(qū)動信號，例如，移位寄存器SR[1]至SR[X]將依序輸出驅(qū)動信號OUT(1)、OUT(2)、OUT(3)…OUT(X-2)、OUT(X-1)以及OUT(X)。另一方面，于反向掃描時，各移位寄存器300以相反的一第二順序依序輸出驅(qū)動信號，例如，移位寄存器SR[X]至SR[1]依序輸出驅(qū)動信號OUT(X)、OUT(X-1)、OUT(X-2)…OUT(3)、OUT(2)以及OUT(1)。

柵極驅(qū)動電路110自控制芯片140接收多個控制信號，包括時鐘信號CK1、CK2、CK3、CK4、CK5與CK6、起始脈沖STV1、STV2、以及定電壓信號VGL。一般而言，時鐘信號CK1、CK2、CK3、CK4、CK5與CK6兩兩具有半個脈沖周期重疊，例如，參考圖4的波形圖，時鐘信號CK2的前半個脈沖與時鐘信號CK1的后半個脈沖重疊，而時鐘信號CK2的后半個脈沖與時鐘信號CK3的前半個脈沖重疊。通常時鐘信號CK1、CK3與CK5提供至奇(偶)數(shù)級的移位寄存器，而時鐘信號CK2、CK4與CK6提供至偶(奇)數(shù)級的移位寄存器。

起始脈沖STV1與STV2用以起始柵極驅(qū)動電路110A。如圖所示，柵極驅(qū)動電路110A的第一級移位寄存器SR[1]在正向信號輸入端點IN_F接收起始脈沖STV1作為正向輸入信號，最后一級移位寄存器SR[X]在反向信號輸入端點IN_R接收起始脈沖STV2作為反向輸入信號。此外，移位寄存器SR[2]-SR[X-1]分別于正向信號輸入端點IN_F接收前一級移位寄存器于所輸出的驅(qū)動信號作為正向輸入信號，以及在反向信號輸入端點IN_R接收后一級移位寄存器所輸出的驅(qū)動信號作為反向輸入信號。

在本發(fā)明的一實施例中，移位寄存器通常在正向重置信號輸入端點RSET_F接收后兩級或后三級移位寄存器所輸出的驅(qū)動信號作為正向重置信號，并且在反向重置信號輸入端點RSET_R接收前兩級或前三級移位寄存器所輸出的驅(qū)動信號作為反向重置信號。在本發(fā)明的另一實施例中，移位寄存器也可接收后一或多級移位寄存器所輸出的驅(qū)動信號作為正向重置信號，以及接收前一或多級移位寄存器所輸出的驅(qū)動信號作為反向重置信號。此外，值得注意的是，柵極驅(qū)動電路110A中頭尾的一或多個移位寄存器的正向及反 向重置信號耦接方法也可作特殊的設(shè)計，以避免產(chǎn)生時序錯誤。

舉例而言，如圖2中所示，移位寄存器SR[1]、SR[2]與SR[3]的反向重置信號輸入端點RSET_R都連接至起始脈沖STV1，而移位寄存器SR[1]、SR[2]與SR[3]的正向重置信號輸入端點RSET_F分別連接至移位寄存器SR[4]、SR[5]與SR[6]的信號傳遞端點N[4]、N[5]與N[6]。移位寄存器SR[X-2]、SR[X-1]與SR[X]的正向重置信號輸入端點RSET_F都連接至起始脈沖STV2，而移位寄存器SR[X-2]、SR[X-1]與SR[X]的反向重置信號輸入端點RSET_R分別連接至移位寄存器SR[X-3]、SR[X-4]與SR[X-5]的信號傳遞端點N[X-4]、N[X-5]與N[X-6]。除了移位寄存器SR[1]至SR[3]與SR[X-2]至SR[X]之外，其它移位寄存器(SR[4]至SR[X-3])在正向重置信號輸入端點RSET_F接收后兩級或后三級移位寄存器所輸出的驅(qū)動信號作為正向重置信號，并且在反向重置信號輸入端點RSET_R接收前兩級或前三級移位寄存器所輸出的驅(qū)動信號作為反向重置信號。舉例而言，移位寄存器SR[4]的正向重置信號輸入端點RSET_F與反向重置信號輸入端點RSET_R分別連接移位寄存器SR[7]的信號傳遞端點N[7]與移位寄存器SR[1]的信號傳遞端點N[1]，而移位寄存器SR[5]的正向重置信號輸入端點RSET_F與反向重置信號輸入端點RSET_R分別連接移位寄存器SR[8]的信號傳遞端點N[8]與移位寄存器SR[2]的信號傳遞端點N[2]，依此類推。

圖3是顯示根據(jù)本發(fā)明的另一實施例所述的移位寄存器電路圖。圖4是顯示如圖3所示的移位寄存器在正向掃描時的信號波形圖。在此實施例中，移位寄存器SR[3]代表柵極驅(qū)動電路110中第3級的移位寄存器，其包括正向輸入電路501、反向輸入電路502與輸出電路503，并且以NMOS晶體管M1-M10加以實現(xiàn)。在正向掃描時，晶體管M3首先因時鐘信號CK1拉起的脈沖而導(dǎo)通，控制端點P耦接至正向輸入信號N(2)。此時由于正向輸入信號N(2)仍維持在低電壓電平，因此控制端點P的電壓保持在低電壓電平。待正向輸入信號N(2)的脈沖抵達(dá)后，晶體管M1被導(dǎo)通，開始將控制端點P的電壓預(yù)充電至第一高電壓電平(如圖4中信號P(3)的波形)。

由于控制端點P具有高電壓電平，晶體管M7與M8會被導(dǎo)通，使得時鐘信號CK3的脈沖可傳遞至輸出端點OUT與信號傳遞端點N。因此，在晶體管M7與M8被導(dǎo)通的期間，驅(qū)動信號OUT(3)與信號N(3)將與時鐘信號CK3具有相同的相位。此外，在時鐘信號CK3具有高電壓電平的脈沖區(qū)間， 控制端點P的電壓可更近一步通過寄生電容(或額外耦接的電容)被時鐘信號CK3充高到第二高電壓電平，用以進(jìn)一步提高晶體管M7與M8的柵極電壓。較高的柵極電壓有助于加快輸出端點OUT與信號傳遞端點N的充/放電速度。

待時鐘信號CK3的脈沖結(jié)束后，由于晶體管M7與M8的漏極電壓恢復(fù)到低電壓電平，控制端點P的電壓開始由第二高電壓電平被放電回第一高電壓電平。接著，待正向重置信號N(6)的脈沖抵達(dá)后，晶體管M5被導(dǎo)通，將控制端點P耦接至具有低電壓電平的定電壓信號VGL，進(jìn)一步將控制端點P的電壓放電回低電壓電平。

如上述，在正向掃描時，正向輸入電路為主要控制控制端點的電壓的電路，而反向輸入電路可成為輔助的電路，用以輔助正向輸入電路的操作。參考到圖3，信號N(4)與時鐘信號CK5的脈沖可分別將反向輸入電路的晶體管M2與M4導(dǎo)通，用以輔助控制端點P的信號維持(signal holding)與放電。

圖5是顯示根據(jù)本發(fā)明的另一實施例所述的移位寄存器電路圖。圖6是顯示如圖5所示的移位寄存器于反向掃描時的信號波形圖。在此實施例中，移位寄存器SR[X-2]代表柵極驅(qū)動電路110中第(X-2)級的移位寄存器，其包括正向輸入電路701、反向輸入電路702與輸出電路703，并且以NMOS晶體管M1-M10加以實現(xiàn)。在反向掃描時，由起始脈沖STV2起始柵極驅(qū)動電路110的運(yùn)作，并且時鐘信號CK1-CK6的脈沖順序顛倒(如圖6所示)。晶體管M4首先因時鐘信號CK6拉起的脈沖而導(dǎo)通，控制端點P耦接至正向輸入信號N(X-1)。此時由于反向輸入信號N(X-1)仍維持在低電壓電平，因此控制端點P的電壓保持在低電壓電平。待反向輸入信號N(X-1)的脈沖抵達(dá)后，晶體管M2被導(dǎo)通，開始將控制端點P的電壓預(yù)充電至第一高電壓電平(如圖6中信號P(X-2)的波形)。

由于控制端點P具有高電壓電平，晶體管M7與M8會被導(dǎo)通，使得時鐘信號CK4的脈沖可傳遞至輸出端點OUT與信號傳遞端點N。因此，在晶體管M7與M8被導(dǎo)通的期間，驅(qū)動信號OUT(X-2)與信號N(X-2)將與時鐘信號CK4具有相同的相位。此外，在時鐘信號CK4具有高電壓電平的脈沖區(qū)間，控制端點P的電壓可更近一步通過寄生電容(或額外耦接的電容)被時鐘信號CK4充高到第二高電壓電平，用以進(jìn)一步提高晶體管M7與M8的柵極電壓。較高的柵極電壓有助于加快輸出端點OUT與信號傳遞端點N的充/放電速度。

待時鐘信號CK4的脈沖結(jié)束后，由于晶體管M7與M8的漏極電壓恢復(fù)到低電壓電平，控制端點P的電壓開始由第二高電壓電平被放電回第一高電壓電平。接著，待正向重置信號N(X-5)的脈沖抵達(dá)后，晶體管M6被導(dǎo)通，將控制端點P耦接至具有低電壓電平的定電壓信號VGL，進(jìn)一步將控制端點P的電壓放電回低電壓電平。

如上述，在反向掃描時，反向輸入電路為主要控制控制端點的電壓的電路，而正向輸入電路可成為輔助的電路，用以輔助反向輸入電路的操作。參考到圖5，信號N(X-3)與時鐘信號CK2的脈沖可分別將正向輸入電路的晶體管M1與M3導(dǎo)通，用以輔助控制端點P的信號維持(signal holding)與放電。

另外，本發(fā)明圖2～圖6雖然例示可以正、反雙向掃描的移位寄存器，但不以此為限，僅有正向(單向)掃描的移位寄存器的類型也在本發(fā)明的保護(hù)范圍內(nèi)。

圖7為本發(fā)明的實施例中觸控顯示面板的一幀(frame)的示意圖。由于觸控顯示面板101為一內(nèi)嵌式觸控顯示面板，所以每一個幀都會包括至少一個顯示周期與至少一個觸控感測周期。如圖所示，數(shù)個觸控感測周期與數(shù)個顯示周期于一個幀(frame)內(nèi)交替地排列。更進(jìn)一步說明，觸控感測周期與顯示周期性于一個幀內(nèi)交替地排列，例如，將操作于顯示周期的N級移位寄存器分成M個移位寄存器群組，且每個群組中的移位寄存器數(shù)量相等。再另一實施例中，觸控感測周期與顯示也可以呈非周期性交替地排列，例如，將操作于周期顯示的N級移位寄存器分成M個移位寄存器群組，且每個群組中的移位寄存器數(shù)量不相等。另外，在另一實施例中，觸控感測周期可以是只有一個，而顯示周期于一個幀(frame)內(nèi)被分成兩區(qū)，而觸控感測周期是安排在這兩區(qū)的顯示周期中，同樣的，這兩區(qū)的顯示周期中的移位寄存器數(shù)量可以是相等或不相等。請再參考圖7，在每一個顯示周期中，柵極驅(qū)動電路110A內(nèi)的一組移位寄存器會依序輸一組柵極驅(qū)動信號，以驅(qū)動像素矩陣103中一組對應(yīng)的柵極信號線，而每一觸控感測周期中，感應(yīng)電極進(jìn)行觸控感測。在某一實施例中，每一個觸控感測周期在兩個顯示周期之間。在圖7中，顯示周期與觸控感測周期數(shù)量都是偶數(shù)，但在另一實施方式中，也可以是顯示周期數(shù)量是偶數(shù)，而觸控感測周期數(shù)量是奇數(shù)，如此使得在一個幀結(jié)束的最后一個周期可以維持是顯示周期而不會影響到原顯示的效能。

圖8為本發(fā)明的柵極驅(qū)動電路的另一示意圖。如圖所示，柵極驅(qū)動電路 包括多個串接的移位寄存器，例如SR[1]、SR[2]…SR[2K+1]，以及多個補(bǔ)償電路，例如PHC[1]、PHC[2]，其中K為大于零的正整數(shù)(在圖8的例子中，K是大于等于3的正整數(shù))。柵極驅(qū)動電路中的移位寄存器用以根據(jù)控制芯片140所提供時鐘信號CK1～CK6，依序產(chǎn)生多個柵極驅(qū)動信號，以驅(qū)動像素矩陣130的多個像素。舉例而言，移位寄存器SR[1]的輸出端點(即用以輸出OUT(1)的端點)連接至柵極信號線GL1，移位寄存器SR[2]的輸出端點連接至柵極信號線GL2，依此類推。這些移位寄存器被區(qū)分成依序排列的多個組移位寄存器。舉例而言，移位寄存器SR[1]、SR[2]…SR[K]構(gòu)成一組移位寄存器(第一組移位寄存器組)，移位寄存器SR[K+1]、SR[K+2]…SR[2K]構(gòu)成下一組移位寄存器(第二組移位寄存器組)，以此類推。每組移位寄存器中的移位寄存器的電路連接方式皆與圖2中所示者相同，并且其電路結(jié)構(gòu)與操作方式皆如圖3至圖6所示，于此不在累述。需注意的是，在此實施例中，在觸控感測周期時，控制芯片140會暫停提供的柵極驅(qū)動電路的時鐘信號，例如暫停提供時鐘信號CK1、CK2、CK3、CK4、CK5與CK6和/或起始脈沖STV1、STV2，但不限定于此。

補(bǔ)償電路PHC[1]設(shè)置于第一組移位寄存器組的最后一個移位寄存器SR[K]與第二組移位寄存器組的第一個移位寄存器SR[K+1]之間，補(bǔ)償電路PHC[2]設(shè)置于第二組移位寄存器組的最后一個移位寄存器至SR[2K]與第三組移位寄存器組(未圖示)的第一個移位寄存器SR[2K+1]之間，依此類推，這一類設(shè)置在兩移位寄存器組之間的補(bǔ)償電路在本發(fā)明被定義為第一補(bǔ)償電路；然而，本發(fā)明的補(bǔ)償電路也可以是設(shè)置在柵極驅(qū)動電路中最后一級移位寄存器之后，用以提供一第三控制信號給該最后一級移位寄存器進(jìn)行信號維持(holding)，而這一類設(shè)置在最后一級移位寄存器之后的補(bǔ)償電路僅需要提供最后一級移位寄存器進(jìn)行信號維持，而不需要預(yù)充電，因此在本發(fā)明被定義為第二補(bǔ)償電路。每個補(bǔ)償電路，例如PHC[1]、PHC[2]，用以根據(jù)不同于時鐘信號CK1～CK6的一第一控制信號S1與一第二控制信號S2，致使所連接的兩個移位寄存器的一個進(jìn)行預(yù)充電，而所連接的兩個移位寄存器的另一個進(jìn)行信號維持(holding)，以避免所連接的兩個移位寄存器的柵極驅(qū)動信號的一上升沿和/或一下降沿受到內(nèi)嵌式觸控顯示面板的一觸控感測周期的影響。舉例而言，補(bǔ)償電路PHC[1]用以根據(jù)第一控制信號S1與第二控制信號S2，致使移位寄存器SR[K]與SR[K+1]的一個進(jìn)行預(yù)充電，而移位寄存器SR[K] 與SR[K+1]的另一個進(jìn)行信號維持，以避免移位寄存器SR[K]與SR[K+1]的柵極驅(qū)動信號的一上升沿和/或一下降沿受到觸控感測周期的影響，依此類推。在此，請先參考圖12A，以定義本發(fā)明的所謂的信號維持與預(yù)充電。所謂信號維持是由于時鐘信號CK3與第一控制信號S1之間的信號有重疊，因此在時鐘信號CK4中斷時，第一控制信號S1可以維持第35級移位寄存器的輸出(假設(shè)是第一組移位寄存器組的最后一個移位寄存器SR[35])；而所謂預(yù)充電是由于第二控制信號S2與時鐘信號CK4之間的信號有重疊，因此在時鐘信號CK4中斷時，第二控制信號S2可以維持第36級移位寄存器的輸出(假設(shè)是第二組移位寄存器組的第一個移位寄存器SR[36])。另外，請再參考圖8，在此補(bǔ)充舉例說明藉由本發(fā)明的設(shè)計可以提升下降沿/上升沿改善效能的示范例，藉由測量輸出移位寄存器SR[K]的輸出信號的下降時間由下降沿的10％(起始時間)到90％(結(jié)束時間)，例如大約為2.8632us。而藉由測量輸出移位寄存器SR[K+1]的輸出信號的上升時間由上升沿的10％(起始時間)到90％(結(jié)束時間)，例如大約為2.0828us。由此可知，藉由本發(fā)明的設(shè)計可以使上升時間與下降時間不會有太大的差異，例如讓輸出移位寄存器SR[K]的下降時間與移位寄存器SR[K-1]的輸出移位寄存器的下降時間相差0.2us以內(nèi)；又例如讓輸出移位寄存器SR[K+1]的上升時間與移位寄存器SR[K+2]的上升時間相差0.2us以內(nèi)。

請再參考圖8，并同時參考圖9，在此實施例中，移位寄存器SR[K]的輸出端點(即用以輸出OUT(K)的端點)和/或信號傳遞端點N(K)(例如，請參考圖2中SR[3]的信號傳遞端點N(6))連接至補(bǔ)償電路PHC[1]，而不直接連接至移位寄存器SR[K+1]的正向信號輸入端點，移位寄存器SR[K+1]的輸出端點(即用以輸出OUT(K+1)的端點)和/或信號傳遞端點N亦連接至補(bǔ)償電路PHC[1]，而不直接連接至移位寄存器[K]的反向信號輸入端點。換句話說，移位寄存器SR[K]的驅(qū)動信號OUT(K)不會輸出至移位寄存器SR[K+1]的正向信號輸入端點，而移位寄存器SR[K+1]的驅(qū)動信號OUT(K+1)不會輸出至移位寄存器SR[K]的反向信號輸入端點。同樣地，移位寄存器SR[2K]的輸出端點連接至補(bǔ)償電路PHC[2]，而不直接連接至移位寄存器SR[2K+1]的正向信號輸入端點，移位寄存器SR[2K+1]的輸出端點和/或信號傳遞端點N亦連接至補(bǔ)償電路PHC[2]，而不直接連接至移位寄存器SR[2K]的反向信號輸入端點，依此類推。換句話說，移位寄存器SR[2K]的驅(qū)動信號不會輸出至移位寄存器 SR[2K+1]的正向信號輸入端點，而移位寄存器SR[2K+1]的驅(qū)動信號不會輸出至移位寄存器[2K]的反向信號輸入端點，依此類推。

請再參考圖8及圖9，當(dāng)柵極驅(qū)動電路操作于一正向掃描時，補(bǔ)償電路PHC[1]在觸控感測周期中，根據(jù)第一控制信號S1輸出一第一信號P1至移位寄存器SR[K]的一反向信號輸入端，以致使移位寄存器SR[K]進(jìn)行信號維持，并根據(jù)第二控制信號S2輸出一第二信號P2至移位寄存器SR[K+1]的一正向信號輸入端，以致使移位寄存器SR[K+1]進(jìn)行預(yù)充電。當(dāng)柵極驅(qū)動電路操作在一反向掃描時，補(bǔ)償電路PHC[1]在觸控感測周期中，根據(jù)第二控制信號S2輸出第二信號P2至移位寄存器SR[2K+1]的正向信號輸入端，以致使移位寄存器SR[2K+1]進(jìn)行信號維持，并根據(jù)第一控制信號S1輸出第一信號P1至移位寄存器SR[K]的反向信號輸入端，以致使移位寄存器SR[K]進(jìn)行預(yù)充電。其它補(bǔ)償電路(例如PHC[2])的動作與補(bǔ)償電路PHC[1]相似，故于此不再累述。

請再參考圖9，其為本申請中補(bǔ)償電路的一示意圖。如圖所示，補(bǔ)償電路PHC[1]包括一第一子補(bǔ)償電路SPHC1以及一第二子補(bǔ)償電路SPHC2，而第一子補(bǔ)償電路SPHC1與第二子補(bǔ)償電路SPHC2皆具有一第一電路C1/C1”與一第二電路C2/C2”。在某些實施例中，補(bǔ)償電路PHC[1]的第一子補(bǔ)償電路SPHC1與第二子補(bǔ)償電路SPHC2可分別整合至一或多個移位寄存器中。舉例而言，第一子補(bǔ)償電路SPHC1可整合至移位寄存器SR[K]中，而第二子補(bǔ)償電路SPHC2可整合至移位寄存器SR[K+1]中，但不限定于此。在某些實施例中，第一子補(bǔ)償電路SPHC1與第二子補(bǔ)償電路SPHC2也可一起整合至移位寄存器[K]與[K+1]中的一個中。

當(dāng)柵極驅(qū)動電路操作在一正向掃描時，在觸控感測周期中，第一子補(bǔ)償電路SPHC1的第一電路C1根據(jù)第一控制信號S1與一第W級移位寄存器的驅(qū)動信號輸出第一信號P1，致使移位寄存器SR[K]進(jìn)行信號維持，而第二子補(bǔ)償電路SPHC2的第一電路C1”根據(jù)第二控制信號C2與第M級移位寄存器的驅(qū)動信號輸出第二信號P2，致使移位寄存器SR[K+1]進(jìn)行預(yù)充電。在某些實施例中，W與M為正整數(shù)，W小于K，M小于K+1。當(dāng)柵極驅(qū)動電路操作于一反向掃描時，在觸控感測周期中，第二子補(bǔ)償電路SPHC2的第二電路C2”根據(jù)第二控制信號S2與一第Y級移位寄存器的驅(qū)動信號輸出第二信號P2，致使移位寄存器SR[K+1]進(jìn)行信號維持，而第一子補(bǔ)償電路SPHC1的第二電路C2根據(jù)第一控制信號S1與一第Z級移位寄存器的驅(qū)動信號輸出第一 信號P1，致使移位寄存器SR[K]進(jìn)行預(yù)充電。在某些實施例中，Y與Z為正整數(shù)，Y大于K+1，Z大于K。舉例而言，在圖11的實施例中，W等于K-1，M等于K，Y等于K+2，而Z等于K+1，但不限定于此。在圖9的實施例中，第一子補(bǔ)償電路SPHC1的第一電路C1與第二電路C2亦分別根據(jù)移位寄存器SR[K+3]與SR[K-3]的驅(qū)動信號OUT(K+3)與OUT(K-3)進(jìn)行重置。此外，第二子補(bǔ)償電路SPHC2的第一電路C1”與第二電路C2”亦分別根據(jù)移位寄存器SR[K+4]與SR[K-4]的驅(qū)動信號OUT(K+4)與OUT(K-4)進(jìn)行重置。

圖10為第一子補(bǔ)償電路SPHC1的一實施例，假設(shè)以第35級的移位寄存器進(jìn)行說明。如圖所示，第一子補(bǔ)償電路SPHC1包括晶體管MP1至MP5。需注意的是，晶體管MP1至MP5可視為5個開關(guān)，而且這些開關(guān)也可由雙接面二極管、二極管和/或IGBT來實現(xiàn)。在圖10中的實施例，補(bǔ)償電路PHC[1]的第一子補(bǔ)償電路SPHC1耦接移位寄存器SR[35]中的反向輸入電路302的反向信號輸入端點(即開關(guān)421與422的連接端點，對應(yīng)于圖8的IN_R)。晶體管MP1具有第一端耦接第一控制信號S1，控制端耦接控制端點PP35，以及第二端用以輸出第一信號P1。晶體管MP2具有第一端與控制端一同耦接至移位寄存器SR[34]的驅(qū)動信號OUT(34)，以及第二端耦接至控制端點PP35。晶體管MP3具有第一端與控制端一同耦接至移位寄存器SR[36]的驅(qū)動信號OUT(36)，以及第二端耦接至控制端點PP35。晶體管MP4具有第一端與控制端一同耦接至移位寄存器SR[38]的驅(qū)動信號OUT(38)，以及第二端耦接至定電壓信號VGL。晶體管MP5具有第一端與控制端一同耦接至移位寄存器SR[32]的驅(qū)動信號OUT(32)，以及第二端耦接至定電壓信號VGL。晶體管MP1、MP2、MP4構(gòu)成第一電路C1，而晶體管MP1、MP3、MP5構(gòu)成第二電路C2。

圖11為第二子補(bǔ)償電路SPHC2的一實施例，假設(shè)以第36級的移位寄存器進(jìn)行說明。如圖所示，第二子補(bǔ)償電路SPHC2包括晶體管MP6至MP10。需注意的是，晶體管MP6至MP10可視為5個開關(guān)，而且這些開關(guān)也可由雙接面二極管、二極管和/或IGBT來實現(xiàn)。在圖11中的實施例，補(bǔ)償電路PHC[1]的第二子補(bǔ)償電路SPHC2耦接移位寄存器SR[36]中的正向輸入電路301的正向信號輸入端點(即開關(guān)412與411的連接端點，對應(yīng)于圖8的IN_F)。晶體管MP6具有第一端耦接第二控制信號S2，控制端耦接控制端點PP36，以及第二端用以輸出第二信號P2。晶體管MP7具有第一端與控制端一同耦接至 移位寄存器SR[35]的驅(qū)動信號OUT(35)，以及第二端耦接至控制端點PP36。晶體管MP8具有第一端與控制端一同耦接至移位寄存器SR[37]的驅(qū)動信號OUT(37)，以及第二端耦接至控制端點PP35。晶體管MP9具有第一端與控制端一同耦接至移位寄存器SR[39]的驅(qū)動信號OUT(39)，以及第二端耦接至定電壓信號VGL。晶體管MP10具有第一端與控制端一同耦接至移位寄存器SR[33]的驅(qū)動信號OUT(33)，以及第二端耦接至定電壓信號VGL。晶體管MP6、MP7、MP9構(gòu)成第一電路C1”，而晶體管MP6、MP8、MP10構(gòu)成第二電路C2”。如前所述，各級移位寄存器的信號傳遞端點N會輸出與輸出端點OUT相同的驅(qū)動信號，用以將驅(qū)動信號的脈沖依序傳遞于各級移位寄存器之間。因此，補(bǔ)償電路PHC[1]與PHC[2]所接收到的驅(qū)動信號可為移位寄存器的信號傳遞端點N所輸出的驅(qū)動信號或輸出端點OUT所輸出的驅(qū)動信號。

圖12A為圖10、圖11中的第一、第二子補(bǔ)償電路SPHC1與SPHC2的操作時序圖。時間t1～t2時，晶體管MP2會根據(jù)驅(qū)動信號OUT(34)而導(dǎo)通，使得控制端點PP35被預(yù)充電至第一高電壓電平。同樣地，移位寄存器SR[35]的控制端點P35亦會被預(yù)充電至第一高電壓電平。時間t2～t3時，移位寄存器SR[35]根據(jù)時鐘信號CK3輸出驅(qū)動信號OUT(35)，并且控制端點P35亦會被電至第二高電壓電平。此時，第二子補(bǔ)償電路SPHC2的晶體管MP6會根據(jù)驅(qū)動信號OUT(35)而導(dǎo)通，使得控制端點PP36被預(yù)充電至第一高電壓電平。時間t3～t4時，晶體管MP1將第一控制信號S1作為第一信號P1輸出至移位寄存器SR[35]的反向信號輸入端點IN_R，使得開關(guān)421被導(dǎo)通以便進(jìn)行信號維持。此時，第一子補(bǔ)償電路SPHC1的控制端點PP35亦會由于第一控制信號S1，由第一高電壓電平上升至第二高電壓電平。

時間t4～t7時，觸控顯示面板101進(jìn)入一觸控感測周期，故控制芯片104暫停時鐘信號CK1至CK6。此時，由于移位寄存器SR[35]中的開關(guān)421被導(dǎo)通，所以在時鐘信號CK3變?yōu)榈碗妷弘娖綍r，移位寄存器SR[35]中的控制端點P35僅會由第二高電壓電平下降至第一高電壓電平，而不會下降至定電壓信號VGL。換句話說，在時間t4～t5時，移位寄存器SR[35]進(jìn)行控制端點P35的信號保持。時間t5～t6時，第一控制信號S1由高電平變?yōu)榈碗娖?，控制端點PP35會由第二高電壓電平下降至第一高電壓電平，并且移位寄存器SR[35]中的控制端點P35會由第一高電壓電平下降至定電壓信號VGL(即結(jié)束信號維持)。在同時參考第11及12A圖，由于第二子補(bǔ)償電路SPHC2的控制端點 PP36于時間t2時已預(yù)充電至第一高電壓電平，故在時間t6～t7時，晶體管MP6會將第二控制信號S2作為第二信號P2輸出至移位寄存器SR[36]的正向信號輸入端點，使得開關(guān)411被導(dǎo)通以便預(yù)充電，即移位寄存器SR[36]的控制端點P36亦會被預(yù)充電至第一高電壓電平。

時間t7開始時，觸控顯示面板101結(jié)束觸控感測周期進(jìn)入下一個顯示周期，故控制芯片104恢復(fù)時鐘信號CK1至CK6的輸出。此時，在時間t7～t8區(qū)間，由于移位寄存器SR[36]的控制端點P36已被預(yù)充電至第一高電壓電平，所以在時鐘信號CK4變?yōu)楦唠妷弘娖綍r，移位寄存器SR[36]可立即輸出驅(qū)動信號OUT(36)。再者，移位寄存器SR[36]中的控制端點P36亦會由第一高電壓電平上升至第二高電壓電平。時間t8～t9時，第二控制信號S2變?yōu)榈碗妷弘娖剑刂贫它cPP36會由第二高電壓電平下降至第一高電壓電平。時間t9～t10時，所以在時鐘信號CK4變?yōu)榈碗妷弘娖綍r，移位寄存器SR[36]中的控制端點P36僅會由第二高電壓電平下降至第一高電壓電平。簡言之，在觸控感測周期中，第一子補(bǔ)償電路SPHC1可在時間t4～t5根據(jù)第一控制信號S1，輸出第一信號P1致使移位寄存器SR[35]進(jìn)行信號維持。第二子補(bǔ)償電路SPHC2可在時間t6～t7根據(jù)第二控制信號S2，輸出第二信號P2致使移位寄存器SR[36]進(jìn)行預(yù)充電。

由上可知，即使觸控感測周期中時鐘信號CK1、CK2、CK3、CK4、CK5與CK6會被暫停，補(bǔ)償電路(例如PHC[1]、PHC[2])可維持移位寄存器間驅(qū)動信號的傳遞。因此，所有移位寄存器(例如：SR[1]～SR[K]、SR[K+1]～SR[2K]…)的驅(qū)動信號(即信號傳遞端點N所輸出的驅(qū)動信號與輸出端點OUT所輸出的驅(qū)動信號)都會具有正常的上升沿與下降沿，不會受到觸控感測周期的影響而不當(dāng)?shù)难娱L，造成顯示器畫面質(zhì)量的下降。此外，第一子補(bǔ)償電路SPHC1中的晶體管MP4與MP5分別根據(jù)驅(qū)動信號OUT(38)與OUT(32)進(jìn)行重置，使得控制端點PP35下降至定電壓信號VGL的電平。第二子補(bǔ)償電路SPHC2中的晶體管MP9與MP10分別根據(jù)驅(qū)動信號OUT(39)與OUT(33)進(jìn)行重置，使得控制端點PP36下降至定電壓信號VGL的電平。需注意的是，圖12A中的時序為柵極驅(qū)動電路操作于正向掃描時的動作；而柵極驅(qū)動電路操作于反向掃描時(可參考圖12B)的動作與正向掃描時的動作是相似的，故于此不再累述。

圖13為補(bǔ)償電路的另一實施例。如圖所示，第一子補(bǔ)償電路SPHC1A 與圖10中的第一子補(bǔ)償電路SPHC1相似，其差異在于晶體管MP2與MP5耦接至驅(qū)動信號OUT(33)，晶體管MP3與MP4耦接至驅(qū)動信號OUT(37)，第一子補(bǔ)償電路SPHC1A的操作與圖10中的第一子補(bǔ)償電路SPHC1相似，故于此不再累述。第二子補(bǔ)償電路SPHC2A與圖10中的第二子補(bǔ)償電路SPHC2相似，其差異在于晶體管MP7與MP10耦接至驅(qū)動信號OUT(34)，晶體管MP8與MP9耦接至驅(qū)動信號OUT(38)，第二子補(bǔ)償電路SPHC2A的操作與圖10中的第二子補(bǔ)償電路SPHC2相似，故于此不再累述。在此實施例中，W等于K-2，M等于K-1，Y等于K+3，而Z等于K+2，但不限定于此。

圖14為補(bǔ)償電路的另一實施例。如圖所示，第一子補(bǔ)償電路SPHC1B與圖10中的第一子補(bǔ)償電路SPHC1相似，其差異在于晶體管MP2的第一端耦接至一高電壓電平VGH而非驅(qū)動信號OUT(34)，并且晶體管MP3的第一端耦接至高電壓電平VGH而非驅(qū)動信號OUT(36)。第一子補(bǔ)償電路SPHC1B的操作與圖10中的第一子補(bǔ)償電路SPHC1相似，故于此不再累述。第二子補(bǔ)償電路SPHC2A與圖10中的第二子補(bǔ)償電路SPHC2相似，其差異在于晶體管MP7的第一端耦接至一高電壓電平VGH而非驅(qū)動信號OUT(35)，并且晶體管MP8的第一端耦接至高電壓電平VGH而非驅(qū)動信號OUT(37)。第二子補(bǔ)償電路SPHC2A的操作與圖12A中的第二子補(bǔ)償電路SPHC2相似，故在此不再累述。

圖15為本發(fā)明的電路布線示意圖。如圖所示，移位寄存器SR[K]與SR[K+1]設(shè)置于觸控顯示面板101的一邊框區(qū)中，用以依序輸出柵極驅(qū)動信號。補(bǔ)償電路PHC設(shè)置于邊框區(qū)中移位寄存器SR[K]與SR[K+1]之間，用以避免移位寄存器SR[K]與SR[K+1]的柵極驅(qū)動信號的一上升沿和/或一下降沿受到觸控感測周期的影響。補(bǔ)償電路PHC的第一子補(bǔ)償電路SPHC1整合至移位寄存器SR[K]中，而補(bǔ)償電路PHC的第二子補(bǔ)償電路SPHC2整合至移位寄存器SR[K+1]中，在布線上，由于第一子補(bǔ)償電路SPHC1與第二子補(bǔ)償電路SPHC2元件通常少于移位寄存器SR，且第一子補(bǔ)償電路SPHC1與第二子補(bǔ)償電路SPHC2元件不需提供至柵極信號線，因此其元件的面積(如W/L比)都可以比移位寄存器SR小，因此可如圖15的方式，利用互補(bǔ)設(shè)計調(diào)整整體布線面積，從而可減少布線面積，但不限定于此。需注意的是，圖15中的移位寄存器與補(bǔ)償電路的操作如前所述，故在此不再累述。

本發(fā)明雖以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明的范圍，本 領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。