本發(fā)明涉及顯示驅(qū)動技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。

背景技術(shù)：

目前隨著液晶面板業(yè)競爭趨于激烈，降低面板成本且要提升性能成為面板廠商競爭點，其中GOA(Gate On Array，陣列基板行驅(qū)動電路)的采用可以減少IC使用量，因此成為降低成本的一個直接的方法，其新結(jié)構(gòu)的嘗試與采用有效的提升了性能及功耗。在顯示面板的CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)GOA中，采用的晶體管的數(shù)目的減少、功耗的降低并減少誤輸出，永遠(yuǎn)是GOA電路性能提升的一個考慮重點。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置，以解決現(xiàn)有技術(shù)中移位寄存器單元采用的晶體管個數(shù)多，功耗高的問題。

為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，其特征在于，包括柵極驅(qū)動信號輸出端、起始信號輸入端、進(jìn)位信號輸出端、第一時鐘信號輸入端和第二時鐘信號輸入端，所述移位寄存器單元還包括：

輸入單元，分別與起始信號輸入端、第一控制節(jié)點、第二控制節(jié)點和第三控制節(jié)點連接，用于當(dāng)起始信號為第一電平時控制第一控制節(jié)點的電位為第二電平并控制第三控制節(jié)點的電位為第一電平，當(dāng)起始信號為第二電平時控制第一控制節(jié)點與第二控制節(jié)點連接；

第一控制單元，分別與第一控制節(jié)點、第三控制節(jié)點和第四控制節(jié)點連接，用于當(dāng)?shù)谝豢刂乒?jié)點的電位為第一電平時控制第三控制節(jié)點的電位和第四控制節(jié)點的電位都為第二電平；

第一CMOS反相器，輸入端與第四控制節(jié)點連接，輸出端與第二控制節(jié)點連接；

第二控制單元，分別與第三控制節(jié)點、第四控制節(jié)點和第一時鐘信號輸入端連接，用于當(dāng)?shù)谌刂乒?jié)點的電位為第一電平時控制第四控制節(jié)點接入第一時鐘信號；

第三控制單元，連接于所述起始信號輸入端和所述四控制節(jié)點之間，用于當(dāng)所述第四控制節(jié)點的電位為第一電平時控制所述第四控制節(jié)點與所述起始信號輸入端連接；

進(jìn)位信號輸出單元，分別與所述第二控制節(jié)點和所述進(jìn)位信號輸出端連接，用于控制所述進(jìn)位信號輸出端輸出的進(jìn)位信號的電位與所述第二控制節(jié)點的電位反相；以及，

柵極驅(qū)動信號輸出單元，分別與所述進(jìn)位信號輸出端、所述第二時鐘信號輸入端和所述柵極驅(qū)動信號輸出端連接，用于當(dāng)所述進(jìn)位信號的電位為第二電平時控制所述柵極驅(qū)動信號輸出端輸出第二電平，當(dāng)所述進(jìn)位信號的電位為第一電平時控制所述柵極驅(qū)動信號輸出端輸出第二時鐘信號。

實施時，所述輸入單元包括：

第一輸入晶體管，柵極與起始信號輸入端連接，第一極與第一控制節(jié)點連接，第二極與第二電平輸出端連接；

第二輸入晶體管，柵極與起始信號輸入端連接，第一極與第一控制節(jié)點連接，第二極與第二控制節(jié)點連接；以及，

第三輸入晶體管，柵極和第一極都與起始信號輸入端連接，第二極與第三控制節(jié)點連接。

實施時，所述第一控制單元包括：

第一控制晶體管，柵極與第一控制節(jié)點連接，第一極與第三控制節(jié)點連接，第二極與第四控制節(jié)點連接；以及，

第二控制晶體管，柵極與第一控制節(jié)點連接，第一極與第四控制節(jié)點連接，第二極與第二電平輸出端連接。

實施時，所述第二控制單元包括：

第三控制晶體管，柵極與第三控制節(jié)點連接，第一極與第四控制節(jié)點連接，第二極與第一時鐘信號輸出端連接。

實施時，所述第三控制單元包括：

第四控制晶體管，柵極與所述第四控制節(jié)點連接，第一極與所述起始信號輸入端連接，第二極與所述第四控制節(jié)點連接。

實施時，所述進(jìn)位信號輸出單元包括：

第二CMOS反相器、輸入端與第二控制節(jié)點連接，輸出端與進(jìn)位信號輸出端連接。

實施時，所述柵極驅(qū)動信號輸出單元包括：

第一輸出模塊，分別與所述進(jìn)位信號輸出端和第五控制節(jié)點連接，用于控制所述進(jìn)位信號的電位與所述第五控制節(jié)點的電位反相；以及，

第二輸出模塊，分別與所述第五控制節(jié)點、所述第二時鐘信號輸入端、所述進(jìn)位信號輸出端、柵極驅(qū)動信號輸出端和第二電平輸出端連接，用于當(dāng)所述進(jìn)位信號為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二時鐘信號輸入端連接，當(dāng)所述第五控制節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二電平輸出端連接。

實施時，所述第一輸出模塊包括：第三CMOS反相器，輸入端與所述進(jìn)位信號輸出端連接，輸出端與所述第五控制節(jié)點連接；

第二輸出模塊包括：

CMOS傳輸門，正相控制端與所述進(jìn)位信號輸出端連接，反相控制端與所述第五控制節(jié)點連接，輸入端與所述第二時鐘信號輸入端連接，輸出端與所述柵極驅(qū)動信號輸出端連接；以及，

輸出晶體管，柵極與所述第五控制節(jié)點連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二電平輸出端連接。

實施時，所述CMOS傳輸門包括：

傳輸NMOS管，柵極與所述進(jìn)位信號輸出端連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二時鐘信號輸入端連接；以及，

傳輸PMOS管，柵極與所述第五控制節(jié)點連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二時鐘信號輸入端連接。

實施時，所述柵極驅(qū)動信號輸出單元還包括第四CMOS反相器和第五CMOS反相器；

所述第四CMOS反相器的輸入端與所述CMOS傳輸門的輸出端連接，所述第四CMOS反相器的輸出端與所述第五CMOS反相器的輸入端連接，所述第五CMOS反相器的輸出端與所述柵極驅(qū)動信號輸出端連接。

本發(fā)明還提供了一種移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括：

在每一顯示周期的輸入階段，第一時鐘信號為第二電平，第二時鐘信號為第二電平，起始信號為第一電平，輸入單元控制第一控制節(jié)點的電位為第二電平并控制第三控制節(jié)點的電位為第一電平，第二控制單元控制第四控制節(jié)點接入第一時鐘信號從而使得第四控制節(jié)點的電位為第二電平，第一CMOS反相器控制第二控制節(jié)點的電位為第一電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；

在每一顯示周期的輸出階段，第一時鐘信號為第一電平，第二時鐘信號為第一電平，起始信號為第一電平，輸入單元控制第一控制節(jié)點的電位為第二電平并控制第三控制節(jié)點的電位為第一電平，第二控制單元控制第四控制節(jié)點接入第一時鐘信號從而使得第四控制節(jié)點的電位為第一電平，第一CMOS反相器控制第二控制節(jié)點的電位為第二電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第一電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二時鐘信號，此時柵極驅(qū)動信號為第一電平；

在每一顯示周期的第一復(fù)位階段，第一時鐘信號為第一電平，第二時鐘信號為第二電平，起始信號為第二電平，輸入單元控制第一控制節(jié)點與第二控制節(jié)點連接，則第二控制節(jié)點的電位為第二電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第一電平，柵極驅(qū)動信號控制柵極驅(qū)動信號輸出端輸出第二時鐘信號，此時柵極驅(qū)動信號為第二電平；

在每一顯示周期的第二復(fù)位階段，第一時鐘信號為第二電平，第二時鐘信號為第一電平，起始信號為第二電平，第二控制單元控制第一時鐘信號接入第四控制節(jié)點，以使得第四控制節(jié)點的電位為第二電平，第一CMOS反相器控制第二控制節(jié)點的電位為第一電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第二電平，柵極驅(qū)動信號輸出單元控制所述柵極驅(qū)動信號輸出端輸出第二電平。

本發(fā)明還提供了一種柵極驅(qū)動電路，其特征在于，包括多級上述的移位寄存器單元。

實施時，當(dāng)正向掃描時，除了第一級移位寄存器單元之外，每一級移位寄存器單元的起始信號輸入端與相鄰上一級移位寄存器單元的進(jìn)位信號輸出端連接；

當(dāng)反向掃描時，除了最后一級移位寄存器單元之外，每一級移位寄存器單元的起始信號輸入端與相鄰下一級移位寄存器單元的進(jìn)位信號輸出端連接。

本發(fā)明還提供了一種顯示裝置，包括上述的柵極驅(qū)動電路。

與現(xiàn)有技術(shù)相比，本發(fā)明實施例所述的移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置通過使用簡單的CMOS傳輸門、CMOS反相器以及單管即可以實現(xiàn)柵極驅(qū)動信號輸出，可以使得晶體管個數(shù)更少，功耗更低，避免誤輸出，以此更好提高面板性能及穩(wěn)定性，提升良率。

附圖說明

圖1是本發(fā)明實施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖2是本發(fā)明所述的移位寄存器單元的一具體實施例的電路圖；

圖3是本發(fā)明如圖2所示的移位寄存器單元的具體實施例的工作時序圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實施例所述的移位寄存器單元包括柵極驅(qū)動信號輸出端G_OUT、起始信號輸入端STV_IN、進(jìn)位信號輸出端STV_OUT、第一時鐘信號輸入端CK1和第二時鐘信號輸入端CK2，所述移位寄存器單元還包括：

輸入單元10，分別與起始信號輸入端STV_IN、第一控制節(jié)點Ctrl1、第二控制節(jié)點Ctrl2和第三控制節(jié)點Crl3連接，用于當(dāng)由起始信號輸入端STV_IN輸入的起始信號為第一電平時控制第一控制節(jié)點Ctrl1的電位為第二電平并控制第三控制節(jié)點Ctrl3的電位為第一電平，當(dāng)起始信號為第二電平時控制第一控制節(jié)點Ctrl1與第二控制節(jié)點Ctrl2連接；

第一控制單元11，分別與第一控制節(jié)點Ctrl1、第三控制節(jié)點Ctrl3和第四控制節(jié)點Ctrl4連接，用于當(dāng)?shù)谝豢刂乒?jié)點Ctrl1的電位為第一電平時控制第三控制節(jié)點Ctrl3的電位和第四控制節(jié)點Ctrl4的電位都為第二電平；

第一CMOS反相器CF1，輸入端與第四控制節(jié)點Ctrl4連接，輸出端與第二控制節(jié)點Ctrl2連接；

第二控制單元12，分別與第三控制節(jié)點Ctrl3、第四控制節(jié)點Ctrl4和第一時鐘信號輸入端CK1連接，用于當(dāng)?shù)谌刂乒?jié)點Ctrl3的電位為第一電平時控制第四控制節(jié)點Ctrl4接入由第一時鐘信號輸入端CK1輸入的第一時鐘信號；

第三控制單元13，連接于所述起始信號輸入端STV_IN和所述四控制節(jié)點Ctrl4之間，用于當(dāng)所述第四控制節(jié)點Ctrl4的電位為第一電平時控制所述第四控制節(jié)點Ctrl4與所述起始信號輸入端STV_IN連接；

進(jìn)位信號輸出單元14，分別與所述第二控制節(jié)點Ctrl2和所述進(jìn)位信號輸出端STV_OUT連接，用于控制所述進(jìn)位信號輸出端STV_OUT輸出的進(jìn)位信號的電位與所述第二控制節(jié)點Ctrl2的電位反相；以及，

柵極驅(qū)動信號輸出單元15，分別與所述進(jìn)位信號輸出端STV_OUT、所述第二時鐘信號輸入端CK2和所述柵極驅(qū)動信號輸出端G_OUT連接，當(dāng)所述進(jìn)位信號的電位為第二電平時控制所述柵極驅(qū)動信號輸出端G_OUT輸出第二電平，當(dāng)所述進(jìn)位信號的電位為第一電平時控制所述柵極驅(qū)動信號輸出端G_OUT輸出第二時鐘信號。

本發(fā)明實施例所述的移位寄存器單元，通過使用簡單的CMOS傳輸門、CMOS反相器以及單管即可以實現(xiàn)柵極驅(qū)動信號輸出，可以使得晶體管個數(shù)更少，功耗更低，避免誤輸出，以此更好提高面板性能及穩(wěn)定性，提升良率。

具體的，所述輸入單元包括：

第一輸入晶體管，柵極與起始信號輸入端連接，第一極與第一控制節(jié)點連接，第二極與第二電平輸出端連接；

第二輸入晶體管，柵極與起始信號輸入端連接，第一極與第一控制節(jié)點連接，第二極與第二控制節(jié)點連接；以及，

第三輸入晶體管，柵極和第一極都與起始信號輸入端連接，第二極與第三控制節(jié)點連接。

具體的，所述第一控制單元包括：

第一控制晶體管，柵極與第一控制節(jié)點連接，第一極與第三控制節(jié)點連接，第二極與第四控制節(jié)點連接；以及，

第二控制晶體管，柵極與第一控制節(jié)點連接，第一極與第四控制節(jié)點連接，第二極與第二電平輸出端連接。

具體的，所述第二控制單元包括：

第三控制晶體管，柵極與第三控制節(jié)點連接，第一極與第四控制節(jié)點連接，第二極與第一時鐘信號輸出端連接。

具體的，所述第三控制單元包括：

第四控制晶體管，柵極與第四控制節(jié)點連接，第一極與起始信號輸入端連接，第二極與第四控制節(jié)點連接。

具體的，本發(fā)明實施例所述的移位寄存器單元還包括：

第五控制晶體管，柵極與第三控制節(jié)點連接，第一極與第四控制節(jié)點連接，第二極也與第四控制節(jié)點連接。

具體的，所述進(jìn)位信號輸出單元包括：

第二CMOS反相器、輸入端與第二控制節(jié)點連接，輸出端與進(jìn)位信號輸出端連接。

具體的，所述柵極驅(qū)動信號輸出單元包括：

第一輸出模塊，分別與所述進(jìn)位信號輸出端和第五控制節(jié)點連接，用于控制所述進(jìn)位信號的電位與所述第五控制節(jié)點的電位反相；以及，

第二輸出模塊，分別與所述第五控制節(jié)點、所述第二時鐘信號輸入端、所述進(jìn)位信號輸出端、柵極驅(qū)動信號輸出端和第二電平輸出端連接，用于當(dāng)所述進(jìn)位信號為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二時鐘信號輸入端連接，當(dāng)所述第五控制節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二電平輸出端連接。

具體的，所述第一輸出模塊包括：第三CMOS反相器，輸入端與所述進(jìn)位信號輸出端連接，輸出端與所述第五控制節(jié)點連接；

第二輸出模塊包括：

CMOS傳輸門，正相控制端與所述進(jìn)位信號輸出端連接，反相控制端與所述第五控制節(jié)點連接，輸入端與所述第二時鐘信號輸入端連接，輸出端與所述柵極驅(qū)動信號輸出端連接；以及，

輸出晶體管，柵極與所述第五控制節(jié)點連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二電平輸出端連接。

具體的，所述CMOS傳輸門包括：

傳輸NMOS管，柵極與所述進(jìn)位信號輸出端連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二時鐘信號輸入端連接；以及，

傳輸PMOS管，柵極與所述第五控制節(jié)點連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述第二時鐘信號輸入端連接；

具體的，所述柵極驅(qū)動信號輸出單元還包括第四CMOS反相器和第五CMOS反相器；

所述第四CMOS反相器的輸入端與所述CMOS傳輸門的輸出端連接，所述第四CMOS反相器的輸出端與所述第五CMOS反相器的輸入端連接，所述第五CMOS反相器的輸出端與所述柵極驅(qū)動信號輸出端連接；

所述柵極驅(qū)動信號輸出單元通過采用第四CMOS反相器和第五CMOS反相器來增強(qiáng)柵極驅(qū)動信號的驅(qū)動能力。

下面通過一具體實施例來說明本發(fā)明所述的移位寄存器單元。

如圖2所示，本發(fā)明所述的移位寄存器單元的一具體實施例包括柵極驅(qū)動信號輸出端G_OUT、起始信號輸入端STV_IN、進(jìn)位信號輸出端STV_OUT、第一時鐘信號輸入端CK1和第二時鐘信號輸入端CK2，所述移位寄存器單元還包括輸入單元10、第一控制單元11、第一CMOS反相器M1、第二控制單元12、第三控制單元13、進(jìn)位信號輸出單元14和柵極驅(qū)動信號輸出單元15；

所述輸入單元10包括：

第一輸入晶體管MI1，柵極與起始信號輸入端STV_IN連接，漏極與第一控制節(jié)點Ctrl1連接，源極接入低電壓VSS；

第二輸入晶體管MI2，柵極與起始信號輸入端STV_IN連接，源極與第一控制節(jié)點Ctrl1連接，漏極與第二控制節(jié)點Ctrl2連接；以及，

第三輸入晶體管MI3，柵極和漏極都與起始信號輸入端STV_IN連接，第二極與第三控制節(jié)點Ctrl3連接；

所述第一控制單元11包括：

第一控制晶體管MC1，柵極與第一控制節(jié)點Ctrl1連接，漏極與第三控制節(jié)點Ctrl3連接，源極與第四控制節(jié)點Ctrl4連接；以及，

第二控制晶體管MC2，柵極與第一控制節(jié)點Ctrl1連接，漏極與第四控制節(jié)點Ctrl4連接，源極接入低電壓VSS；

所述第二控制單元12包括：

第三控制晶體管MC3，柵極與第三控制節(jié)點Ctrl3連接，漏極與第四控制節(jié)點Ctrl4連接，源極與第一時鐘信號輸出端CK1連接；

所述第三控制單元13包括：

第四控制晶體管MC4，柵極與所述第四控制節(jié)點Ctrl4連接，漏極與所述起始信號輸入端STV_IN連接，源極與所述第四控制節(jié)點Ctrl4連接；

所述第一CMOS反相器M1包括：

第一反相PMOS管MP1，柵極與第四控制節(jié)點Ctrl4連接，源極接入高電壓VDD；以及，

第一反相NMOS管MN1，柵極與第四控制節(jié)點Ctrl4連接，漏極與第一反相PMOS管的漏極連接，源極接入低電壓VSS；

并本發(fā)明如圖2所示的移位寄存器單元的具體實施例還包括：第五控制晶體管MC5，柵極與第三控制節(jié)點Ctrl3連接，源極和漏極都與第四控制節(jié)點Ctrl4連接；由于MC5的源極和漏極相互連接，因此MC5等效于電容，其作用為存儲電壓；

所述進(jìn)位信號輸出單元包括第二CMOS反相器M2；

所述第二CMOS反相器M2包括：

第二反相PMOS管MP2，柵極與第二控制節(jié)點Ctrl2連接，源極接入高電壓VDD，漏極與起始信號輸出端STV_OUT連接；以及，

第二反相NMOS管MN2，柵極與第二控制節(jié)點Ctrl2連接，漏極與起始信號輸出端STV_OUT連接，源極接入低電壓VSS；

所述柵極驅(qū)動信號輸出單元15包括第一輸出模塊151和第二輸出模塊142；

所述第一輸出模塊151包括：第三CMOS反相器M3，輸入端與進(jìn)位信號輸出端STV_OUT連接，輸出端與第五控制節(jié)點Ctrl5連接；

第二輸出模塊152包括CMOS傳輸門和輸出晶體管MO；

所述CMOS傳輸門包括：

傳輸NMOS管MTN，柵極與所述進(jìn)位信號輸出端STV_OUT連接，漏極與所述柵極驅(qū)動信號輸出端G_OUT連接，第二極與所述第二時鐘信號輸入端CK2連接；以及，

傳輸PMOS管MTP，柵極與所述第五控制節(jié)點Ctrl5連接，源極與所述柵極驅(qū)動信號輸出端G_OUT連接，第二極與所述第二時鐘信號輸入端CK2連接。

所述輸出晶體管MO，柵極與所述第五控制節(jié)點Ctrl5連接，漏極與所述柵極驅(qū)動信號輸出端G_OUT，源極接入低電壓VSS。

在圖2所示的移位寄存器單元的具體實施例中，MC4為二極管連接，MC4等效為二極管；MC4在工作時，只有在Ctrl4的電位為高電平時MC4才導(dǎo)通。

在圖2所示的具體實施例中，MI1、MI3、MC1、MC2、MC3、MC4和MO都為NMOS管，MI2和MC5都為PMOS管。

優(yōu)選的，在本發(fā)明如圖2所示的移位寄存器單元的具體實施例中，所述柵極驅(qū)動信號輸出單元還包括第四CMOS反相器M4和第五CMOS反相器M5，以增強(qiáng)驅(qū)動能力；

所述第四CMOS反相器M4的輸入端與所述CMOS傳輸門的輸出端連接，所述第四CMOS反相器M4的輸出端與所述第五CMOS反相器M5的輸入端連接，所述第五CMOS反相器M5的輸出端與所述柵極驅(qū)動信號輸出端G_OUT連接。

如圖3所示，本發(fā)明如圖2所示的移位寄存器單元的具體實施例在工作時，

在正向掃描時，STV_IN與相鄰上一級移位寄存器單元的STV_OUT連接；反向掃描時STV_IN與相鄰下一級的STV_OUT連接；

在每一顯示周期的輸入階段T1，由CK1輸入的第一時鐘信號為低電平，由CK2輸入的第二時鐘信號為低電平，由STV_IN輸入的起始信號為高電平，MI1和MI3打開，由于MI1打開，則MC1的柵極電位和MC2的柵極電位被拉低至低電平VSS，MC1和MC2關(guān)閉；由于MI3為二極管連接方式，由STV_IN輸入的高電平傳至MC3的柵極，此時MC3打開，由于此時CK1是低電平，所以M1的輸入端(即Ctrl4)的電位被下拉至低電平，MC4關(guān)斷，M1的輸出端(即Ctrl2)的電位為高電平，即M2的輸入端(即Ctrl2)的電位為高電平，M2的輸出端的電位為低電平，即STV_OUT輸出低電平，經(jīng)過M3后，Ctrl5的電位為高電平，此時MTN和MTP都關(guān)閉，MO打開，G_OUT輸出低電平；

在每一顯示周期的輸出階段T2，由CK1輸入的第一時鐘信號為高電平，由CK2輸入的第二時鐘信號為高電平，由STV_IN輸入的起始信號為高電平，MI1和MI3打開，由于MI1打開，則MC1的柵極電位和MC2的柵極電位被拉低至低電平VSS，MC1和MC2關(guān)閉；由于MI3為二極管連接方式，由STV_IN輸入的高電平傳至MC3的柵極，此時MC3打開，由于此時CK1是高電平，所以M1的輸入端(即Ctrl4)的電位被上拉至高電平，M1的輸出端(即Ctrl2)的電位為低電平，即M2的輸入端(即Ctrl2)的電位為低電平，M2的輸出端的電位為高電平，即STV_OUT輸出高電平，經(jīng)過M3后，Ctrl5的電位為低電平，此時MTP開啟，G_OUT輸出第二時鐘信號，由于此時第二時鐘信號為高電平，所以此時G_OUT輸出高電平；

在每一顯示周期的第一復(fù)位階段T3，由CK1輸入的第一時鐘信號為高電平，由CK2輸入的第二時鐘信號為低電平，由STV_IN輸入的起始信號為低電平，MI2導(dǎo)通，其他的晶體管仍保持T2的狀態(tài)，因此Ctrl2的電位保持為低電平，MP2導(dǎo)通，從而STV_OUT輸出高電平，經(jīng)過M3后，Ctrl5的電位為低電平，此時MTP開啟，G_OUT輸出第二時鐘信號，由于此時第二時鐘信號為低電平，所以此時G_OUT輸出低電平；

在每一顯示周期的第二復(fù)位階段T4，由CK1輸入的第一時鐘信號為低電平，由CK2輸入的第二時鐘信號為高電平，由STV_IN輸入的起始信號為低電平，MI2導(dǎo)通，其他的晶體管仍保持T2的狀態(tài)，，MC3仍然保持打開狀態(tài)，CK1的低電平通過MC3傳送至Ctrl4，Ctrl4的電位為低電平，這時MP1和MN2打開，STV_OUT輸出低電平，OUT仍輸出低電平。

本發(fā)明實施例所述的移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括：

在每一顯示周期的輸入階段，第一時鐘信號為第二電平，第二時鐘信號為第一電平，起始信號為第二電平，輸入單元控制第一控制節(jié)點的電位為第二電平并控制第三控制節(jié)點的電位為第一電平，第二控制單元控制第四控制節(jié)點接入第一時鐘信號從而使得第四控制節(jié)點的電位為第二電平，第一CMOS反相器控制第二控制節(jié)點的電位為第一電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；

在每一顯示周期的輸出階段，第一時鐘信號為第一電平，第二時鐘信號為第一電平，起始信號為第一電平，輸入單元控制第一控制節(jié)點的電位為第二電平并控制第三控制節(jié)點的電位為第一電平，第二控制單元控制第四控制節(jié)點接入第一時鐘信號從而使得第四控制節(jié)點的電位為第一電平，第一CMOS反相器控制第二控制節(jié)點的電位為第二電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第一電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二時鐘信號，此時柵極驅(qū)動信號為第一電平；

在每一顯示周期的第一復(fù)位階段，第一時鐘信號為第一電平，第二時鐘信號為第二電平，起始信號為第二電平，輸入單元控制第一控制節(jié)點與第二控制節(jié)點連接，則第二控制節(jié)點的電位為第二電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第一電平，柵極驅(qū)動信號控制柵極驅(qū)動信號輸出端輸出第二時鐘信號，此時柵極驅(qū)動信號為第二電平；

在每一顯示周期的第二復(fù)位階段，第一時鐘信號為第二電平，第二時鐘信號為第一電平，起始信號為第二電平，第二控制單元控制第一時鐘信號接入第四控制節(jié)點，以使得第四控制節(jié)點的電位為第二電平，第一CMOS反相器控制第二控制節(jié)點的電位為第一電平，進(jìn)位信號輸出單元控制進(jìn)位信號輸出端輸出第二電平，柵極驅(qū)動信號輸出單元控制所述柵極驅(qū)動信號輸出端輸出第二電平。

本發(fā)明實施例所述的柵極驅(qū)動電路包括多級上述的移位寄存器單元。

具體的，當(dāng)正向掃描時，除了第一級移位寄存器單元之外，每一級移位寄存器單元的起始信號輸入端與相鄰上一級移位寄存器單元的進(jìn)位信號輸出端連接；

當(dāng)反向掃描時，除了最后一級移位寄存器單元之外，每一級移位寄存器單元的起始信號輸入端與相鄰下一級移位寄存器單元的進(jìn)位信號輸出端連接。

本發(fā)明實施例所述的顯示裝置包括上述的柵極驅(qū)動電路。

以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。