本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種GOA電路。

背景技術(shù)：

液晶顯示器(Liquid Crystal Display，LCD)具有機身薄、省電、無輻射等液晶顯示器(Liquid Crystal Display，LCD)具有機身薄、省電、無輻射等眾多優(yōu)點，得到了廣泛的應(yīng)用。如：液晶電視、移動電話、個人數(shù)字助理(PDA)、數(shù)字相機、計算機屏幕或筆記本電腦屏幕等，在平板顯示領(lǐng)域中占主導(dǎo)地位。

GOA(Gate Driver on Array)技術(shù)即陣列基板行驅(qū)動技術(shù)，是利用薄膜晶體管(Thin Film Transistor，TFT)液晶顯示器陣列制程將柵極掃描驅(qū)動電路制作在薄膜晶體管陣列基板上，以實現(xiàn)逐行掃描的驅(qū)動方式，具有降低生產(chǎn)成本和實現(xiàn)面板窄邊框設(shè)計的優(yōu)點，為多種顯示器所使用。GOA電路具有兩項基本功能：第一是輸出柵極掃描驅(qū)動信號，驅(qū)動面板內(nèi)的柵極線，打開顯示區(qū)內(nèi)的TFT，以對像素進行充電；第二是移位寄存功能，當(dāng)一個柵極掃描驅(qū)動信號輸出完成后，通過時鐘控制進行下一個柵極掃描驅(qū)動信號的輸出，并依次傳遞下去。GOA技術(shù)能減少外接IC的焊接(bonding)工序，有機會提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框的顯示產(chǎn)品。

現(xiàn)有的GOA電路中，均包括級聯(lián)的多級GOA單元，每一級GOA單元均包括上拉控制模塊、上拉/級傳模塊、自舉電容模塊、下拉維持模塊、及下拉模塊。目前，大尺寸液晶顯示面板已成為行業(yè)內(nèi)發(fā)展的主要趨勢，隨著面板尺寸和柵極驅(qū)動行數(shù)的增加，GOA的負(fù)載也相應(yīng)的增大，因而GOA中各TFT的尺寸和面板邊框會增加，不利于實現(xiàn)液晶顯示面板的窄邊框，同時負(fù)載增大也會使GOA模塊功耗增加。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種GOA電路，可以減小GOA電路中TFT的數(shù)量，實現(xiàn)窄邊框設(shè)計，同時降低GOA電路的功耗。

為實現(xiàn)上述目的，本發(fā)明提供一種GOA電路，包括：級聯(lián)的多級GOA電路共享單元，每一級GOA電路共享單元均包括：第一和第二上拉控制模塊、第一、第二、第三、及第四輸出模塊、第一和第二下拉模塊、以及下拉維持模塊；

所述第一上拉控制模塊、第一輸出模塊、第二輸出模塊、以及第一下拉模塊均電性連接于第一節(jié)點；所述第二上拉控制模塊、第三輸出模塊、第四輸出模塊、以及第二下拉模塊均電性連接于第六節(jié)點；所述下拉維持模塊同時電性連接第一節(jié)點和第六節(jié)點；

設(shè)M和N均為正整數(shù)，除第一級GOA電路共享單元外，在第N級GOA電路共享單元中：

所述第一、第二、第三、及第四輸出模塊分別接入第M、第M+1、第M+2、及第M+3條時鐘信號，并分別利用第M、第M+1、第M+2、及第M+3條時鐘信號依次輸出第4N-3、第4N-2、第4N-1、以及第4N條掃描信號；

所述第一上拉控制模塊接入上一級第N-1級GOA電路共享單元輸出的第4N-5條掃描信號，并利用第4N-5條掃描信號為第一節(jié)點充電，以控制第一和第二輸出模塊打開進行掃描信號輸出；所述第二上拉控制模塊接入第N級GOA電路共享單元輸出的第4N-3條掃描信號，并利用第4N-3條掃描信號為第六節(jié)點充電，以控制第三和第四輸出模塊打開進行掃描信號輸出；

所述第一下拉模塊至少接入下一級第N+1級GOA電路共享單元輸出的第4N+2條掃描信號和第一恒壓負(fù)電位，并在第4N+2條掃描信號的控制下拉低第一節(jié)點的電位，以關(guān)閉第一和第二輸出模塊；所述第二下拉模塊至少接入下一級第N+1級GOA電路共享單元輸出的第4N+4條掃描信號和第一恒壓負(fù)電位，并在第4N+4條掃描信號的控制下拉低第六節(jié)點的電位，以關(guān)閉第三和第四輸出模塊；

所述下拉維持模塊至少接入第一低頻驅(qū)動信號、第二低頻驅(qū)動信號、以及第一恒壓負(fù)電位，并在第一低頻驅(qū)動信號、第二低頻驅(qū)動信號、以及第一節(jié)點的控制下拉低第4N-3和第4N-2條掃描信號的電位，在第一低頻驅(qū)動信號第二低頻驅(qū)動信號以及第六節(jié)點的控制下拉低第4N-1和第4N條掃描信號的電位，維持所述第一、第二、第三、及第四輸出模塊處于關(guān)閉狀態(tài)；

所述第一低頻驅(qū)動信號與所述第二低頻驅(qū)動信號的電位相反。

除第一級GOA電路共享單元外，在第N級GOA電路共享單元中：所述第一上拉控制模塊包括：第十一薄膜晶體管，所述第十一薄膜晶體管的柵極和源極均接入上一級第N-1級GOA電路共享單元輸出的第4N-5條掃描信號，漏極電性連接第一節(jié)點；

所述第二上拉控制模塊包括：第十二薄膜晶體管，所述第十二薄膜晶體管的柵極和源極均接入第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第六節(jié)點。

所述第一輸出模塊包括：第二十一薄膜晶體管，所述第二十一薄膜晶體管的柵極電性連接第一節(jié)點，源極接入第M條時鐘信號，漏極電性連接于第N級GOA電路共享單元輸出的第4N-3條掃描信號；以及第一電容，所述第一電容的一端電性連接第一節(jié)點，另一端電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號；

所述第二輸出模塊包括：第二十二薄膜晶體管，所述第二十二薄膜晶體管的柵極電性連接第一節(jié)點，源極接入第M+1條時鐘信號，漏極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號；以及第二電容，所述第二電容的一端電性連接第一節(jié)點，另一端電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號；

所述第三輸出模塊包括：第二十三薄膜晶體管，所述第二十三薄膜晶體管的柵極電性連接第六節(jié)點,源極接入第M+2條時鐘信號，漏極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號；以及第三電容，所述第三電容的一端電性連接第六節(jié)點，另一端電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號；

所述第四輸出模塊包括：第二十四薄膜晶體管，所述第二十四薄膜晶體管的柵極電性連接第六節(jié)點，源極接入第M+3條時鐘信號，漏極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號；以及第四電容，所述第四電容的一端電性連接第六節(jié)點，另一端電性連接第N級GOA電路共享單元輸出的第4N條掃描信號。

所述第一下拉模塊包括：第四十一薄膜晶體管，所述第四十一薄膜晶體管的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+2條掃描信號，源極電性連接第一節(jié)點，漏極電性連接第一恒壓負(fù)電位；

所述第二下拉模塊包括：第八十一薄膜晶體管；所述第八十一薄膜晶體管的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+4條掃描信號，源極電性連接第六節(jié)點，漏極電性連接第一恒壓負(fù)電位。

所述第一下拉模塊還包括：第三十一薄膜晶體管、及第三十二薄膜晶體管；所述第三十一薄膜晶體管的柵極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第一恒壓負(fù)電位；所述第三十二薄膜晶體管的柵極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；

所述第二下拉模塊還包括：第七十一薄膜晶體管、及第七十二薄膜晶體管；所述第七十一薄膜晶體管的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N+1條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接第一恒壓負(fù)電位；所述第七十二薄膜晶體管的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N+2條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位。

所述下拉維持模塊包括：第三十三薄膜晶體管、第三十四薄膜晶體管、第三十五薄膜晶體管、第三十六薄膜晶體管、第四十二薄膜晶體管、第四十三薄膜晶體管、第五十一薄膜晶體管、第五十二薄膜晶體管、第五十三薄膜晶體管、第五十四薄膜晶體管、第五十五薄膜晶體管、第六十一薄膜晶體管、第六十二薄膜晶體管、第六十三薄膜晶體管、第六十四薄膜晶體管、第七十三薄膜晶體管、第七十四薄膜晶體管、第七十五薄膜晶體管、第七十六薄膜晶體管、第八十二薄膜晶體管、第八十三薄膜晶體管、第九十一薄膜晶體管、第九十二薄膜晶體管、及第九十三薄膜晶體管；

所述第三十三薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第一恒壓負(fù)電位；第三十四薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；第三十五薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接于第一恒壓負(fù)電位；第三十六薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；第四十二薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第一節(jié)點，漏極電性連接第一恒壓負(fù)電位；第四十三薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第一節(jié)點，漏極電性連接第一恒壓負(fù)電位；第五十一薄膜晶體管的柵極和源極接入第一低頻驅(qū)動信號，漏極電性連接第四節(jié)點；第五十二薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第四節(jié)點，漏極電性連接第一恒壓負(fù)電位；第五十三薄膜晶體管的柵極電性連接第四節(jié)點，源極接入第一低頻驅(qū)動信號，漏極電性連接于第二節(jié)點；第五十四薄膜晶體管的柵極接入第二低頻驅(qū)動信號，源極接入第一低頻驅(qū)動信號，漏極電性連接第二節(jié)點；第五十五薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第二節(jié)點，漏極電性連接第三節(jié)點；第六十一薄膜晶體管的柵極及源極接入第二低頻驅(qū)動信號，漏極電性連接第五節(jié)點；第六十二薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第五節(jié)點，漏極電性連接第一恒壓負(fù)電位；第六十三薄膜晶體管的柵極電性連接第五節(jié)點，源極接入第二低頻驅(qū)動信號，漏極電性連接第三節(jié)點；第六十四薄膜晶體管的柵極接入第一低頻驅(qū)動信號，源極接入第二低頻驅(qū)動信號，漏極電性連接于第三節(jié)點；所述第七十三薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接第一恒壓負(fù)電位；第七十四薄膜晶體管的柵極電性連接第二節(jié)點,源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位；第七十五薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接于第一恒壓負(fù)電位；第七十六薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位；第八十二薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第六節(jié)點，漏極電性連接第一恒壓負(fù)電位或第二恒壓負(fù)電位；第八十三薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第六節(jié)點，漏極電性連接第一恒壓負(fù)電位；第九十一薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第四節(jié)點，漏極電性連接第一恒壓負(fù)電位；第九十二薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第二節(jié)點，漏極電性連接第三節(jié)點；第九十三薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第五節(jié)點，漏極電性連接第一恒壓負(fù)電位。

所述第一下拉模塊、第二下拉模塊、及下拉維持模塊還接入第二恒壓負(fù)電位，所述第一恒壓負(fù)電位的電壓值大于所述第二恒壓負(fù)電位的電壓值；

所述第一下拉模塊包括：第四十一薄膜晶體管，所述第四十一薄膜晶體管的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+2條掃描信號，源極電性連接第一節(jié)點，漏極電性連接第二恒壓負(fù)電位；

所述第二下拉模塊包括：第八十一薄膜晶體管；所述第八十一薄膜晶體管的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+4條掃描信號，源極電性連接第六節(jié)點，漏極電性連接第二恒壓負(fù)電位；

所述下拉維持模塊包括：第三十三薄膜晶體管、第三十四薄膜晶體管、第三十五薄膜晶體管、第三十六薄膜晶體管、第四十二薄膜晶體管、第四十三薄膜晶體管、第五十一薄膜晶體管、第五十二薄膜晶體管、第五十三薄膜晶體管、第五十四薄膜晶體管、第五十五薄膜晶體管、第六十一薄膜晶體管、第六十二薄膜晶體管、第六十三薄膜晶體管、第六十四薄膜晶體管、第七十三薄膜晶體管、第七十四薄膜晶體管、第七十五薄膜晶體管、第七十六薄膜晶體管、第八十二薄膜晶體管、第八十三薄膜晶體管、第九十一薄膜晶體管、第九十二薄膜晶體管、及第九十三薄膜晶體管；

所述第三十三薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第一恒壓負(fù)電位；第三十四薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；第三十五薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接于第一恒壓負(fù)電位；第三十六薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；第四十二薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第一節(jié)點，漏極電性連接第二恒壓負(fù)電位；第四十三薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第一節(jié)點，漏極電性連接第二恒壓負(fù)電位；第五十一薄膜晶體管的柵極和源極接入第一低頻驅(qū)動信號，漏極電性連接第四節(jié)點；第五十二薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第四節(jié)點，漏極電性連接第二恒壓負(fù)電位；第五十三薄膜晶體管的柵極電性連接第四節(jié)點，源極接入第一低頻驅(qū)動信號，漏極電性連接于第二節(jié)點；第五十四薄膜晶體管的柵極接入第二低頻驅(qū)動信號，源極接入第一低頻驅(qū)動信號，漏極電性連接第二節(jié)點；第五十五薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第二節(jié)點，漏極電性連接第三節(jié)點；第六十一薄膜晶體管的柵極及源極接入第二低頻驅(qū)動信號，漏極電性連接第五節(jié)點；第六十二薄膜晶體管的柵極電性連接第一節(jié)點，源極電性連接第五節(jié)點，漏極電性連接第二恒壓負(fù)電位；第六十三薄膜晶體管的柵極電性連接第五節(jié)點，源極接入第二低頻驅(qū)動信號，漏極電性連接第三節(jié)點；第六十四薄膜晶體管的柵極接入第一低頻驅(qū)動信號，源極接入第二低頻驅(qū)動信號，漏極電性連接于第三節(jié)點；所述第七十三薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接第一恒壓負(fù)電位；第七十四薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位；第七十五薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接于第一恒壓負(fù)電位；第七十六薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位；第八十二薄膜晶體管的柵極電性連接第二節(jié)點，源極電性連接第六節(jié)點，漏極電性連接第二恒壓負(fù)電位；第八十三薄膜晶體管的柵極電性連接第三節(jié)點，源極電性連接第六節(jié)點，漏極電性連接第二恒壓負(fù)電位；第九十一薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第四節(jié)點，漏極電性連接第二恒壓負(fù)電位；第九十二薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第二節(jié)點，漏極電性連接第三節(jié)點；第九十三薄膜晶體管的柵極電性連接第六節(jié)點，源極電性連接第五節(jié)點，漏極電性連接第二恒壓負(fù)電位。

所述第一下拉模塊還包括：第三十一薄膜晶體管、及第三十二薄膜晶體管；所述第三十一薄膜晶體管的柵極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第一恒壓負(fù)電位；所述第三十二薄膜晶體管的柵極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號，漏極電性連接第一恒壓負(fù)電位；

所述第二下拉模塊還包括：第七十一薄膜晶體管、及第七十二薄膜晶體管；所述第七十一薄膜晶體管的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N-1條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號，漏極電性連接第一恒壓負(fù)電位；所述第七十二薄膜晶體管的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N+2條掃描信號，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號，漏極電性連接第一恒壓負(fù)電位。

在第一級GOA電路共享單元中，所述第十一薄膜晶體管的柵極接入電路起始信號。

包括八條時鐘信號：第一、第二、第三、第四、第五、第六、第七、及第八條時鐘信號；當(dāng)所述第M條時鐘信號為第六條時鐘信號時，第M+3條時鐘信號為第一條時鐘信號；當(dāng)所述第M條時鐘信號為第七條時鐘信號時，第M+2條時鐘信號為第一條時鐘信號，第M+3條時鐘信號為第二條時鐘信號；當(dāng)所述第M條時鐘信號為第八條時鐘信號時，第M+1條時鐘信號為第一條時鐘信號，第M+2條時鐘信號為第二條時鐘信號，第M+3條時鐘信號為第三條時鐘信號；

所述第一、第二、第三、第四、第五、第六、第七、及第八條時鐘信號的脈沖周期相同，以前一條時鐘信號的上升沿為基準(zhǔn)，經(jīng)過二分之一脈沖持續(xù)時間后，后一條時鐘信號的上升沿產(chǎn)生。

本發(fā)明的有益效果：本發(fā)明提供了一種GOA電路，所述GOA電路通過對電路結(jié)構(gòu)進行設(shè)計，將傳統(tǒng)的GOA電路中相鄰的四級GOA單元構(gòu)成一個GOA電路共享單元，在GOA電路共享單元中，前兩級GOA單元共用一個控制節(jié)點，而后兩級GOA單元共用另一控制節(jié)點，并使相鄰的四級GOA單元共享下拉維持模塊，保留一級完整的下拉維持模塊，簡化另外三級的下拉維持模塊，可以減少GOA電路中薄膜晶體管的數(shù)量，并減少布線設(shè)計，有利于減小GOA電路設(shè)計空間，以實現(xiàn)窄邊框設(shè)計，同時由于簡化了GOA電路，可以降低GOA電路的功耗。

附圖說明

為了能更進一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。

附圖中，

圖1為本發(fā)明的GOA電路的第一實施例的電路圖；

圖2為本發(fā)明的GOA電路的時序圖；

圖3為本發(fā)明的GOA電路的第二實施例的電路圖；

圖4為本發(fā)明的GOA電路的第三實施例的電路圖。

具體實施方式

為更進一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實施例及其附圖進行詳細(xì)描述。

本發(fā)明提供一種GOA電路，包括：級聯(lián)的多級GOA電路共享單元，每一級GOA電路共享單元均包括：第一和第二上拉控制模塊101、102、第一、第二、第三、及第四輸出模塊201、202、203、204、第一和第二下拉模塊301、302、以及下拉維持模塊400；

所述第一上拉控制模塊101、第一輸出模塊201、第二輸出模塊202、以及第一下拉模塊301均電性連接于第一節(jié)點Q(N)；所述第二上拉控制模塊102、第三輸出模塊203、第四輸出模塊204、以及第二下拉模塊302均電性連接于第六節(jié)點Q’(N)；所述下拉維持模塊400同時電性連接第一節(jié)點Q(N)和第六節(jié)點Q’(N)；

設(shè)M和N均為正整數(shù)，除第一級GOA電路共享單元外，在第N級GOA電路共享單元中：

所述第一、第二、第三、及第四輸出模塊201、202、203、204分別接入第M、第M+1、第M+2、及第M+3條時鐘信號CK(M)、CK(M+1)、CK(M+2)、CK(M+3)，并分別利用第M、第M+1、第M+2、及第M+3條時鐘信號CK(M)、CK(M+1)、CK(M+2)、CK(M+3)依次輸出第4N-3、第4N-2、第4N-1、以及第4N條掃描信號G(4N-3)、G(4N-2)、G(4N-1)、G(4N)；

所述第一上拉控制模塊101接入上一級第N-1級GOA電路共享單元輸出的第4N-5條掃描信號G(4N-5)，并利用第4N-5條掃描信號G(4N-5)為第一節(jié)點Q(N)充電，以控制第一和第二輸出模塊201、202打開進行掃描信號輸出；所述第二上拉控制模塊102接入第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)，并利用第4N-3條掃描信號G(4N-3)為第六節(jié)點Q’(N)充電，以控制第三和第四輸出模塊203、204打開進行掃描信號輸出；

所述第一下拉模塊301至少接入下一級第N+1級GOA電路共享單元輸出的第4N+2條掃描信號G(4N+2)和第一恒壓負(fù)電位VSS1，并在第4N+2條掃描信號G(4N+2)的控制下拉低第一節(jié)點Q(N)的電位，以關(guān)閉第一和第二輸出模塊201、202；所述第二下拉模塊302至少接入下一級第N+1級GOA電路共享單元輸出的第4N+4條掃描信號G(4N+4)和第一恒壓負(fù)電位VSS1，并在第4N+4條掃描信號G(4N+4)的控制下拉低第六節(jié)點Q’(N)的電位，以關(guān)閉第三和第四輸出模塊203、204；

所述下拉維持模塊400至少接入第一低頻驅(qū)動信號LC1、第二低頻驅(qū)動信號LC2、以及第一恒壓負(fù)電位VSS1，并在第一低頻驅(qū)動信號LC1、第二低頻驅(qū)動信號LC2、以及第一節(jié)點Q(N)的控制下拉低第4N-3和第4N-2條掃描信號G(4N-3)、G(4N-2)的電位，在第一低頻驅(qū)動信號LC1、第二低頻驅(qū)動信號LC2、以及第六節(jié)點Q’(N)的控制下拉低第4N-1和第4N條掃描信號G(4N-1)、G(4N)的電位，維持所述第一、第二、第三、及第四輸出模塊201、202、203、204處于關(guān)閉狀態(tài)；

所述第一低頻驅(qū)動信號LC1與所述第二低頻驅(qū)動信號LC2的電位相反。

請參閱圖1，為本發(fā)明的GOA電路的第一實施例的電路圖，設(shè)M和N均為正整數(shù)，在本發(fā)明的第一實施例中，除第一級GOA電路共享單元外，在第N級GOA電路共享單元中：

所述第一上拉控制模塊101包括：第十一薄膜晶體管T11，所述第十一薄膜晶體管T11的柵極和源極均電性連接上一級第N-1級GOA電路共享單元輸出的第4N-5條掃描信號G(4N-5)，漏極電性連接第一節(jié)點Q(N)；

所述第一輸出模塊201包括：第二十一薄膜晶體管T21，所述第二十一薄膜晶體管T21的柵極電性連接第一節(jié)點Q(N)，源極接入第M條時鐘信號CK(M)，漏極電性連接于第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)；以及第一電容C10，所述第一電容C10的一端電性連接第一節(jié)點Q(N)，另一端電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)；

所述第二輸出模塊202包括：第二十二薄膜晶體管T22，所述第二十二薄膜晶體管T22的柵極電性連接第一節(jié)點Q(N)，源極接入第M+1條時鐘信號CK(M+1)，漏極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)；及第二電容C20，所述第二電容C20的一端電性連接第一節(jié)點Q(N)，另一端電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)；

所述第一下拉模塊301包括：第四十一薄膜晶體管T41、第三十一薄膜晶體管T31、及第三十二薄膜晶體管T32；所述第四十一薄膜晶體管T41的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+2條掃描信號G(4N+2)，源極電性連接第一節(jié)點Q(N)，漏極電性連接第一恒壓負(fù)電位VSS1；所述第三十一薄膜晶體管T31的柵極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)，漏極電性連接第一恒壓負(fù)電位VSS1；所述第三十二薄膜晶體管T32的柵極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)，漏極電性連接第一恒壓負(fù)電位VSS1；

所述第二上拉控制模塊102包括：第十二薄膜晶體管T12，所述第十二薄膜晶體管T12的柵極和源極均電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號，漏極電性連接第六節(jié)點Q’(N)；

所述第三輸出模塊203包括：第二十三薄膜晶體管T23，所述第二十三薄膜晶體管T23的柵極電性連接第六節(jié)點Q’(N),源極接入第M+2條時鐘信號CK(M+2)，漏極電性連接于第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)；以及第三電容C30，所述第三電容C30的一端電性連接第六節(jié)點Q’(N)，另一端電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)；

所述第四輸出模塊204包括：第二十四薄膜晶體管T24，所述第二十四薄膜晶體管T24的柵極電性連接第六節(jié)點Q’(N)，源極接入第M+3條時鐘信號CK(M+3)，漏極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)；及第四電容C40，所述第四電容C40的一端電性連接第六節(jié)點Q’(N)，另一端電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)；

所述第二下拉模塊302包括：第八十一薄膜晶體管T81、第七十一薄膜晶體管T71、及第七十二薄膜晶體管T72；所述第八十一薄膜晶體管T81的柵極電性連接下一級第N+1級GOA電路共享單元輸出的第4N+4條掃描信號G(4N+4)，源極電性連接第六節(jié)點Q’(N)，漏極電性連接第一恒壓負(fù)電位VSS1；所述第七十一薄膜晶體管T71的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N+1條掃描信號G(4N+1)，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)，漏極電性連接第一恒壓負(fù)電位VSS1；所述第七十二薄膜晶體管T72的柵極電性連接下一級第N+1及GOA電路共享單元輸出的第4N+2條掃描信號G(4N+2)，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)，漏極電性連接第一恒壓負(fù)電位VSS1；

所述下拉維持模塊400包括：第三十三薄膜晶體管T33、第三十四薄膜晶體管T34、第三十五薄膜晶體管T35、第三十六薄膜晶體管T36、第四十二薄膜晶體管T42、第四十三薄膜晶體管T43、第五十一薄膜晶體管T51、第五十二薄膜晶體管T52、第五十三薄膜晶體管T53、第五十四薄膜晶體管T54、第五十五薄膜晶體管T55、第六十一薄膜晶體管T61、第六十二薄膜晶體管T62、第六十三薄膜晶體管T63、第六十四薄膜晶體管T64、第七十三薄膜晶體管T73、第七十四薄膜晶體管T74、第七十五薄膜晶體管T75、第七十六薄膜晶體管T76、第八十二薄膜晶體管T82、第八十三薄膜晶體管T83、第九十一薄膜晶體管T91、第九十二薄膜晶體管T92、及第九十三薄膜晶體管T93；

所述第三十三薄膜晶體管T33的柵極電性連接第二節(jié)點P(N)，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)，漏極電性連接第一恒壓負(fù)電位VSS1；第三十四薄膜晶體管T34的柵極電性連接第二節(jié)點P(N),源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)，漏極電性連接第一恒壓負(fù)電位VSS1；第三十五薄膜晶體管T35的柵極電性連接第三節(jié)點K(N)，源極電性連接第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)，漏極電性連接于第一恒壓負(fù)電位VSS1；第三十六薄膜晶體管T36的柵極電性連接第三節(jié)點K(N)，源極電性連接第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)，漏極電性連接第一恒壓負(fù)電位VSS1；第四十二薄膜晶體管T42的柵極電性連接第二節(jié)點P(N)，源極電性連接第一節(jié)點Q(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第四十三薄膜晶體管T43的柵極電性連接第三節(jié)點K(N)，源極電性連接第一節(jié)點Q(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第五十一薄膜晶體管T51的柵極和源極接入第一低頻驅(qū)動信號LC1，漏極電性連接第四節(jié)點S(N)；第五十二薄膜晶體管T52的柵極電性連接第一節(jié)點Q(N)，源極電性連接第四節(jié)點S(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第五十三薄膜晶體管T53的柵極電性連接第四節(jié)點S(N)，源極接入第一低頻驅(qū)動信號LC1，漏極電性連接于第二節(jié)點P(N)；第五十四薄膜晶體管T54的柵極接入第二低頻驅(qū)動信號LC2，源極接入第一低頻驅(qū)動信號LC1，漏極電性連接第二節(jié)點P(N)；第五十五薄膜晶體管T55的柵極電性連接第一節(jié)點Q(N)，源極電性連接第二節(jié)點P(N)，漏極電性連接第三節(jié)點K(N)；第六十一薄膜晶體管T61的柵極及源極接入第二低頻驅(qū)動信號LC2，漏極電性連接第五節(jié)點T(N)；第六十二薄膜晶體管T62的柵極電性連接第一節(jié)點Q(N)，源極電性連接第五節(jié)點T(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第六十三薄膜晶體管T63的柵極電性連接第五節(jié)點T(N)，源極接入第二低頻驅(qū)動信號LC2，漏極電性連接第五節(jié)點T(N)；第六十四薄膜晶體管T64的柵極接入第一低頻驅(qū)動信號LC1，源極接入第二低頻驅(qū)動信號LC2，漏極電性連接于第三節(jié)點K(N)；所述第七十三薄膜晶體管T73的柵極電性連接第二節(jié)點P(N)，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)，漏極電性連接第一恒壓負(fù)電位VSS1；第七十四薄膜晶體管T74的柵極電性連接第二節(jié)點P(N),源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)，漏極電性連接第一恒壓負(fù)電位VSS1；第七十五薄膜晶體管T75的柵極電性連接第三節(jié)點K(N)，源極電性連接第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)，漏極電性連接于第一恒壓負(fù)電位VSS1；第七十六薄膜晶體管T76的柵極電性連接第三節(jié)點K(N)，源極電性連接第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)，漏極電性連接第一恒壓負(fù)電位VSS1；第八十二薄膜晶體管T82的柵極電性連接第二節(jié)點P(N)，源極電性連接第六節(jié)點Q’(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第八十三薄膜晶體管T83的柵極電性連接第三節(jié)點K(N)，源極電性連接第六節(jié)點Q’(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第九十一薄膜晶體管T91的柵極電性連接第六節(jié)點Q’(N)，源極電性連接第四節(jié)點S(N)，漏極電性連接第一恒壓負(fù)電位VSS1；第九十二薄膜晶體管T92的柵極電性連接第六節(jié)點Q’(N)，源極電性連接第二節(jié)點P(N)，漏極電性連接第三節(jié)點K(N)；第九十三薄膜晶體管T93的柵極電性連接第六節(jié)點Q’(N)，源極電性連接第五節(jié)點T(N)，漏極電性連接第一恒壓負(fù)電位VSS1；

所述第一低頻驅(qū)動信號LC1與所述第二低頻驅(qū)動信號LC2的電位相反。

具體地，所述各個薄膜晶體管均為非晶硅薄膜晶體管、氧化物薄膜晶體管、或多晶硅薄膜晶體管。

具體地，在第一級GOA電路共享單元中，所述第十一薄膜晶體管T11的柵極接入電路起始信號STV。

需要說明的是，請參閱圖2，上述GOA電路包括八條時鐘信號：第一、第二、第三、第四、第五、第六、第七、及第八條時鐘信號CK(1)、CK(2)、CK(3)、CK(4)、CK(5)、CK(6)、CK(7)、CK(8)；當(dāng)所述第M條時鐘信號CK(M)為第六條時鐘信號CK(6)時，第M+3條時鐘信號CK(M+3)為第一條時鐘信號CK(1)；當(dāng)所述第M條時鐘信號CK(M)為第七條時鐘信號CK(7)時，第M+2條時鐘信號CK(M+2)為第一條時鐘信號CK(1)，第M+3條時鐘信號CK(M+3)為第二條時鐘信號CK(2)；當(dāng)所述第M條時鐘信號CK(M)為第八條時鐘信號CK(8)時，第M+1條時鐘信號CK(M+1)為第一條時鐘信號CK(1)，第M+2條時鐘信號CK(M+2)為第二條時鐘信號CK(2)，第M+3條時鐘信號CK(M+3)為第三條時鐘信號CK(3)。

進一步地，所述第一、第二、第三、第四、第五、第六、第七、及第八條時鐘信號CK(1)、CK(2)、CK(3)、CK(4)、CK(5)、CK(6)、CK(7)、CK(8)的脈沖周期相同，以前一條時鐘信號的上升沿為基準(zhǔn)，經(jīng)過二分之一脈沖持續(xù)時間后，后一條時鐘信號的上升沿產(chǎn)生。

具體地，請參閱圖2，本發(fā)明的GOA電路的工作過程如下：首先，第N-1級GOA電路共享單元輸出的第4N-5條掃描信號G(4N-5)提供高電位，第十一薄膜晶體管T11導(dǎo)通，將第一節(jié)點Q(N)充電至高電位，第五十五薄膜晶體管T55、第五十二薄膜晶體管T52、及第六十二薄膜晶體管T62導(dǎo)通，第四節(jié)點S(N)、及第五節(jié)點T(N)被拉低至第一恒壓低電位VSS1，第一低頻驅(qū)動信號LC1提供高電位，第二低頻驅(qū)動信號LC2提供低電位，第六十四薄膜晶體管T64導(dǎo)通，第三節(jié)點K(N)被拉低至低電位，同時由于第五十五薄膜晶體管T55導(dǎo)通，第二節(jié)點P(N)與第三節(jié)點K(N)電位相同保持低電位；接著第N-1級GOA電路共享單元輸出的第4N-5條掃描信號G(4N-5)提供低電位，第十一薄膜晶體管T11關(guān)閉，第一節(jié)點Q(N)由于第一電容C10和第二電容C20的電壓保持作用維持高電位，第二十二薄膜晶體管T21與第二十二薄膜晶體管T22均導(dǎo)通，第M條時鐘信號CK(M)提供高電位，第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)輸出高電位，第十二薄膜晶體管T12導(dǎo)通，將第六節(jié)點Q’(N)充電至高電位，二分之一個脈沖持續(xù)時間后，第M+1條時鐘信號CK(M+1)提供高電位，第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)輸出高電位；之后，第M條時鐘信號CK(M)提供低電位，第M+2條時鐘信號CK(M+2)提供高電位，此時第二十三薄膜晶體管T23和第二十四薄膜晶體管T24均開啟，第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)輸出高電位，第三十一薄膜晶體管T31開啟，第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)輸出低電位，二分之一個脈沖持續(xù)時間后第M+3條時鐘信號CK(M+3)提供高電位，第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)輸出高電位，第三十二薄膜晶體管T32開啟，第N級GOA電路共享單元輸出的第4N-2條掃描信號G(4N-2)輸出低電位；接著，第N+1級GOA電路共享單元輸出的第4N+1條掃描信號G(4N+1)提供高電位，第七十一薄膜晶體管T71開啟，第N級GOA電路共享單元輸出的第4N-1條掃描信號G(4N-1)輸出低電位；然后第N+1級GOA電路共享單元輸出的第4N+2條掃描信號G(4N+2)提供高電位，第七十二薄膜晶體管T72開啟，第N級GOA電路共享單元輸出的第4N條掃描信號G(4N)輸出低電位，同時第四十一薄膜晶體管T41開啟，第一節(jié)點Q(N)被拉低至第一恒壓低電位VSS1，第五十二薄膜晶體管T52和第六十二薄膜晶體管T62關(guān)閉，然后第N+1級GOA電路共享單元輸出的第4N+4條掃描信號G(4N+4)輸出高電位，第八十一薄膜晶體管T81開啟，第六節(jié)點Q’(N)被拉低至第一恒壓低電位VSS1，由于第一低頻驅(qū)動信號LC1仍保持高電位，第二低頻驅(qū)動信號LC2仍保持低電位，第五十一薄膜晶體管T51開啟，第四節(jié)點S(N)充電至高電位，第五十三薄膜晶體管T53開啟，第二節(jié)點P(N)被充電至高電位，第三十三薄膜晶體管T33、第三十四薄膜晶體管T34、第四十二薄膜晶體管T42、第七十三薄膜晶體管T73、第七十四薄膜晶體管T74、及第八十二薄膜晶體管T82開啟，第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)、第4N-2條掃描信號G(4N-2)、第4N-1條掃描信號G(4N-1)、第4N條掃描信號G(4N)、第一節(jié)點Q(N)、及第六節(jié)點Q’(N)均被維持在第一恒壓負(fù)電位VSS1。

需要說明的是，本發(fā)明的GOA電路中，每一級GOA電路共享單元的功能均與傳統(tǒng)的GOA電路中相鄰的四級GOA單元的功能相同，每一個掃描信號對應(yīng)驅(qū)動顯示面板中的一條掃描線，每一級GOA電路共享單元均產(chǎn)生四條相鄰的掃描信號，為各個對應(yīng)的掃描線依次充電，每一級GOA電路共享單元均相當(dāng)于對傳統(tǒng)的GOA電路中相鄰的四級GOA單元進行整合，使前兩級GOA單元共用第一節(jié)點Q(N)，而后兩級GOA單元共用第六節(jié)點Q’(N)，并使相鄰的四級GOA單元共享下拉維持模塊，保留一級完整的下拉維持模塊，簡化另外三級的下拉維持模塊，可以減少GOA電路中薄膜晶體管的數(shù)量，并減少布線設(shè)計，有利于減小GOA電路設(shè)計空間，以實現(xiàn)窄邊框設(shè)計，同時由于簡化了GOA電路，可以降低GOA電路的功耗。

請參閱圖3，為本發(fā)明的GOA電路的第二實施例，其與本發(fā)明的第一實施例的區(qū)別在于，第一下拉模塊301中不設(shè)有第三十一薄膜晶體管T31、及第三十二薄膜晶體管T32，同時第二下拉模塊302中不設(shè)有第七十一薄膜晶體管T71、及第七十二薄膜晶體管T72，其余均與第一實施例相同，在此不再贅述。由于第N級GOA電路共享單元輸出的第4N-3條掃描信號G(4N-3)、第4N-2條掃描信號G(4N-2)、第4N-1條掃描信號G(4N-1)、及第4N條掃描信號G(4N)的電位均可分別通過第二十一薄膜晶體管T21、第二十二薄膜晶體管T22、第二十三薄膜晶體管T23、及第二十四薄膜晶體管T24由第M條時鐘信號CK(M)、第M+1條時鐘信號CK(M+1)、第M+2條時鐘信號CK(M+2)、及第M+3條時鐘信號CK(M+3)及時拉低，因此電路中可不設(shè)置第三十一薄膜晶體管T31、第三十二薄膜晶體管T32、第七十一薄膜晶體管T71、及第七十二薄膜晶體管T72，進一步地減少薄膜晶體管的數(shù)量和布線設(shè)計，減小GOA電路設(shè)計空間，降低GOA電路的功耗。

請參閱圖4，為本發(fā)明的GOA電路的第三實施例，其與本發(fā)明的第二實施例的區(qū)別在于，增設(shè)了第二恒壓負(fù)電位VSS2，并且第四十一薄膜晶體管T41、第四十二薄膜晶體管T42、第四十三薄膜晶體管T43、第五十二薄膜晶體管T52、第六十二薄膜晶體管T62、第八十一薄膜晶體管T81、第八十二薄膜晶體管T82、第八十三薄膜晶體管T83、第九十一薄膜晶體管T91、及第九十三薄膜晶體管T93的漏極由電性連接第一恒壓負(fù)電位VSS1改為電性連接第二恒壓負(fù)電位VSS2。其余均與第二實施例相同，在此不再贅述?？梢岳斫獾氖?，在本發(fā)明的第三實施例中，也可以如第一實施例一樣保留第三十一薄膜晶體管T31、第三十二薄膜晶體管T32、第七十一薄膜晶體管T71、及第七十二薄膜晶體管T72，其連接方式與第一實施例相同，這種改變不會影響本發(fā)明的實現(xiàn)。

具體地，所述第一恒壓負(fù)電位VSS1的電壓值大于所述第二恒壓負(fù)電位VSS2的電壓值。

需要說明的是，通過同時設(shè)置第一恒壓負(fù)電位VSS1以及第二恒壓負(fù)電位VSS2，且第一恒壓負(fù)電位VSS1的電壓值大于第二恒壓負(fù)電位VSS2的電壓值，可以將GOA電路共享單元中的第一節(jié)點Q(N)和第六節(jié)點Q’(N)在非作用期間拉到更低電位，使得非作用期間，第二十一薄膜晶體管T21、第二十二薄膜晶體管T22、第二十三薄膜晶體管T23、及第二十四薄膜晶體管T24的柵極和源極的電壓差Vgs<0，從更好關(guān)閉第二十一薄膜晶體管T21、第二十二薄膜晶體管T22、第二十三薄膜晶體管T23、及第二十四薄膜晶體管T24，減小第二十一薄膜晶體管T21、第二十二薄膜晶體管T22、第二十三薄膜晶體管T23、及第二十四薄膜晶體管T24的漏電影響。同時，在非作用期間，第一節(jié)點Q(N)和第六節(jié)點Q’(N)處于更低的負(fù)電位也能降低GOA電路的輸出的波紋(Ripple)。

綜上所述，本發(fā)明提供了一種GOA電路，所述GOA電路通過對電路結(jié)構(gòu)進行設(shè)計，將傳統(tǒng)的GOA電路中相鄰的四級GOA單元構(gòu)成一個GOA電路共享單元，在GOA電路共享單元中，前兩級GOA單元共用一個控制節(jié)點，而后兩級GOA單元共用另一控制節(jié)點，并使相鄰的四級GOA單元共享下拉維持模塊，保留一級完整的下拉維持模塊，簡化另外三級的下拉維持模塊，可以減少GOA電路中薄膜晶體管的數(shù)量，并減少布線設(shè)計，有利于減小GOA電路設(shè)計空間，以實現(xiàn)窄邊框設(shè)計，同時由于簡化了GOA電路，可以降低GOA電路的功耗。

以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護范圍。