本發(fā)明屬于有機發(fā)光二極管顯示控制技術領域，具體地說，尤其涉及一種用于驅動AMOLED像素的電路和方法。

背景技術：

AMOLED(Active-matrix organic light emitting diode，有源矩陣有機發(fā)光二極體)顯示器具有輕薄、主動發(fā)光、寬視角、響應速度快等優(yōu)點，是具有廣闊發(fā)展前景的新型顯示技術。但由于制程、材料等方面的影響，OLED(organic light emitting diode，有機發(fā)光二極管)顯示器的亮度均勻性不佳，這一直是影響AMOLED顯示器發(fā)展的重要問題。

如圖1所示為現有技術中一種AMOLED像素驅動電路結構示意圖，該驅動電路為2T1C結構，其中，T1為開關晶體管，T2為驅動晶體管，Cst為灰階存儲電容，OLED為有機發(fā)光二極管。在掃描線G輸出掃描信號，晶體管T1打開時，灰階數據信號Vdata經過晶體管T1向灰階存儲電容Cst充電。當存儲電容Cst充電至預定值時，晶體管T2打開，驅動信號ELVDD通過T2點亮有機發(fā)光二極管OLED。

下式為AMOLED中OLED電流公式：

$I_{oled}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{sg}-V_{th})}^2$

其中，μ表示載流子(電子)遷移率(cm²/V·s)，C_ox表示柵氧化層單位面積電容(F/cm²)，表示驅動晶體管的寬長比，V_sg表示驅動晶體管的源極S于柵極G之間的電壓差(V)，V_th表示驅動晶體管的閾值電壓(V)，取絕對值。

由該式可知，驅動晶體管T2的閾值電壓Vth對OLED電流影響明顯，為改善面板的亮度均勻性，需要對T2的閾值電壓Vth進行補償。

技術實現要素：

為解決以上問題，本發(fā)明提供了一種用于驅動AMOLED像素的電路和方法，可以改善像素顯示的亮度均勻性。

根據本發(fā)明的一個方面，提供了一種用于驅動AMOLED像素的電路，包括：

第一晶體管，其源極用于輸入灰階電壓，柵極用于輸入第一控制信號；

第二晶體管，其柵極連接第一晶體管的漏極，源極用于輸入驅動電壓以驅動OLED；

灰階存儲電容，其一端連接第一晶體管的漏極，用于存儲灰階電壓，

其中，所述電路還包括閾值存儲電容，其一端連接灰階存儲電容的另一端，另一端連接第二晶體管的漏極，用于存儲第二晶體管的閾值電壓，通過將閾值存儲電容和灰階存儲電容兩端的電壓進行疊加來補償第二晶體管的閾值電壓。

根據本發(fā)明的一個實施例，所述電路還包括：

第三晶體管，設置于灰階存儲電容和閾值存儲電容之間，其源極連接灰階存儲電容，漏極連接閾值存儲電容，柵極用于輸入第二控制信號；

第四晶體管，設置于閾值存儲電容和第二晶體管的漏極之間，其源極連接閾值存儲電容，漏極連接第二晶體管的漏極，柵極用于輸入第二控制信號；

第五晶體管，其源極連接第四晶體管的源極，漏極連接地，柵極用于輸入第四控制信號；

第六晶體管，其源極用于輸入參考電壓，漏極連接第一晶體管的漏極，柵極用于輸入第三控制信號；

第七晶體管，其源極用于輸入參考電壓，漏極連接第三晶體管的源極，柵極用于輸入第三控制信號；

第八晶體管，其源極連接第三晶體管的源極，漏極連接地，柵極用于輸入第一控制信號。

根據本發(fā)明的一個實施例，所述OLED的負極連接第二晶體管的源極，正極用于輸入驅動電壓。

根據本發(fā)明的一個實施例，第一控制信號與第二控制信號相位相反，第三控制信號與第四控制信號相位相反。

根據本發(fā)明的一個實施例，第一控制信號、第二控制信號、第三控制信號和第四控制信號均為外部輸入信號。

根據本發(fā)明的一個實施例，所述電路還包括反相器，

其中，第一控制信號和第三控制信號為外部輸入信號，第二控制信號由第一控制信號經反相器反相后得到，第四控制信號由第二控制信號經反相器反相后得到。

根據本發(fā)明的另一個方面，還提供了一種用于驅動AMOLED像素的方法，包括：

偵測各像素中第二晶體管的閾值電壓并將閾值電壓分別存儲至對應的閾值存儲電容中；

向各像素的第一晶體管輸入灰階電壓并將灰階電壓存儲至對應的灰階存儲電容中；

將閾值存儲電容和灰階存儲電容兩端的電壓進行疊加來補償第二晶體管的閾值電壓。

根據本發(fā)明的一個實施例，在將閾值電壓分別存儲至對應的閾值存儲電容中時，

將第一控制信號和第四控制信號設置為低電平，第二控制信號和第三控制信號設置為高電平，每個像素中的第一晶體管、第五晶體管和第八晶體管關閉，第二晶體管、第三晶體管、第四晶體管、第六晶體管和第七晶體管打開。

根據本發(fā)明的一個實施例，在將灰階電壓存儲至對應的灰階存儲電容中時，

第一控制信號和第四控制信號為高電平，第二控制信號和第三控制信號為低電平，此時，每個像素中的第三晶體管、第四晶體管、第六晶體管和第七晶體管關閉，第一晶體管、第二晶體管、第五晶體管和第八晶體管打開。

根據本發(fā)明的一個實施例，在補償第二晶體管的閾值電壓時，

第二控制信號和第四控制信號為高電平，第一控制信號和第三控制信號為低電平，此時，每個像素中的第一晶體管、第六晶體管、第七晶體管和第八晶體管關閉，第二晶體管、第三晶體管、第四晶體管和第五晶體管打開。

本發(fā)明的有益效果：

本發(fā)明通過對AMOLED顯示器驅動晶體管閾值電壓Vth進行補償，消除了制程上Vth不均勻性以及Vth隨時間變化的不均勻性對顯示效果的影響。并且，本發(fā)明用于驅動的時序波形簡單，容易實現。

本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要的附圖做簡單的介紹：

圖1是現有技術中一種AMOLED像素驅動電路結構圖；

圖2是根據本發(fā)明的一個實施例的一種AMOLED像素驅動電路結構圖；

圖3是根據本發(fā)明的一個實施例的一種控制信號驅動時序圖；

圖4是對應圖2的閾值電壓存儲階段的電路工作示意圖；

圖5是對應圖2的灰階電壓存儲階段的電路工作示意圖；

圖6是對應圖2的驅動晶體管閾值電壓補償階段的電路工作示意圖。

具體實施方式

以下將結合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術手段來解決技術問題，并達成技術效果的實現過程能充分理解并據以實施。需要說明的是，只要不構成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結合，所形成的技術方案均在本發(fā)明的保護范圍之內。

為對如圖1所示的驅動二極管T2的閾值電壓Vth進行補償，本發(fā)明提供了一種新的用于驅動AMOLED像素的電路，如圖2所示為根據本發(fā)明的一個實施例的驅動電路結構示意圖，以下參考圖2來對本發(fā)明進行詳細說明。

本發(fā)明的用于驅動AMOLED像素的電路包括第一晶體管T1、第二晶體管T2和灰階存儲電容Cst。其中，第一晶體管T1的源極用于輸入灰階電壓；第二晶體管T2的柵極連接第一晶體管T1的漏極，源極用于輸入驅動電壓以驅動OLED；灰階存儲電容Cst的一端連接第一晶體管T1的漏極，用于存儲灰階電壓。該電路還包括閾值存儲電容Cth，其一端連接灰階存儲電容Cst的另一端，另一端連接第二晶體管T2的漏極，用于存儲第二晶體管T2的閾值電壓，通過將閾值存儲電容Cth和灰階存儲電容Cst兩端的電壓疊加來補償第二晶體管T2的閾值電壓。

具體的，如圖2所示，第一晶體管T1為該像素驅動電路的開關晶體管，第二晶體管T2為該像素驅動電路的驅動晶體管，灰階存儲電容Cst用于存儲灰階電壓，閾值存儲電容Cth用于存儲第二晶體管T2的閾值電壓。

在本發(fā)明中，通過設置一閾值存儲電容Cth，用以存儲對應像素的第二晶體管T2的閾值電壓。該閾值電壓存儲電容Cth存儲的閾值電壓與灰階存儲電容Cst存儲的灰階電壓疊加，可以補償第二晶體管的閾值電壓Vth，降低閾值電壓Vth對OLED電流的影響，改善面板顯示的亮度均勻性。

在本發(fā)明的一個實施例中，該電路還包括第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管和第八晶體管。其中，第三晶體管設置于灰階存儲電容和閾值存儲電容之間，其源極連接灰階存儲電容，漏極連接閾值存儲電容，柵極用于輸入第二控制信號；第四晶體管設置于閾值存儲電容和第二晶體管的漏極之間，其源極連接閾值存儲電容，漏極連接第二晶體管的漏極，柵極用于輸入第二控制信號；第五晶體管的源極連接第四晶體管的源極，漏極連接地，柵極用于輸入第四控制信號；第六晶體管的源極用于輸入參考電壓，漏極連接第一晶體管的漏極，柵極用于輸入第三控制信號；第七晶體管的源極用于輸入參考電壓，漏極連接第三晶體管的源極，柵極用于輸入第三控制信號；第八晶體管的源極連接第三晶體管的源極，漏極連接地，柵極用于輸入第一控制信號。

具體的，如圖2中像素1對應的電路，第三晶體管T3設置于灰階存儲電容Cst和閾值存儲電容Cth之間，其源極連接灰階存儲電容Cst，漏極連接閾值存儲電容Cth，柵極用于輸入第二控制信號C2；第四晶體管T4設置于閾值存儲電容Cth和第二晶體管T2的漏極之間，其源極連接閾值存儲電容Cth，漏極連接第二晶體管T2的漏極，柵極用于輸入第二控制信號C2；第五晶體管T5的源極連接第四晶體管T4的源極，漏極連接地，柵極用于輸入第四控制信號G2；第六晶體管T6的源極用于輸入參考電壓Vref，漏極連接第一晶體管T1的漏極，柵極用于輸入第三控制信號G1；第七晶體管T7的源極用于輸入參考電壓Vref，漏極連接第三晶體管T3的源極，柵極用于輸入第三控制信號G1；第八晶體管T8的源極連接第三晶體管T3的源極，漏極連接地，柵極用于輸入第一控制信號C1。通過設置第三至第八共6個晶體管，配合第一至第四共4個控制信號及一個參考信號，可以實現將灰階電壓存入灰階存儲電容，將第二晶體管的閾值電壓存入閾值存儲電容，并在像素點亮時，將閾值存儲電容和灰階存儲電容兩端的電壓疊加來補償第二晶體管的閾值電壓，從而改善像素的亮度均勻性。

在本發(fā)明的一個實施例中，為有利于電路中各晶體管之間的線路連接，將OLED的負極連接第二晶體管T2的源極，正極連接驅動電壓OVDD。具體的，如圖2所示，有源發(fā)光二極管OLED1和OLED2，這兩個發(fā)光二極管正極連接驅動電壓OVDD，負極連接第二晶體管T2的源極。

在本發(fā)明的一個實施例中，第一控制信號與第二控制信號相位相反，第三控制信號與第四控制信號相位相反。具體的，如圖3所示，第一控制信號C1和第二控制信號C2相位始終保持相反，第三控制信號G1與第四控制信號G2相位始終保持相反。

為實現對電路的有效控制，在本發(fā)明的一個實施例中，將第一控制信號C1、第二控制信號C2、第三控制信號G1和第四控制信號G2均設置為外部輸入信號。具體的，如圖2所示，通過外部引入信號方式引入所需的控制信號，可以簡化像素內部電路設計。

在本發(fā)明的一個實施例中，該電路還包括反相器，其中，第一控制信號C1和第三控制信號G1為外部輸入信號，第二控制信號C2由第一控制信號C1經反相器反相后得到，第四控制信號G2由第二控制信號G1經反相器反相后得到。具體的，根據第一控制信號與第二控制信號的相位及時序關系，根據第三控制信號與第四控制信號的相位及時序關系，可以減少外部信號的引入數量。通過設置反相器，由第一控制信號反相產生第二控制信號或者由第二控制信號反相產生第一控制信號，第三控制信號反相產生第四控制信號或者第四控制信號反相產生第三控制信號。

根據本發(fā)明的另一個方面，還提供了一種用于驅動AMOLED像素的方法，具體包括以下的幾個步驟。首先是步驟S110，偵測各像素中第二晶體管的閾值電壓并將閾值電壓分別存儲至對應的閾值存儲電容中。具體的，可采用現有檢測技術檢測得到各像素的閾值電壓Vth，并將閾值電壓Vth存儲至對應的閾值存儲電容Cth中。接著是步驟S120，向各像素的第一晶體管輸入灰階電壓并將灰階電壓存儲至對應的灰階存儲電容Cst中。具體的，灰階電壓信號Vdata1和Vdata2經對應的第一晶體管T1向對應的灰階存儲電容Cst充電，從而將灰階電壓存儲入灰階存儲電容Cst中。最后是步驟S130，將閾值存儲電容Cth和灰階存儲電容Cst兩端的電壓進行疊加來補償第二晶體管T2的閾值電壓。

在步驟S110中，在閾值存儲電容Cth存儲第二晶體管T2的閾值電壓時，將第一控制信號C1和第四控制信號G2設置為低電平，第二控制信號C2和第三控制信號G1設置為高電平，此時，每個像素中的第一晶體管T1、第五晶體管T5和第八晶體管T8關閉，第二晶體管T2、第三晶體管T3、第四晶體管T4、第六晶體管T6和第七晶體管T7打開，如圖4中(a)部分所示，此時對應圖3的H1階段。圖4中(a)部分對應的等效簡化電路如圖4中(b)部分所示。這樣，就可以將每個像素獨立的閾值電壓Vth存儲到對應的閾值存儲電容中。

在步驟S120中，在灰階存儲電容Cst存儲灰階電壓時，第一控制信號C1和第四控制信號G2為高電平，第二控制信號C2和第三控制信號G1為低電平，此時，每個像素中的第三晶體管T3、第四晶體管T4、第六晶體管T6和第七晶體管T7關閉，第一晶體管T1、第二晶體管T2、第五晶體管T5和第八晶體管T8打開，如圖5中(a)部分所示，此時對應圖3的H2階段。圖5中(a)部分對應的等效簡化電路如圖5中(b)部分所示。這樣，就可以將灰階電壓存儲到對應的灰階存儲電容Cst中。

在步驟S130中，閾值電壓補償時，第二控制信號C2和第四控制信號G2為高電平，第一控制信號C1和第三控制信號G1為低電平，此時，每個像素中的第一晶體管T1、第六晶體管T6、第七晶體管T7和第八晶體管T8關閉，第二晶體管T2、第三晶體管T3、第四晶體管T4和第五晶體管T5打開，如圖6中(a)部分所示，此時對應圖3的H3階段。圖6中(a)部分對應的等效簡化電路如圖6中(b)部分所示。這樣，將存儲的閾值電壓和灰階電壓疊加到驅動晶體管T2的柵極，完成補償，并使OLED發(fā)光。

本發(fā)明通過對AMOLED顯示器驅動晶體管閾值電壓Vth進行補償，消除了制程上Vth不均勻性以及Vth隨時間變化的不均勻性對顯示效果的影響。并且，本發(fā)明用于驅動的時序波形簡單，容易實現。

雖然本發(fā)明所公開的實施方式如上，但所述的內容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術領域內的技術人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。