技術(shù)領(lǐng)域

本公開(kāi)內(nèi)容涉及掃描驅(qū)動(dòng)器、顯示裝置以及驅(qū)動(dòng)該顯示裝置的方法。

背景技術(shù)：

隨著信息技術(shù)的發(fā)展，顯示裝置市場(chǎng)正在增長(zhǎng)。顯示裝置是使得用戶(hù)與信息之間能夠連接的媒介。顯示裝置包括有機(jī)發(fā)光顯示器(OLED)、液晶顯示器(LCD)以及等離子體顯示面板(PDP)，并且近來(lái)顯示裝置被廣泛地使用。

顯示裝置的一些示例(例如，LCD或OLED)以如下方式操作：在將掃描信號(hào)和數(shù)據(jù)信號(hào)提供給被包括在顯示面板中的子像素時(shí)，所選定的子像素發(fā)光。

顯示裝置包括具有多個(gè)子像素的顯示面板和用于驅(qū)動(dòng)顯示面板的驅(qū)動(dòng)器。驅(qū)動(dòng)器包括用于向顯示面板提供掃描信號(hào)(或柵極信號(hào))的掃描驅(qū)動(dòng)器以及用于向顯示面板提供數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器。

掃描驅(qū)動(dòng)器可以被嵌入在顯示面板中，并且，在該情況下，掃描驅(qū)動(dòng)器可以通過(guò)執(zhí)行薄膜晶體管(TFT)工藝為集成電路(IC)形式或面板中柵極(Gate in Panel,GIP)形式。

GIP型掃描驅(qū)動(dòng)器包括移位寄存器和反相器。移位寄存器接收來(lái)自外部裝置的時(shí)鐘信號(hào)并且基于時(shí)鐘信號(hào)依次生成掃描信號(hào)。反相器接收移位寄存器的輸出信號(hào)以及時(shí)鐘信號(hào)，并且基于其生成發(fā)射信號(hào)。

然而，當(dāng)使用現(xiàn)有的GIP型掃描驅(qū)動(dòng)器時(shí)，由于移位寄存器和反相器的復(fù)雜性以及布局限制導(dǎo)致難以實(shí)現(xiàn)窄邊框。

技術(shù)實(shí)現(xiàn)要素：

在一個(gè)一般方面，提供了一種包括顯示面板和掃描驅(qū)動(dòng)器的顯示裝置。顯示面板顯示圖像。掃描驅(qū)動(dòng)器包括設(shè)置在顯示面板的一側(cè)的掃描信號(hào)生成電路以及設(shè)置在顯示面板的另一側(cè)的發(fā)射信號(hào)生成電路。發(fā)射信號(hào)生成電路響應(yīng)于外部時(shí)鐘信號(hào)以及從掃描信號(hào)生成電路輸出的第一掃描信號(hào)和第二掃描信號(hào)而輸出具有至少兩個(gè)邏輯高區(qū)段的發(fā)射信號(hào)。

在另一個(gè)一般方面，提供了一種包括掃描信號(hào)生成電路和發(fā)射信號(hào)生成電路的掃描驅(qū)動(dòng)器。發(fā)射信號(hào)生成電路響應(yīng)于外部時(shí)鐘信號(hào)以及從掃描信號(hào)生成電路輸出的第一掃描信號(hào)和第二掃描信號(hào)而輸出具有至少兩個(gè)邏輯高區(qū)段的發(fā)射信號(hào)。

在又一個(gè)一般方面，提供了一種驅(qū)動(dòng)顯示裝置的方法，該顯示裝置包括用于顯示圖像的顯示面板以及掃描驅(qū)動(dòng)器，其中，掃描驅(qū)動(dòng)器包括設(shè)置在顯示面板的一側(cè)的掃描信號(hào)生成電路以及設(shè)置在顯示面板的另一側(cè)的發(fā)射信號(hào)生成電路。所述方法包括響應(yīng)于外部時(shí)鐘信號(hào)以及從掃描信號(hào)生成電路輸出的第一掃描信號(hào)和第二掃描信號(hào)由發(fā)射信號(hào)生成電路輸出具有至少兩個(gè)邏輯高區(qū)段的發(fā)射信號(hào)。

附圖說(shuō)明

所包括的附圖用于提供對(duì)本發(fā)明的進(jìn)一步理解并且被并入本說(shuō)明書(shū)并構(gòu)成本說(shuō)明書(shū)的一部分，附圖示出了本發(fā)明的實(shí)施方式并且與說(shuō)明書(shū)一起用于說(shuō)明本發(fā)明的原理。

圖1是示出了顯示裝置的示意性框圖。

圖2是示出了圖1中所示的子像素的圖。

圖3是示出了現(xiàn)有掃描驅(qū)動(dòng)器的一部分的示意性框圖。

圖4是示出了圖3中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

圖5是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的一部分的示意性框圖。

圖6是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的發(fā)射信號(hào)生成電路的圖。

圖7是示出了圖6中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

圖8是示出了圖2中所示的子像素的細(xì)節(jié)的圖。

圖9是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的輸出波形以及驅(qū)動(dòng)晶體管的節(jié)點(diǎn)電壓的波形圖。

圖10是示出了根據(jù)本公開(kāi)內(nèi)容的第二實(shí)施方式的發(fā)射信號(hào)生成電路的圖。

圖11是圖10中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

具體實(shí)施方式

現(xiàn)在將詳細(xì)參照本發(fā)明的實(shí)施方式，在附圖中示出了本發(fā)明的實(shí)施方式的示例。

在下文中，參照附圖描述本公開(kāi)內(nèi)容的實(shí)施方式。

根據(jù)本公開(kāi)內(nèi)容的顯示裝置被實(shí)現(xiàn)為電視、機(jī)頂盒、導(dǎo)航儀、視頻播放器、藍(lán)光播放器、個(gè)人計(jì)算機(jī)(PC)、家庭影院、移動(dòng)電話等。顯示裝置可以選自液晶顯示器、有機(jī)發(fā)光二極管顯示裝置、量子點(diǎn)顯示裝置、電泳指示顯示裝置以及等離子體顯示裝置，但是不限于此。在下面的描述中，為了方便說(shuō)明，將有機(jī)發(fā)光二極管顯示裝置作為顯示裝置的示例。另外，除了柵電極之外，根據(jù)晶體管的類(lèi)型，晶體管可以被參照為源電極和漏電極或者漏電極和源電極。然而，在本文中晶體管被提及為第一電極和第二電極以避免受限。

圖1是示出了顯示裝置的示意性框圖，以及圖2是示出了圖1中所示的子像素的圖。

如圖1中所示，顯示裝置包括顯示面板100、定時(shí)控制器110、數(shù)據(jù)驅(qū)動(dòng)器120以及掃描驅(qū)動(dòng)器130、140A和140B。

顯示面板100包括子像素，子像素彼此連接并且分別由數(shù)據(jù)線DL和與數(shù)據(jù)線DL交叉的掃描線GL區(qū)別。顯示面板100被密封以便保護(hù)形成在其上的至少一個(gè)膜、基板或子像素免受諸如水汽和氧的室外空氣的影響。

顯示面板100包括顯示區(qū)AA以及非顯示區(qū)LNA和RNA，在顯示區(qū)AA上形成有子像素，非顯示區(qū)LNA和RNA設(shè)置在顯示區(qū)AA的側(cè)面并且在其上形成有各種信號(hào)線或焊盤(pán)。根據(jù)子像素SP的配置，顯示面板100可以通過(guò)頂發(fā)射方法、底發(fā)射方法或者雙重發(fā)射方法來(lái)實(shí)現(xiàn)。

如圖2中所示，一個(gè)子像素SP包括連接至掃描線GL1和數(shù)據(jù)線DL1的開(kāi)關(guān)晶體管SW以及響應(yīng)于數(shù)據(jù)信號(hào)DATA操作的像素電路PC，所述數(shù)據(jù)信號(hào)DATA響應(yīng)于通過(guò)開(kāi)關(guān)晶體管SW提供的掃描信號(hào)被提供。子像素SP的像素電路PC可以形成為進(jìn)一步包括驅(qū)動(dòng)晶體管、存儲(chǔ)電容器、有機(jī)發(fā)光二極管(OLED)以及各種類(lèi)型的補(bǔ)償電路。

定時(shí)控制器110可以通過(guò)連接至視頻板的LDVS或TMDS接口接收器電路接收定時(shí)信號(hào)。定時(shí)信號(hào)可以包括垂直同步信號(hào)、水平同步信號(hào)、數(shù)據(jù)使能信號(hào)以及點(diǎn)時(shí)鐘。參照輸入定時(shí)信號(hào)，定時(shí)控制器110生成定時(shí)控制信號(hào)用于控制數(shù)據(jù)驅(qū)動(dòng)器120和掃描驅(qū)動(dòng)器130、140A和140B的操作定時(shí)。

數(shù)據(jù)驅(qū)動(dòng)器120包括多個(gè)源極驅(qū)動(dòng)集成電路(IC)。源極驅(qū)動(dòng)IC被提供有數(shù)據(jù)信號(hào)DATA和來(lái)自定時(shí)控制器110的源極定時(shí)控制信號(hào)DDC。源極驅(qū)動(dòng)IC響應(yīng)于源極定時(shí)控制信號(hào)將數(shù)據(jù)信號(hào)DATA的形式從數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，并且通過(guò)顯示面板100的數(shù)據(jù)線DL提供模擬信號(hào)。源極驅(qū)動(dòng)IC通過(guò)玻璃上芯片(COG)工藝或帶自動(dòng)接合(TAB)工藝連接至顯示面板100的數(shù)據(jù)線DL。

掃描驅(qū)動(dòng)器130、140A和140B包括電平移位電路130以及信號(hào)生成電路140A和140B。

電平移位電路130可以被稱(chēng)為供電單元。因此，電平移位電路130可以被限定為未被包括在掃描驅(qū)動(dòng)器130、140A和140B中的獨(dú)立部件。然而，在下面的描述中，為了方便說(shuō)明，電平移位電路130被描述為被包括在掃描驅(qū)動(dòng)器130、140A和140B中。

電平移位電路130形成在以IC形式連接至顯示面板100的外部基板上。在定時(shí)控制器110的控制下，電平移位電路130可以對(duì)通過(guò)時(shí)鐘信號(hào)線、起動(dòng)信號(hào)線、重置信號(hào)線、柵極高電壓線以及柵極低電壓線提供的信號(hào)或電壓的電平進(jìn)行移位。然后，電平移位電路130將電平被移位的信號(hào)或電壓提供至信號(hào)生成電路140A和140B。

信號(hào)生成電路140A和140B在面板中柵極(GIP)方法中以薄膜晶體管(TFT)形式形成在顯示面板100上。信號(hào)生成電路140A和140B分別形成在顯示面板100的左手側(cè)的非顯示區(qū)LNA和右手側(cè)的非顯示區(qū)RNA中。信號(hào)生成電路140A和140B包括基于從電平移位器輸出的信號(hào)或電壓CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL移位并輸出掃描信號(hào)的級(jí)。信號(hào)生成電路140A和140B可以通過(guò)信號(hào)線和電壓線以各種方式來(lái)配置，沿所述信號(hào)線和所述電壓線輸出信號(hào)或電壓CLK、ECLK、VST、EVST、RST、ERST、VGH或VGL以旁通數(shù)據(jù)驅(qū)動(dòng)器。

信號(hào)生成電路140A和140B包括：掃描信號(hào)生成電路140A，其用于輸出掃描信號(hào)以接通或斷開(kāi)被包括在子像素中的開(kāi)關(guān)晶體管；以及發(fā)射信號(hào)生成電路140B，其用于輸出發(fā)射信號(hào)以接通或斷開(kāi)被包括在子像素中的發(fā)射控制晶體管。掃描信號(hào)生成電路140A和發(fā)射信號(hào)生成電路140B可以與圖1中所示的情況相反地布置。

在下文中，說(shuō)明現(xiàn)有掃描驅(qū)動(dòng)器的問(wèn)題以及用于解決問(wèn)題的示例。

<常規(guī)結(jié)構(gòu)>

圖3是示出了現(xiàn)有掃描驅(qū)動(dòng)器的一部分的示意性框圖，以及圖4是示出了圖3中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

如圖3中所示，現(xiàn)有掃描驅(qū)動(dòng)器的信號(hào)生成電路140A和140B包括：掃描信號(hào)生成電路140A，其用于輸出掃描信號(hào)以接通或斷開(kāi)被包括在子像素PXL中的開(kāi)關(guān)晶體管；以及發(fā)射信號(hào)生成電路140B，其用于輸出發(fā)射信號(hào)以接通或斷開(kāi)被包括在子像素PXL中的發(fā)射控制晶體管。

掃描信號(hào)生成電路140A包括第一移位寄存器SR[1]和第二移位寄存器SR[2]以接收時(shí)鐘信號(hào)并且基于時(shí)鐘信號(hào)生成連續(xù)掃描信號(hào)。發(fā)射信號(hào)生成電路140B包括第一反相器INV[1]以接收來(lái)自第三移位寄存器SR[3]的輸出信號(hào)和時(shí)鐘信號(hào)并且基于輸出信號(hào)和時(shí)鐘信號(hào)生成發(fā)射信號(hào)。掃描信號(hào)生成電路140A和發(fā)射信號(hào)生成電路140B的以上配置以多級(jí)形式布置以便驅(qū)動(dòng)存在于每個(gè)線上的子像素PXL。

存在于一個(gè)線Line 1上的子像素PXL基于從第一移位寄存器SR[1]輸出的第一掃描信號(hào)Scan 1 Out、從第二移位寄存器SR[2]輸出的第二掃描信號(hào)Scan 2 Out、以及從第一反相器INV[1]輸出的發(fā)射信號(hào)EM Out而操作。

如圖3和圖4中所示，發(fā)射信號(hào)生成電路140B通過(guò)與提供至自身的第二時(shí)鐘信號(hào)ECLK2的上升沿同步來(lái)形成從自身輸出的信號(hào)的上升沿。發(fā)射信號(hào)生成電路140B通過(guò)與從移位寄存器SR[3]發(fā)送的輸出信號(hào)G2 Out的上升沿同步來(lái)形成從其自身輸出的信號(hào)的下降沿。

現(xiàn)有掃描驅(qū)動(dòng)器的信號(hào)生成電路140A和140B包括四個(gè)移位寄存器和單個(gè)反相器以便驅(qū)動(dòng)存在于單個(gè)線Line 1上的子像素。特別地，發(fā)射信號(hào)生成電路140B需要進(jìn)一步包括兩個(gè)另外的移位寄存器以便生成發(fā)射信號(hào)EM Out，從而增大了電路復(fù)雜性和布局限制。

因此，由于電路復(fù)雜性和布局限制導(dǎo)致現(xiàn)有掃描驅(qū)動(dòng)器難以獲得設(shè)計(jì)余量，因此難以實(shí)現(xiàn)窄邊框。

<第一實(shí)施方式>

圖5是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的一部分的示意性框圖，圖6是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的發(fā)射信號(hào)生成電路的圖，以及圖7是示出了圖6中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

如圖5中所示，根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的信號(hào)生成電路140A和140B包括：掃描信號(hào)生成電路140A，其用于輸出掃描信號(hào)以接通或斷開(kāi)被包括在子像素PXL中的開(kāi)關(guān)晶體管；以及發(fā)射信號(hào)生成電路140B，其用于輸出發(fā)射信號(hào)以接通或斷開(kāi)被包括在子像素PXL中的發(fā)射控制晶體管。

掃描信號(hào)生成電路140A包括第(N-1)個(gè)移位寄存器SR[N-1]和第N個(gè)移位寄存器SR[N]以接收時(shí)鐘信號(hào)CLK并且基于時(shí)鐘信號(hào)CLK生成連續(xù)掃描信號(hào)。發(fā)射信號(hào)生成電路140B包括反相器INV[N]以接收時(shí)鐘信號(hào)ECLK并且基于時(shí)鐘信號(hào)ECLK生成發(fā)射信號(hào)。掃描信號(hào)生成電路140A和發(fā)射信號(hào)生成電路140B的以上配置以多級(jí)形式布置以便驅(qū)動(dòng)存在于每個(gè)線上的子像素PXL。

存在于一個(gè)線Line 1上的子像素基于從第(N-1)個(gè)移位寄存器SR[N-1]輸出的第(N-1)個(gè)掃描信號(hào)SRO[n-1]Out、從第N個(gè)移位寄存器SR[N]輸出的第N個(gè)掃描信號(hào)SRO[n]Out、以及從第N個(gè)反相器INV[N]輸出的第N個(gè)發(fā)射信號(hào)EM[N]Out而操作。

存在于上述結(jié)構(gòu)中的第二線Line 2上的子像素PXL基于從第N個(gè)移位寄存器SR[N]輸出的第N個(gè)掃描信號(hào)SRO[n]Out、從第(N+1)個(gè)移位寄存器SR[N+1]輸出的第(N+1)個(gè)掃描信號(hào)SRO[n+1]Out、以及從第(N+1)個(gè)反相器INV[N+1]輸出的第(N+1)個(gè)發(fā)射信號(hào)EM[N+1]Out而操作。

根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的信號(hào)生成電路140A和140B包括兩個(gè)移位寄存器和單個(gè)反相器以便驅(qū)動(dòng)存在于一個(gè)線Line 1上的子像素PXL。在掃描信號(hào)生成電路140A中，移位寄存器相關(guān)地連接。然而，發(fā)射信號(hào)生成電路140B不需要另外的移位寄存器來(lái)生成發(fā)射信號(hào)EM Out，并且與現(xiàn)有掃描驅(qū)動(dòng)器的配置相比，發(fā)射信號(hào)生成電路140B可以幫助減小電路復(fù)雜性和布局限制。

因此，與現(xiàn)有掃描驅(qū)動(dòng)器相比，根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器降低電路復(fù)雜性并且克服布局限制，從而獲得設(shè)計(jì)余量，并且因此使得能夠解決實(shí)現(xiàn)窄邊框所面臨的挑戰(zhàn)。另外，與現(xiàn)有掃描驅(qū)動(dòng)器相比，根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器可以降低電路復(fù)雜性，從而獲得足夠的封裝余量，并且因此改善裝置可靠性。

為此目的，發(fā)射信號(hào)生成電路140B被配置成基于時(shí)鐘信號(hào)ECLK以及從掃描信號(hào)生成電路140A的第(N-1)個(gè)移位寄存器SR[N-1]輸出的輸出信號(hào)SRO[n-1]Out和第N個(gè)移位寄存器SR[N]輸出的輸出信號(hào)SRO[n]Out生成第N個(gè)發(fā)射信號(hào)EM[N]Out。

如此，根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的發(fā)射信號(hào)生成電路140B使用從設(shè)置在與現(xiàn)有掃描驅(qū)動(dòng)器的移位寄存器的側(cè)相對(duì)的側(cè)的第(N-1)個(gè)移位寄存器SR[N-1]輸出的輸出信號(hào)SRO[n-1]Out和第N個(gè)移位寄存器SR[N]輸出的輸出信號(hào)SRO[n]Out。從第(N-1)個(gè)移位寄存器SR[N-1]輸出的輸出信號(hào)SRO[n-1]Out和從第N個(gè)移位寄存器SR[N]輸出的輸出信號(hào)SRO[n]Out通過(guò)顯示區(qū)AA被提供至發(fā)射信號(hào)生成電路140B。

發(fā)射信號(hào)生成電路140B可以基于不僅從存在于第N個(gè)移位寄存器SR[N]的之前級(jí)上的第(N-1)個(gè)移位寄存器SR[N-1]而且從第(N-x)-1級(jí)(x為等于或大于1的整數(shù)，并且其例如可以是第(N-2)個(gè)移位寄存器)輸出的輸出信號(hào)、從第N個(gè)移位寄存器輸出的輸出信號(hào)SRO[n]Out以及時(shí)鐘信號(hào)ECLK，來(lái)生成發(fā)射信號(hào)EM[N]Out。

同時(shí)，如果第(N-1)個(gè)移位寄存器SR[N-1]對(duì)應(yīng)于存在于頂級(jí)(最前級(jí))上的在前移位寄存器，則第(N-1)個(gè)移位寄存器可以被配置為偽移位寄存器，但是不限于此。

前述信號(hào)生成電路140A和140B基于不同相的時(shí)鐘信號(hào)而操作。例如，被提供至掃描信號(hào)生成電路140A的時(shí)鐘信號(hào)CLK可以包括至少四相，并且被提供至發(fā)射信號(hào)生成電路140B的時(shí)鐘信號(hào)ECLK可以包括至少兩相。然而，本公開(kāi)內(nèi)容的方面不限于此。

在下文中，描述根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的發(fā)射信號(hào)生成電路140B的配置。其為其中發(fā)射信號(hào)生成電路140B響應(yīng)于第(N-2)個(gè)移位寄存器的輸出信號(hào)、第N個(gè)移位寄存器的輸出信號(hào)以及時(shí)鐘信號(hào)而操作的示例。

如圖6中所示，發(fā)射信號(hào)生成電路140B包括用于控制對(duì)Q節(jié)點(diǎn)Q-node進(jìn)行充電和放電的第一電路INVa、用于控制對(duì)QB節(jié)點(diǎn)QB-node進(jìn)行充電和放電的第二電路INVb、用于使發(fā)射信號(hào)生成電路140B的輸出端EMO穩(wěn)定的第三電路INVc、以及用于通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出邏輯高或邏輯低發(fā)射信號(hào)的第四電路INVd。

第一電路INVa包括第一晶體管T1和第二晶體管T2。第一晶體管T1被配置成響應(yīng)于第N個(gè)時(shí)鐘信號(hào)將Q節(jié)點(diǎn)Q-node充電至柵極高電壓。第二晶體管T2被配置成響應(yīng)于QB節(jié)點(diǎn)QB-node的電位而對(duì)Q節(jié)點(diǎn)Q-node進(jìn)行放電。

第一晶體管T1被配置成：第一晶體管T1的柵電極連接至第N個(gè)時(shí)鐘信號(hào)線(其在本實(shí)施方式中被示出為第二時(shí)鐘信號(hào)線ECLK2)；第一晶體管T1的第一電極連接至柵極高電壓線VGH；并且第一晶體管T1的第二電極連接至Q節(jié)點(diǎn)Q-node。第二晶體管T2被配置成：第二晶體管T2的柵電極連接至QB節(jié)點(diǎn)QB-node；第二晶體管T2的第一電極連接至柵極低電壓線VGL；并且第二晶體管T2的第二電極連接至Q節(jié)點(diǎn)Q-node。

第二電路INVb包括第三晶體管T3至第五晶體管T5。第三晶體管T3被配置成響應(yīng)于第(N-2)個(gè)移位寄存器的輸出信號(hào)將QB節(jié)點(diǎn)QB-node充電至柵極高電壓。第四晶體管T4被配置成響應(yīng)于第N個(gè)移位寄存器的輸出信號(hào)使用重置信號(hào)重置QB節(jié)點(diǎn)。第五晶體管T5被配置成響應(yīng)于第N個(gè)時(shí)鐘信號(hào)將QB節(jié)點(diǎn)QB-node放電至柵極低電壓。

第三晶體管T3被配置成：第三晶體管T3的柵電極連接至第(N-2)個(gè)移位寄存器的輸出端SRO[N-2]；第三晶體管T3的第一電極連接至柵極高電壓線VGH；并且第三晶體管T3的第二電極連接至QB節(jié)點(diǎn)。第四晶體管T4被配置成：第四晶體管T4的柵電極連接至第N個(gè)移位寄存器的輸出端SRO[N]；第四晶體管T4的第一電極連接至重置信號(hào)線ERST；并且第四晶體管T4的第二電極連接至QB節(jié)點(diǎn)QB-node。第五晶體管T5被配置成：第五晶體管T5的柵電極連接至第N個(gè)時(shí)鐘信號(hào)線(其在本實(shí)施方式中被示出為第二時(shí)鐘信號(hào)線ECLK2)；第五晶體管T5的第一電極連接至柵極低電壓線VGL；并且第五晶體管T5的第二電極連接至QB節(jié)點(diǎn)。

第三電路INVc包括第六晶體管T6和第一電容器CB。第六晶體管T6被配置成響應(yīng)于發(fā)射信號(hào)生成電路140B的輸出端EMO的電位使得連接至下拉晶體管Tpda和Tpdb的電極的節(jié)點(diǎn)穩(wěn)定。通過(guò)將連接至下拉晶體管Tpda和Tpdb的電極的節(jié)點(diǎn)保持在邏輯高，第六晶體管T6使輸出處于柵極高電壓下的發(fā)射信號(hào)的操作穩(wěn)定。第一電容器CB被配置成導(dǎo)致在發(fā)射信號(hào)生成電路140B的輸出端EMO中發(fā)生自舉。

第六晶體管T6被配置成：第六晶體管T6的柵電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO；第六晶體管T6的第一電極連接至柵極高電壓線VGH；并且第六晶體管T6的第二電極連接至位于第一下拉晶體管Tpda的第一電極與第二下拉晶體管Tpdb的第二電極之間的節(jié)點(diǎn)。第一電容器CB被配置成：第一電容器CB的一端連接至Q節(jié)點(diǎn)Q-node；并且第一電容器CB的另一端連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。

第四電路INVd包括上拉晶體管Tpu和下拉晶體管Tpda和Tpdb。上拉晶體管Tpu被配置成響應(yīng)于Q節(jié)點(diǎn)Q-node的電位通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出柵極高電壓。下拉晶體管Tpda和Tpdb均被配置成響應(yīng)于QB節(jié)點(diǎn)QB-node的電位通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出柵極低電壓。

上拉晶體管Tpu被配置成：上拉晶體管Tpu的柵電極連接至Q節(jié)點(diǎn)Q-node；上拉晶體管Tpu的第一電極連接至柵極高電壓線VGH；并且上拉晶體管Tpu的第二電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。第一下拉晶體管Tpda被配置成：第一下拉晶體管Tpda的柵電極連接至QB節(jié)點(diǎn)QB-node；第一下拉晶體管Tpda的第一電極連接至第二下拉晶體管Tpdb的第二電極；并且第一下拉晶體管Tpda的第二電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。第二下拉晶體管Tpdb被配置成：第二下拉晶體管Tpdb的柵電極連接至QB節(jié)點(diǎn)QB-node；第二下拉晶體管Tpdb的第一電極連接至柵極低電壓線VGL；并且第二下拉晶體管Tpdb的第二電極連接至第一下拉晶體管Tpda的第一電極。

在下文中，描述了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的發(fā)射信號(hào)生成電路140B的操作。

如圖6和圖7中所示，當(dāng)?shù)贜個(gè)時(shí)鐘信號(hào)ECLK未處于邏輯高時(shí)，Q節(jié)點(diǎn)Q-node被保持在放電狀態(tài)，同時(shí)QB節(jié)點(diǎn)QB-node被保持在充電狀態(tài)。此時(shí)，第二晶體管T2接通，QB節(jié)點(diǎn)QB-node被放電，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段①和②)。

當(dāng)處于對(duì)應(yīng)于邏輯高的柵極高電壓下的掃描信號(hào)從第(N-2)個(gè)移位寄存器的輸出端SRO[N-2]輸出并且QB節(jié)點(diǎn)QB-node的電位變成邏輯高時(shí)，第二晶體管T2接通。此時(shí)，Q節(jié)點(diǎn)Q-node被放電至柵極低電壓，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段③)。

當(dāng)QB節(jié)點(diǎn)QB-node的電位為邏輯低并且第N個(gè)時(shí)鐘信號(hào)ECLK的第一邏輯高出現(xiàn)時(shí)，第一晶體管T1和第五晶體管T5接通。此時(shí)，Q節(jié)點(diǎn)Q-node被充電至柵極高電壓并且上拉晶體管Tpu接通。因此，處于對(duì)應(yīng)于邏輯高的柵極高電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段④)。此時(shí)，從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出的處于柵極高電壓下的發(fā)射信號(hào)持續(xù)直到其中QB節(jié)點(diǎn)QB-node的電位被放電至邏輯低的區(qū)段為止。

當(dāng)處于對(duì)應(yīng)于邏輯高的柵極高電壓下的掃描信號(hào)從第N個(gè)移位寄存器的輸出端SRO[N]輸出并且重置信號(hào)ERST變成邏輯高時(shí)，QB節(jié)點(diǎn)QB-node返回至充電階段。此時(shí)，第二晶體管T2接通，Q節(jié)點(diǎn)Q-node被放電，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段④和⑤之間)。

當(dāng)QB節(jié)點(diǎn)QB-node為邏輯低并且第N個(gè)時(shí)鐘信號(hào)ECLK的第二邏輯高出現(xiàn)時(shí)，第一晶體管T1和第五晶體管T5接通。此時(shí)，Q節(jié)點(diǎn)被充電至柵極高電壓，并且上拉晶體管Tpu接通。

因此，處于對(duì)應(yīng)于邏輯高的柵極高電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段⑤和⑥)。此時(shí)，從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出的處于柵極高電壓下的發(fā)射信號(hào)持續(xù)直到其中QB節(jié)點(diǎn)QB-node的電位被充電至邏輯高的區(qū)段為止。

另外，從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出的處于柵極高電壓下的發(fā)射信號(hào)可以變?yōu)闀r(shí)鐘信號(hào)(例如，ECLK和ERST)。因此，發(fā)射信號(hào)的脈沖寬度可以被調(diào)整，使得可以減小橫向電流。因此，初始時(shí)間可以被充分地調(diào)整，從而使得能夠進(jìn)行穩(wěn)定的操作。

上述掃描驅(qū)動(dòng)器可以被應(yīng)用于通過(guò)具有下面的電路結(jié)構(gòu)的子像素來(lái)實(shí)現(xiàn)的顯示裝置。

圖8是示出了圖2中所示的子像素的細(xì)節(jié)的圖，以及圖9是示出了根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的輸出波形以及驅(qū)動(dòng)晶體管的節(jié)點(diǎn)電壓的波形圖。

在下文中，描述了根據(jù)本公開(kāi)內(nèi)容的實(shí)施方式的子像素的電路結(jié)構(gòu)。

如圖8中所示，示出了在其中設(shè)置了四個(gè)晶體管、兩個(gè)存儲(chǔ)電容器以及有機(jī)發(fā)光二極管(OLED)的結(jié)構(gòu)中的子像素。四個(gè)晶體管包括開(kāi)關(guān)晶體管SWT、發(fā)射控制晶體管EMT、驅(qū)動(dòng)晶體管DRT以及感測(cè)晶體管SNT。兩個(gè)存儲(chǔ)電容器包括第一存儲(chǔ)電容器CST以及第二存儲(chǔ)電容器CDT。

開(kāi)關(guān)晶體管SWT被配置成將參考電壓Ref或數(shù)據(jù)電壓Data發(fā)送至第一存儲(chǔ)電容器CST的一端。開(kāi)關(guān)晶體管SWT被配置成：開(kāi)關(guān)晶體管SWT的柵電極連接至第一掃描線Scan1；開(kāi)關(guān)晶體管SWT的第一電極連接至數(shù)據(jù)線DL；并且開(kāi)關(guān)晶體管SWT的第二電極連接至第一存儲(chǔ)電容器CST的一端以及驅(qū)動(dòng)晶體管DRT的柵電極。

發(fā)射控制晶體管EMT被配置成提供第一電力的電力以便控制OLED的實(shí)際發(fā)光時(shí)間。發(fā)射控制晶體管EMT被配置成：發(fā)射控制晶體管EMT的柵電極連接至發(fā)射信號(hào)線EM；發(fā)射控制晶體管EMT的第一電極連接至第一電源線VDD；并且發(fā)射控制晶體管EMT的第二電極連接至驅(qū)動(dòng)晶體管DRT的第一電極。

驅(qū)動(dòng)晶體管DRT被配置成響應(yīng)于存儲(chǔ)在第一存儲(chǔ)電容器CST中的數(shù)據(jù)電壓生成能夠使得OLED發(fā)射光的驅(qū)動(dòng)電流。驅(qū)動(dòng)晶體管DRT被配置成：驅(qū)動(dòng)晶體管DRT的柵電極連接至第一存儲(chǔ)電容器CST的一端；驅(qū)動(dòng)晶體管DRT的第一電極連接至發(fā)射控制晶體管EMT的第二電極；并且驅(qū)動(dòng)晶體管DRT的第二電極連接至OLED的陽(yáng)極電極。

感測(cè)晶體管SNT被配置成將初始電壓Vini提供至感測(cè)節(jié)點(diǎn)用于初始化并且感測(cè)驅(qū)動(dòng)晶體管DRT和OLED的特性(例如，閾值電壓和電流遷移率)。感測(cè)晶體管SNT被配置成：感測(cè)晶體管SNT的柵電極連接至第二掃描線Scan2；感測(cè)晶體管SNT的第一電極連接至感測(cè)線SL；并且感測(cè)晶體管SNT的第二電極連接至OLED的陽(yáng)極電極以及第一存儲(chǔ)電容器CST的一端。

第一存儲(chǔ)電容器CST被配置成將所存儲(chǔ)的數(shù)據(jù)電壓傳送至驅(qū)動(dòng)晶體管DRT的柵電極。第一存儲(chǔ)電容器CST被配置成：第一存儲(chǔ)電容器CST的一端連接至驅(qū)動(dòng)晶體管DRT的第一電極；并且第一存儲(chǔ)電容器CST的另一端連接至感測(cè)節(jié)點(diǎn)。

第二存儲(chǔ)電容器CDT被配置成通過(guò)以如下方式驅(qū)動(dòng)電流來(lái)提高驅(qū)動(dòng)效率：當(dāng)參考電壓Ref改變成數(shù)據(jù)電壓Data時(shí)，源電極的變化通過(guò)驅(qū)動(dòng)晶體管DRT的柵電極的變化來(lái)反映。第二存儲(chǔ)電容器CDT被配置成：第二存儲(chǔ)電容器CDT的一端連接至第一電源線VDD；并且第二存儲(chǔ)電容器CDT的另一端連接至驅(qū)動(dòng)晶體管DRT的第二電極。

OLED被配置成響應(yīng)于由驅(qū)動(dòng)晶體管DRT生成的驅(qū)動(dòng)電流而發(fā)射光。OLED被配置成：OLED的陽(yáng)極電極連接至感測(cè)節(jié)點(diǎn)，并且OLED的陰極電極連接至第二電源線VSS。

在下文中，描述了根據(jù)本公開(kāi)內(nèi)容的實(shí)施方式的子像素的操作。

如圖8和圖9中所示，發(fā)射信號(hào)em保持在邏輯低處，并且處于柵極高電壓下的第二掃描信號(hào)Scan 2通過(guò)第二移位寄存器的輸出端SRO[2]輸出。然后，驅(qū)動(dòng)晶體管DRT的感測(cè)節(jié)點(diǎn)(或者源極節(jié)點(diǎn))被初始化為初始電壓Vini(參見(jiàn)區(qū)段①)。

發(fā)射信號(hào)em保持在邏輯低處，處于第二柵極高電壓下的第二掃描信號(hào)Scan2從第(N-1)個(gè)移位寄存器的輸出端SRO[N-1]輸出，并且處于第一柵極高電壓下的第一掃描信號(hào)Scan 1從第N個(gè)移位寄存器的輸出端SRO[N]輸出。然后，驅(qū)動(dòng)晶體管DRT的漏極節(jié)點(diǎn)被設(shè)置為參考電壓Vref，并且驅(qū)動(dòng)晶體管DRT的感測(cè)節(jié)點(diǎn)被初始化為初始電壓Vini(參見(jiàn)區(qū)段②)。

處于第二柵極高電壓下的第一掃描信號(hào)Scan 1從第N個(gè)移位寄存器的輸出端SRO[N]輸出，并且發(fā)射信號(hào)em改變?yōu)檫壿嫺?第一發(fā)射信號(hào))。然后，驅(qū)動(dòng)晶體管DRT執(zhí)行采樣(例如，閾值電壓的采樣)(參見(jiàn)區(qū)段③)。

從第N個(gè)移位寄存器的輸出端SRO[N]輸出的處于第二柵極高電壓下的第一掃描信號(hào)Scan 1被保持，并且發(fā)射信號(hào)em改變?yōu)檫壿嫷汀Ｈ缓?，通過(guò)數(shù)據(jù)線DL提供的參考電壓Vref改變?yōu)閿?shù)據(jù)電壓Data并且被編程至第一存儲(chǔ)電容器CST(參見(jiàn)區(qū)段④)。

從第N個(gè)移位寄存器的輸出端SRO[N]輸出處于柵極高電壓下的掃描信號(hào)Scan 1，并且發(fā)射信號(hào)em改變?yōu)檫壿嫷?第二發(fā)射信號(hào))。然后，驅(qū)動(dòng)晶體管DRT響應(yīng)于被編程到第一存儲(chǔ)電容器CST的數(shù)據(jù)電壓生成驅(qū)動(dòng)電流，并且OLED響應(yīng)于驅(qū)動(dòng)電流而發(fā)射光(參見(jiàn)區(qū)段⑤)。

上述子像素需要具有至少兩個(gè)邏輯高區(qū)段的發(fā)射信號(hào)em以便執(zhí)行采樣操作③和發(fā)射操作⑤。發(fā)射信號(hào)em通過(guò)根據(jù)本公開(kāi)內(nèi)容的第一實(shí)施方式的掃描驅(qū)動(dòng)器的發(fā)射信號(hào)生成電路來(lái)生成。

在圖9中所示的示例中，第一掃描信號(hào)Scan 1、第二掃描信號(hào)Scan 2和發(fā)射信號(hào)em中的每一個(gè)被生成為具有第一信號(hào)和第二信號(hào)，第一信號(hào)具有短邏輯高區(qū)段，第二信號(hào)具有比第一信號(hào)的邏輯高區(qū)段長(zhǎng)的邏輯高區(qū)段。另外，在圖9中所示的示例中，第一掃描信號(hào)Scan 1的邏輯高區(qū)段與第二掃描信號(hào)Scan 2的邏輯高區(qū)段部分地交疊，并且發(fā)射信號(hào)em的第一邏輯高區(qū)段與第一掃描信號(hào)Scan 1的第二邏輯高區(qū)段交疊。然而，圖9中所示的波形僅是示例，并且其可以隨著時(shí)鐘信號(hào)和重置信號(hào)而變化。

<第二實(shí)施方式>

圖10是示出了根據(jù)本公開(kāi)內(nèi)容的第二實(shí)施方式的發(fā)射信號(hào)生成電路的圖，以及圖11是示出了圖10中所示的發(fā)射信號(hào)生成電路的輸入波形和輸出波形的波形圖。

如圖10中所示，發(fā)射信號(hào)生成電路140B包括用于控制對(duì)Q節(jié)點(diǎn)Q-node進(jìn)行充電和放電的第一電路INVa、用于控制對(duì)QB節(jié)點(diǎn)QB-node進(jìn)行充電和放電的第二電路INVb、用于使發(fā)射信號(hào)生成電路140B的輸出端EMO穩(wěn)定的第三電路INVc、以及用于通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出邏輯高或邏輯低發(fā)射信號(hào)的第四電路INVd。

第一電路INVa包括第一晶體管T1和第二晶體管T2。第一晶體管T1被配置成響應(yīng)于第N個(gè)時(shí)鐘信號(hào)將Q節(jié)點(diǎn)Q-node充電至柵極高電壓。第二晶體管T2被配置成響應(yīng)于QB節(jié)點(diǎn)QB-node的電位而對(duì)Q節(jié)點(diǎn)Q-node進(jìn)行放電。

第一晶體管T1被配置成：第一晶體管T1的柵電極連接至第N個(gè)時(shí)鐘信號(hào)線(其在本實(shí)施方式中被示出為第二時(shí)鐘信號(hào)線ECLK2)；第一晶體管T1的第一電極連接至柵極高電壓線VGH；并且第一晶體管T1的第二電極連接至Q節(jié)點(diǎn)Q-node。第二晶體管T2被配置成：第二晶體管T2的柵電極連接至QB節(jié)點(diǎn)QB-node；第二晶體管T2的第一電極連接至柵極低電壓線VGL；并且第二晶體管T2的第二電極連接至Q節(jié)點(diǎn)Q-node。

第二電路INVb包括第三晶體管T3至第五晶體管T5。第三晶體管T3被配置成響應(yīng)于第(N-2)個(gè)移位寄存器的輸出信號(hào)將QB節(jié)點(diǎn)QB-node充電至柵極高電壓。第四晶體管T4被配置成響應(yīng)于第N個(gè)移位寄存器的輸出信號(hào)使用重置信號(hào)重置QB節(jié)點(diǎn)。第五晶體管T5被配置成響應(yīng)于第N個(gè)時(shí)鐘信號(hào)將QB節(jié)點(diǎn)QB-node放電至柵極低電壓。

第三晶體管T3被配置成：第三晶體管T3的柵電極連接至第(N-2)個(gè)移位寄存器的輸出端SRO[N-2]；第三晶體管T3的第一電極連接至柵極高電壓線VGH；并且第三晶體管T3的第二電極連接至QB節(jié)點(diǎn)。第四晶體管T4被配置成：第四晶體管T4的柵電極連接至第N個(gè)移位寄存器的輸出端SRO[N]；第四晶體管T4的第一電極連接至重置信號(hào)線ERST；并且第四晶體管T4的第二電極連接至QB節(jié)點(diǎn)QB-node。第五晶體管T5被配置成：第五晶體管T5的柵電極連接至第N個(gè)時(shí)鐘信號(hào)線(其在本實(shí)施方式中被示出為第二時(shí)鐘信號(hào)線ECLK2)；第五晶體管T5的第一電極連接至柵極低電壓線VGL；并且第五晶體管T5的第二電極連接至QB節(jié)點(diǎn)。

第三電路INVc包括第六晶體管T6和第一電容器CB。第六晶體管T6被配置成響應(yīng)于發(fā)射信號(hào)生成電路140B的輸出端EMO的電位使得連接至下拉晶體管Tpda和Tpdb的電極的節(jié)點(diǎn)穩(wěn)定。通過(guò)將連接至下拉晶體管Tpda和Tpdb的電極的節(jié)點(diǎn)保持在邏輯高，第六晶體管T6使輸出處于柵極高電壓下的發(fā)射信號(hào)的操作穩(wěn)定。第一電容器CB被配置成導(dǎo)致在發(fā)射信號(hào)生成電路140B的輸出端EMO中發(fā)生自舉。第三電路INVc還包括第七晶體管T7和第二電容器CQB。第二電容器CQB被配置成使用QB節(jié)點(diǎn)QB-node的電位與柵極低電壓之間的自舉來(lái)穩(wěn)定第二下拉晶體管Tpdb的接通/斷開(kāi)狀態(tài)。第七晶體管T7被配置成將Q節(jié)點(diǎn)Q-node(物理地)分離成一側(cè)與另一側(cè)，使得發(fā)射信號(hào)可以響應(yīng)于柵極高電壓從發(fā)射信號(hào)生成電路140B的輸出端EMO穩(wěn)定地輸出。

第六晶體管T6被配置成：第六晶體管T6的柵電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO；第六晶體管T6的第一電極連接至柵極高電壓線VGH；并且第六晶體管T6的第二電極連接至位于第一下拉晶體管Tpda的第一電極與第二下拉晶體管Tpdb的第二電極之間的節(jié)點(diǎn)。第一電容器CB被配置成：第一電容器CB的一端連接至Q節(jié)點(diǎn)Q-node；并且第一電容器CB的另一端連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。第七晶體管T7被配置成：第七晶體管T7的柵電極連接至柵極高電壓線VGH；第七晶體管T7的第一電極連接至Q節(jié)點(diǎn)的與第一晶體管T1的第一電極相鄰的一側(cè)；并且第七晶體管T7的第二電極連接至第一電容器CB的一端。

第四電路INVd包括上拉晶體管Tpu和下拉晶體管Tpda和Tpdb。上拉晶體管Tpu被配置成響應(yīng)于Q節(jié)點(diǎn)Q-node的電位通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出柵極高電壓。下拉晶體管Tpda和Tpdb均被配置成響應(yīng)于QB節(jié)點(diǎn)QB-node的電位通過(guò)發(fā)射信號(hào)生成電路140B的輸出端EMO輸出柵極低電壓。

上拉晶體管Tpu被配置成：上拉晶體管Tpu的柵電極連接至Q節(jié)點(diǎn)Q-node；上拉晶體管Tpu的第一電極連接至柵極高電壓線VGH；并且上拉晶體管Tpu的第二電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。第一下拉晶體管Tpda被配置成：第一下拉晶體管Tpda的柵電極連接至QB節(jié)點(diǎn)QB-node；第一下拉晶體管Tpda的第一電極連接至第二下拉晶體管Tpdb的第二電極；并且第一下拉晶體管Tpda的第二電極連接至發(fā)射信號(hào)生成電路140B的輸出端EMO。第二下拉晶體管Tpdb被配置成：第二下拉晶體管Tpdb的柵電極連接至QB節(jié)點(diǎn)QB-node以及第二電容器CQB的另一端；第二下拉晶體管Tpdb的第一電極連接至柵極低電壓線VGL；并且第二下拉晶體管Tpdb的第二電極連接至第一下拉晶體管Tpda的第一電極。

在下文中，描述根據(jù)本公開(kāi)內(nèi)容的第二實(shí)施方式的發(fā)射信號(hào)生成電路140B的操作。

如圖10和圖11中所示，當(dāng)?shù)贜個(gè)時(shí)鐘信號(hào)ECLK未處于邏輯高時(shí)，Q節(jié)點(diǎn)Q-node被保持在放電狀態(tài)，同時(shí)QB節(jié)點(diǎn)QB-node被保持在充電狀態(tài)。此時(shí)，第二晶體管T2接通，QB節(jié)點(diǎn)QB-node被放電，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段①和②)。

當(dāng)處于對(duì)應(yīng)于邏輯高的柵極高電壓下的掃描信號(hào)從第(N-2)個(gè)移位寄存器的輸出端SRO[N-2]輸出并且QB節(jié)點(diǎn)QB-node的電位變成邏輯高時(shí)，第二晶體管T2接通。此時(shí)，Q節(jié)點(diǎn)Q-node被放電至柵極低電壓，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段③)。

當(dāng)QB節(jié)點(diǎn)QB-node的電位為邏輯低并且第N個(gè)時(shí)鐘信號(hào)ECLK的第一邏輯高出現(xiàn)時(shí)，第一晶體管T1和第五晶體管T5接通。此時(shí)，Q節(jié)點(diǎn)Q-node被充電至柵極高電壓并且上拉晶體管Tpu接通。因此，處于對(duì)應(yīng)于邏輯高的柵極高電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段④)。此時(shí)，從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出的處于柵極高電壓下的發(fā)射信號(hào)持續(xù)直到其中QB節(jié)點(diǎn)QB-node的電位被放電至邏輯低的區(qū)段為止。

當(dāng)處于對(duì)應(yīng)于邏輯高的柵極高電壓下的掃描信號(hào)從第N個(gè)移位寄存器的輸出端SRO[N]輸出并且重置信號(hào)ERST變成邏輯高時(shí)，QB節(jié)點(diǎn)QB-node返回至充電階段。此時(shí)，第二晶體管T2接通，Q節(jié)點(diǎn)Q-node被放電，并且第一下拉晶體管Tpda和第二下拉晶體管Tpdb接通。因此，處于對(duì)應(yīng)于邏輯低的柵極低電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段④和⑤之間)。

當(dāng)QB節(jié)點(diǎn)QB-node為邏輯低并且第N個(gè)時(shí)鐘信號(hào)ECLK的第二邏輯高出現(xiàn)時(shí)，第二晶體管T1和第五晶體管T5接通。此時(shí)，Q節(jié)點(diǎn)被充電至柵極高電壓，并且上拉晶體管Tpu接通。因此，處于對(duì)應(yīng)于邏輯高的柵極高電壓下的發(fā)射信號(hào)從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出(參見(jiàn)區(qū)段⑤和⑥)。此時(shí)，從發(fā)射信號(hào)生成電路140B的輸出端EMO輸出的處于柵極高電壓下的發(fā)射信號(hào)持續(xù)直到其中QB節(jié)點(diǎn)QB-node的電位被充電至邏輯高的區(qū)段為止。

上述掃描驅(qū)動(dòng)器可以被應(yīng)用于通過(guò)具有圖8中所示的電路結(jié)構(gòu)的子像素來(lái)實(shí)現(xiàn)的顯示裝置。如上所述，本公開(kāi)內(nèi)容可以消除對(duì)于被設(shè)置在顯示裝置中以生成發(fā)射信號(hào)的另外的移位寄存器的需求，從而降低了電路復(fù)雜性和布局限制。因此，本公開(kāi)內(nèi)容可以減小掃描驅(qū)動(dòng)器的電路復(fù)雜性，從而克服布局限制并且獲得充足的設(shè)計(jì)余量，以克服實(shí)現(xiàn)窄邊框的困難。另外，本公開(kāi)內(nèi)容可以降低掃描驅(qū)動(dòng)器的電路復(fù)雜性，從而獲得充足的封裝余量，以提高裝置可靠性。此外，本公開(kāi)內(nèi)容能夠借助于時(shí)鐘信號(hào)調(diào)整發(fā)射信號(hào)的脈沖寬度從而減小橫向電流、充分調(diào)整初始時(shí)間并且因此使得能夠進(jìn)行穩(wěn)定的驅(qū)動(dòng)操作。