本發(fā)明涉及緩沖存儲器裝置及顯示驅(qū)動裝置，涉及應(yīng)用于例如液晶顯示器（LCD，liquid crystal display）驅(qū)動集成電路（drive Integrated Circuit）的緩沖存儲器的有效的技術(shù)。

背景技術(shù)：

將在每個既定周期在塊單元（ブロック単位）中被供給的數(shù)據(jù)的處理和其他的處理在該每個既定周期執(zhí)行的過程中，將在塊單元被供給的數(shù)據(jù)暫時寫入緩沖存儲器，將已寫入的數(shù)據(jù)比寫入速度更快地讀出來處理，在剩余時間能夠進行其他的處理即可。

例如，與相對于液晶顯示面板的顯示驅(qū)動一起也對應(yīng)于相對于觸摸面板的觸摸檢測的液晶顯示器驅(qū)動集成電路，必須在每個顯示幀（表示フレーム）期間間歇地進行顯示動作和觸摸檢測動作，所以需要用于儲存顯示數(shù)據(jù)的緩沖存儲器。作為緩沖存儲器的存儲容量，只要是能夠存儲1顯示幀的圖像數(shù)據(jù)的容量即可。

但是，近年來，將作為半導(dǎo)體集成回路的集成電路的芯片占有面積縮小的要求較強，所以對于緩沖存儲器的存儲容量也進行削減。即使將緩沖存儲器的存儲容量削減，與主機裝置（ホスト裝置）的動作同步地被供給的數(shù)據(jù)的寫入和與集成電路內(nèi)部的動作同步的數(shù)據(jù)的讀出不同步地動作的情況與存儲容量的削減前相比不變。

另外，在專利文獻1中記載，使從緩沖存儲器的數(shù)據(jù)讀出與寫入相比為高速化，使緩沖存儲器的存儲容量比顯示幀的數(shù)據(jù)量小。

專利文獻1：日本特開2003-216136號公報。

本發(fā)明人研究了如下技術(shù)：使在每個既定周期在塊單元中被供給數(shù)據(jù)的緩沖存儲器的存儲容量比塊單元的數(shù)據(jù)量小來控制緩沖存儲器。作為這樣的控制方式，以往考慮使其進行并列動作，使得將削減了容量的兩個緩沖存儲器交替地切換成寫入和讀出，但這樣的話緩沖存儲器的尺寸不會在實施上被縮小，不會有效果。這里，本發(fā)明人重新地對使緩沖存儲器進行先入先出隊列（FIFO，F(xiàn)irst-In First-Out）動作的結(jié)構(gòu)進行了研究。在存儲容量小的緩沖存儲器上設(shè)置寫入地址計數(shù)器和讀出地址計數(shù)器，進行如下操作：將與主機裝置的動作同步地被供給的數(shù)據(jù)在將寫入地址計數(shù)器增加的同時寫入，將已寫入的數(shù)據(jù)與顯示動作同步地在將讀出地址計數(shù)器增加的同時讀出。此時，調(diào)節(jié)雙方的增加動作，使得讀出地址計數(shù)器的值不超過寫入地址計數(shù)器的值。

但是，僅采用先入先出隊列緩沖器的結(jié)構(gòu)的話，存在寫入地址計數(shù)器和讀出地址計數(shù)器的調(diào)節(jié)那樣的地址計數(shù)動作的管理變得復(fù)雜的問題。進而，發(fā)現(xiàn)如下問題：在處理如顯示數(shù)據(jù)等在該數(shù)據(jù)排列上有意義的數(shù)據(jù)的情況下，由于靜電放電（ESD，ElectroStatic Discharge）或串?dāng)_噪聲等原因地址計數(shù)器的值不被希望地變化，若寫入地址和讀出地址暫時出現(xiàn)差異，則之后到集成電路被復(fù)位為止各顯示幀顯示出現(xiàn)差異而錯亂。

從防止上述地址計數(shù)器的差異并且使計數(shù)動作的管理簡單的觀點來看，也對在幀單元將地址計數(shù)器復(fù)位至初始值的結(jié)構(gòu)進行研究。根據(jù)如下關(guān)系，1幀期間[s] × 寫入速度[bps] ＝ 1幀中的顯示期間[s] × 讀出速度[bps]，在以集成電路芯片的占有面積削減為目的將緩沖存儲器的存儲容量與1幀的數(shù)據(jù)容量相比進行削減的情況下，1幀的圖像數(shù)據(jù)并不全部進入緩沖存儲器，在1幀期間內(nèi)，緩沖存儲器的地址計數(shù)器環(huán)繞地（ラップアラウンド）進行多次增加動作。由此，假設(shè)幀邊界部分的寫入數(shù)據(jù)被容納于緩沖存儲器的最下位側(cè)，可知在該數(shù)據(jù)的讀出結(jié)束之前開始下一幀的寫入的情況下，寫入地址計數(shù)器被復(fù)位成初始值，開始從緩沖存儲器的最下位側(cè)開始下一幀數(shù)據(jù)的寫入，結(jié)果，有在幀邊界發(fā)生數(shù)據(jù)破壞的可能。若為了避免該數(shù)據(jù)破壞，將緩沖存儲器的地址計數(shù)器的復(fù)位動作停止，在由于噪音等外界因素地址計數(shù)器出現(xiàn)差異的情況下，發(fā)生差異不返回而繼續(xù)錯誤顯示的問題，關(guān)于這一點與上述說明相同。另外，為了防止幀邊界的數(shù)據(jù)破壞，可以考慮延長幀間的回描周期（帰線期間），使下一幀的數(shù)據(jù)寫入開始為止的時間變長，但對將驅(qū)動集成電路驅(qū)動的主機裝置施加限制，驅(qū)動集成電路的價值（価値）下降，此外，若將回描周期延長，則有相對地顯示期間變短、對驅(qū)動集成電路或液晶面板的要求性能白白升高的風(fēng)險。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，在塊單元中數(shù)據(jù)被供給的緩沖存儲器的存儲容量削減時，防止由于地址計數(shù)器不被希望的變化，讀出數(shù)據(jù)的偏差繼續(xù)，并且防止塊單元的數(shù)據(jù)在塊邊界附近消失。

本發(fā)明的與前述及其他目的相比為新的特征從本說明書中的說明及附圖中可知。

若將本申請中公開的發(fā)明的代表性的特征的概要簡單地說明，則如下所述。另外，在本發(fā)明中，括號內(nèi)記載的附圖標(biāo)記等是為了使理解容易的一例。

〔1〕＜對緩沖存儲器的塊單元的并列式寫入及讀出的環(huán)繞控制＞

緩沖存儲器裝置具有緩沖存儲器（20）和存取電路（5），前述緩沖存儲器與既定周期的外部同步信號（Vsync_ex）同步，在塊單元中數(shù)據(jù)（DTdsp）被供給，前述存取電路將在前述塊單元中被供給的數(shù)據(jù)依次寫入前述緩沖存儲器，將被寫入的數(shù)據(jù)以比寫入速度快的速度讀出。前述存取電路具有寫入地址計數(shù)器（35）、讀出地址計數(shù)器（34）、地址寄存器（37），前述寫入地址計數(shù)器環(huán)繞地依次生成用于前述緩沖存儲器的寫入的寫入地址（ADRwr），前述讀出地址計數(shù)器環(huán)繞地依次生成用于前述緩沖存儲器的讀出的讀出地址（ADRrd），前述地址寄存器將寫入開始地址（ADRwr_s）在每個前述塊單元依次更新來保持，前述寫入開始地用于寫入至前述緩沖存儲器的前述塊單元的起始數(shù)據(jù)的寫入。前述讀出地址計數(shù)器將用于從前述緩沖存儲器讀出前述塊單元的起始數(shù)據(jù)的讀出開始地址作為前述地址寄存器保持的前述寫入開始地址。

由此，存取電路能夠?qū)懭胫辆彌_存儲器的數(shù)據(jù)以比寫入速度更快的速度讀出，所以能夠有助于在塊單元中數(shù)據(jù)被供給的緩沖存儲器的存儲容量的削減。此時，寫入地址計數(shù)器及讀出地址計數(shù)器環(huán)繞地依次生成地址，不需要在每個塊單元將計數(shù)值復(fù)位至初始值，所以防止塊單元的數(shù)據(jù)在塊邊界附近消失。進而，讀出地址計數(shù)器將從緩沖存儲器讀出塊單元的數(shù)據(jù)的讀出開始地址更新成寫入地址計數(shù)器的寫入開始地址，所以即使由于噪音等的影響，讀出或?qū)懭胪局凶x出地址計數(shù)器的計數(shù)值或?qū)懭氲刂酚嫈?shù)器的計數(shù)值發(fā)生變化，該變化的影響也在該變化發(fā)生的塊的下一個塊的數(shù)據(jù)中停止，能夠抑制該影響連續(xù)不斷地繼續(xù)到被復(fù)位為止。

〔2〕＜在計數(shù)使能期間將時鐘信號計數(shù)來生成存取地址＞

在技術(shù)方案1中，前述寫入地址計數(shù)器在每個前述外部同步信號的周期內(nèi)被指示計數(shù)動作的期間內(nèi)將寫入時鐘信號（CLKwr）計數(shù)，生成寫入地址，前述讀出地址計數(shù)器在每個相對于前述外部同步信號延遲了既定相位的內(nèi)部同步信號（Vsync_in）的周期內(nèi)被指示計數(shù)動作的期間內(nèi)將讀出時鐘信號（CLKrd）計數(shù)，生成讀出地址，前述讀出時鐘信號具有比寫入時鐘信號高的頻率。

由此，容易實現(xiàn)用于相比于寫入速度使讀出速度高速化的寫入地址計數(shù)器和讀出地址計數(shù)器的增加動作的控制。

〔3〕＜寫入控制回路和讀出控制回路＞

在技術(shù)方案2中，存取電路具有寫入控制回路（30）和讀出控制回路（31），前述寫入控制回路與前述寫入地址計數(shù)器的前述寫入時鐘信號的計數(shù)循環(huán)同步，產(chǎn)生利用前述寫入地址的寫入動作循環(huán)，前述讀出控制回路與前述讀出地址計數(shù)器的前述讀出時鐘信號的計數(shù)循環(huán)同步，產(chǎn)生利用前述讀出地址的讀出動作循環(huán)。前述緩沖存儲器在每個前述寫入動作循環(huán)進行對應(yīng)于前述寫入地址的寫入存取地址的寫入動作，在每個前述讀出動作循環(huán)進行對應(yīng)于前述讀出地址的讀出存取地址的讀出動作。

由此，能夠相對于緩沖存儲器以對應(yīng)于寫入時鐘信號的頻率的速度進行寫入存?。〞zみアクセス），能夠相對于緩沖存儲器以對應(yīng)于讀出時鐘信號的頻率的速度進行讀出存?。ㄕi出しアクセス）。

〔4〕＜保持寫入地址計數(shù)器與外部同步信號同步地進行計數(shù)的寫入起始地址＞

在技術(shù)方案2中，前述地址寄存器將應(yīng)答于前述計數(shù)動作的指示來開始計數(shù)動作的前述寫入地址計數(shù)器的計數(shù)初始值作為寫入開始地址來鎖存（ラッチ）。

由此，能夠?qū)K的數(shù)據(jù)的寫入開始地址容易地鎖存至前述地址寄存器。

〔5〕＜與內(nèi)部同步信號同步地將寫入起始地址預(yù)設(shè)為讀出地址計數(shù)器＞

在技術(shù)方案4中，前述讀出地址計數(shù)器與前述內(nèi)部同步信號同步地將前述地址寄存器的寫入開始地址作為前述讀出開始地址來預(yù)設(shè)。

由此，作為塊的起始數(shù)據(jù)的讀出地址能夠容易地將寫入開始地址設(shè)置為讀出地址計數(shù)器。

〔6〕＜環(huán)繞值寄存器＞

在技術(shù)方案1中，前述存取電路還具有能夠改寫設(shè)定值的環(huán)繞值寄存器。前述寫入地址計數(shù)器在其計數(shù)值到達前述環(huán)繞值寄存器的設(shè)定值的情況下將該計數(shù)值返回至初始值，前述讀出地址計數(shù)器在其計數(shù)值到達前述環(huán)繞值寄存器的設(shè)定值的情況下將該計數(shù)值返回至初始值。

由此，能夠根據(jù)環(huán)繞值寄存器的設(shè)定值，將寫入地址計數(shù)器及讀出地址計數(shù)器的計數(shù)范圍按照希望確定。

〔7〕＜環(huán)繞值寄存器的設(shè)定上限值＞

在技術(shù)方案6中，前述環(huán)繞值寄存器的設(shè)定值的對應(yīng)于前述緩沖存儲器的存儲容量的值被設(shè)為上限值。

由此，根據(jù)塊的尺寸等，能夠?qū)⒕彌_存儲器的利用尺寸根據(jù)環(huán)繞值寄存器的值可變地設(shè)定。

〔8〕＜向緩沖存儲器的塊單元的并列式寫入及讀出的環(huán)繞控制＞

顯示驅(qū)動裝置（1）具有緩沖存儲器（20）、存取電路（5）和驅(qū)動回路（22），前述緩沖存儲器與既定周期的外部幀同步信號（Vsync_ex）同步，在塊單元中數(shù)據(jù)（DTdsp）被供給，前述存取電路將在前述塊單元中被供給的圖像數(shù)據(jù)依次寫入前述緩沖存儲器，將被寫入的數(shù)據(jù)以比寫入速度快的速度讀出，前述驅(qū)動回路用從前述緩沖存儲器讀出的圖像數(shù)據(jù)輸出與顯示時機同步的顯示驅(qū)動信號。前述存取電路具有寫入地址計數(shù)器（35）、讀出地址計數(shù)器（34）、地址寄存器（37），前述寫入地址計數(shù)器環(huán)繞地依次生成用于前述緩沖存儲器的寫入的寫入地址（ADRwr），前述讀出地址計數(shù)器環(huán)繞地依次生成用于前述緩沖存儲器的讀出的讀出地址（ADRrd），前述地址寄存器將寫入開始地址（ADRwr_s）在每個前述塊單元依次更新來保持，前述寫入開始地址用于寫入前述緩沖存儲器的前述塊單元的起始數(shù)據(jù)的寫入。前述讀出地址計數(shù)器將用于從前述緩沖存儲器讀出前述塊單元的起始數(shù)據(jù)的讀出開始地址作為前述地址寄存器保持的寫入開始地址。

由此，能夠有助于在塊單元被供給數(shù)據(jù)的緩沖存儲器的存儲容量的削減。此時，防止塊單元的數(shù)據(jù)在幀邊界那樣的塊邊界附近消失。為了該寫入數(shù)據(jù)的消失防止，不需要將幀間的回描周期設(shè)定為較長，或?qū)⒌较乱粠臄?shù)據(jù)寫入開始的時間設(shè)定為較長，所以不會有對驅(qū)動顯示驅(qū)動集成電路的主機裝置的限制的增加，或?qū)τ隍?qū)動集成電路或液晶面板的要求性能過多地變高。進而，即使由于噪音等的影響，在讀出或?qū)懭胪局凶x出地址計數(shù)器的計數(shù)值或?qū)懭氲刂酚嫈?shù)器的計數(shù)值變化，該變化的影響也在發(fā)生該變化的塊的下一塊的數(shù)據(jù)中停止，能夠抑制該影響在被復(fù)位之前連續(xù)不斷地繼續(xù)。因此，能夠防止由噪音引起的顯示的錯亂繼續(xù)。

〔9〕＜在計數(shù)使能期間將時鐘信號計數(shù)來生成存取地址＞

在技術(shù)方案8中，前述寫入地址計數(shù)器在每個前述外部幀同步信號（Vsync_ex）的周期內(nèi)在計數(shù)動作被指示的期間將寫入時鐘信號（CLKwr）計數(shù)，生成寫入地址，前述讀出地址計數(shù)器在每個相對于前述外部幀同步信號延遲既定相位的內(nèi)部幀同步信號（Vsync_in）的周期內(nèi)在被指示計數(shù)動作的期間將讀出時鐘信號計數(shù)，生成讀出地址。前述讀出時鐘信號具有比寫入時鐘信號高的頻率。

由此，具有與技術(shù)方案2相同的作用效果。

〔10〕＜寫入控制回路和讀出控制回路＞

在技術(shù)方案9中，存取電路具有寫入控制回路（30）和讀出控制回路（31），前述寫入控制回路與前述寫入地址計數(shù)器的前述寫入時鐘信號的計數(shù)循環(huán)同步，產(chǎn)生使用前述寫入地址的寫入動作循環(huán)，前述讀出控制回路與前述讀出地址計數(shù)器的前述讀出時鐘信號的計數(shù)循環(huán)同步，產(chǎn)生使用前述讀出地址的讀出動作循環(huán)。前述緩沖存儲器在每個前述寫入動作循環(huán)進行對應(yīng)于前述寫入地址的寫入存取地址的寫入動作，在每個前述讀出動作循環(huán)進行對應(yīng)于前述讀出地址的讀出存取地址的讀出動作。

由此，具有與技術(shù)方案3相同的作用效果。

〔11〕＜保持寫入地址計數(shù)器與外部幀同步信號同步地計數(shù)的寫入起始地址＞

在技術(shù)方案9中，前述地址寄存器將應(yīng)答于前述計數(shù)動作的指示來開始計數(shù)動作的前述寫入地址計數(shù)器的計數(shù)初始值作為寫入開始地址鎖存。

由此，具有與技術(shù)方案4相同的作用效果。

〔12〕＜與內(nèi)部幀同步信號地將寫入起始地址預(yù)設(shè)為讀出地址計數(shù)器＞

在技術(shù)方案11中，前述讀出地址計數(shù)器與前述內(nèi)部幀同步信號同步地將前述地址寄存器的寫入開始地址作為前述讀出開始地址進行預(yù)設(shè)。

由此，具有與技術(shù)方案5相同的作用效果。

〔13〕＜環(huán)繞值寄存器＞

在技術(shù)方案8中，前述存取電路還具有設(shè)定值能夠被改寫的環(huán)繞值寄存器（40）。前述寫入地址計數(shù)器在其計數(shù)值到達前述環(huán)繞值寄存器的設(shè)定值的情況下將該計數(shù)值返回至初始值，前述讀出地址計數(shù)器在其計數(shù)值到達前述環(huán)繞值寄存器的設(shè)定值的情況下將該計數(shù)值返回至初始值。

由此，具有與技術(shù)方案6相同的作用效果。

〔14〕＜環(huán)繞值寄存器的設(shè)定上限值＞

在技術(shù)方案13中，前述環(huán)繞值寄存器的設(shè)定值的對應(yīng)于前述緩沖存儲器的存儲容量的值被設(shè)定為上限值。

由此，具有與技術(shù)方案7相同的作用效果。

〔15〕＜片裝（オンチップ）有觸摸面板控制器的半導(dǎo)體裝置＞

在技術(shù)方案8中，還具有觸摸檢測控制器（12），前述觸摸檢測控制器在前述驅(qū)動回路輸出顯示驅(qū)動信號的顯示動作的休止期間，進行相對于重疊于顯示面板的觸摸面板的觸摸檢測，前述顯示驅(qū)動裝置形成在1個半導(dǎo)體基板上。

由此，相對于考慮到顯示動作和觸摸檢測動作的一方互為另一方的噪音源（ノーズ源）而不得不排他地進行顯示動作和檢測動作的限制，能夠有助于合適的緩沖存儲器控制的實現(xiàn)。

以下簡單說明根據(jù)本申請公開的發(fā)明中的代表性的特征能夠得到的效果。

即，將緩沖存儲器的寫入地址計數(shù)器及讀出地址計數(shù)器環(huán)繞控制來進行計數(shù)值的復(fù)位，所以能夠避免塊的邊界部分處的數(shù)據(jù)破壞。將寫入地址計數(shù)器及讀出地址計數(shù)器的塊起始地址（塊單元的數(shù)據(jù)的寫入開始地址及讀出開始地址）一元管理，所以計數(shù)值即使不按照希望地變化，也能夠在途中切斷其影響。因此，能夠進行緩沖存儲器的存儲容量削減，防止讀出數(shù)據(jù)的偏差繼續(xù)，并且防止塊單元的數(shù)據(jù)在塊邊界附近處消失。

附圖說明

圖1是應(yīng)用了涉及本發(fā)明的緩沖存儲器裝置的液晶顯示器驅(qū)動集成電路的塊圖。

圖2是例示對于緩沖存儲器的寫入動作時機和讀出動作時機的時機流程圖。

圖3是主要表示相對于寫入地址計數(shù)器及讀出地址計數(shù)器的塊起始地址的一元管理的流程的時機流程圖。

圖4是表示涉及采用將緩沖存儲器的寫入地址計數(shù)器及讀出地址計數(shù)器以幀單元進行復(fù)位的方法的情況的比較例的動作的時機流程圖。

圖5是詳細(xì)地表示將緩沖存儲器的寫入地址計數(shù)器及讀出地址計數(shù)器在幀單元進行復(fù)位的方法的情況下在幀邊界部分?jǐn)?shù)據(jù)消失的動作的時機流程圖。

具體實施方式

在圖1中例示應(yīng)用涉及本發(fā)明的緩沖存儲器裝置的液晶顯示器驅(qū)動集成電路。液晶顯示器驅(qū)動集成電路1不被特別限制，作為在單晶硅等的1個半導(dǎo)體基板（半導(dǎo)體芯片）上使用互補金屬氧化物半導(dǎo)體（CMOS，Complementary Metal Oxide Semiconductor）集成回路制造技術(shù)形成的半導(dǎo)體集成回路來實現(xiàn)。

液晶顯示器驅(qū)動集成電路1不被特別限制，但具有輸入輸出回路10、顯示控制器11、及觸摸檢測控制器12，在輸入輸出回路10上連接主機裝置4，在顯示控制器11上連接液晶顯示面板2，在觸摸檢測控制器12上連接觸摸面板3。

主機裝置4對輸入輸出回路10施加圖像數(shù)據(jù)DTdsp、及顯示控制指令、觸摸控制指令等指令數(shù)據(jù)DTcnt，從輸入輸出回路10取得觸摸檢測數(shù)據(jù)DTtch等。例如圖1的系統(tǒng)被應(yīng)用于便攜式終端設(shè)備的情況下，主機裝置4構(gòu)成為具備，能夠連接于移動通信網(wǎng)絡(luò)等的通信部、進行使用通信部的通信協(xié)議處理的協(xié)議處理器、進行協(xié)議處理器的控制和各種數(shù)據(jù)處理控制的應(yīng)用處理器、及輔助存儲裝置、其他外部接口回路等外圍裝置。主機裝置4不限于此，能夠?qū)?yīng)于被應(yīng)用的電子設(shè)備的功能進行各種改變。

液晶顯示面板2在玻璃基板上在格子狀地配置的多個柵極線GL和源極線SL的交點部分處形成多個顯示元件，各個顯示元件具有串聯(lián)的薄膜晶體管及液晶電極所夾的液晶。在被液晶電極所夾的液晶電極上容量元件并聯(lián)地配置。在薄膜晶體管的柵極連接有對應(yīng)的柵極線GL，在其源極連接有在與柵極線GL交叉的方向上配置的對應(yīng)的源極線SL，在薄膜晶體管的漏極連接一方的液晶電極，在另一方的液晶電極對顯示元件經(jīng)由共同的公用線施加公用電壓。各個柵極線GL的顯示元件的線被設(shè)為顯示線，在顯示線單元顯示元件的薄膜晶體管打開，由此顯示線被選擇（顯示線的掃描）。每個顯示線的選擇期間（水平顯示期間），從源極線SL對顯示元件施加對應(yīng)于顯示數(shù)據(jù)的灰度驅(qū)動信號。各個灰度驅(qū)動信號是從多個灰度電壓中對應(yīng)于顯示數(shù)據(jù)來選擇的電壓信號。被施加于顯示元件的灰度驅(qū)動信號的信號電荷通過關(guān)閉薄膜晶體管來在接下來被選擇之前保持在液晶的液晶電極間形成的容量和上述容量元件等來保持液晶的快門狀態(tài)（シャッタ狀態(tài)）。

觸摸面板3具有被依次掃描驅(qū)動的多根掃描電極ST、與掃描電極ST交叉地配置的多個檢測電極DT，在電極間的交叉部上形成有既定的容量成分（檢測容量）。掃描電極ST被依次驅(qū)動時，根據(jù)對應(yīng)于被驅(qū)動的掃描電極ST的附近是否存在被檢測體（例如手指）的靜電容量的不同，在檢測電極DT出現(xiàn)的電荷不同。該電荷信息每次掃描都被積分（積分），被積分的信號的電荷的不同作為觸摸檢測信號被利用。

觸摸檢測控制器12在每個掃描電極ST和檢測電極DT的交點坐標(biāo)取得觸摸檢測信號，基于觸摸檢測信號的級別在每個交點坐標(biāo)辨別是否發(fā)生觸摸。辨別結(jié)果經(jīng)由輸入輸出回路10被給予至主機裝置4。由觸摸檢測控制器12進行的驅(qū)動掃描電極ST來基于檢測電極DT的信號取得觸摸檢測信號的觸摸檢測動作在觸摸檢測期間進行。

顯示控制器11使用圖像數(shù)據(jù)DTdsp在液晶顯示面板2上控制動畫等的顯示。由此進行的顯示動作在顯示期間被進行，顯示期間與觸摸檢測期間是排他地有效（排他的に有效）的期間，非顯示期間為觸摸檢測期間。這是為了防止顯示動作和觸摸檢測動作互相之間一方的動作構(gòu)成相對于另一方噪音源。雖無特別限制，但若將動畫顯示的1幀期間設(shè)為60Hz的1個周期，則每1幀期間，顯示期間和觸摸檢測期間被排他地分配。

顯示控制器11具有作為幀緩沖存儲器被使用的緩沖存儲器20，緩沖存儲器20借助存取電路5進行圖像數(shù)據(jù)的寫入和讀出。主機裝置4將作為外部顯示時機信號規(guī)定1幀的期間的外部幀同步信號那樣的外部垂直同步信號Vsync_ex和規(guī)定1幀中的水平掃描期間的外部水平同步信號Hsync_ex一起將圖像數(shù)據(jù)DTdsp供給至液晶顯示器驅(qū)動集成電路1。這里，每1幀的圖像數(shù)據(jù)是塊單元的數(shù)據(jù)，每1幀的圖像數(shù)據(jù)例如與外部水平同步信號Hsync_ex同步來以顯示線單元依次供給。

緩沖存儲器20僅具備比1幀的數(shù)據(jù)量小的存儲容量。例如1幀的顯示線數(shù)是m，將每1顯示線的數(shù)據(jù)量設(shè)為n字節(jié)時，緩沖存儲器20具備i×n字節(jié)（i＜m）的存儲容量。存取電路5進行如下控制：將與外部垂直同步信號Vsync_ex同步地在幀那樣的塊單元中被供給的圖像數(shù)據(jù)向緩沖存儲器20依次寫入，將被寫入的數(shù)據(jù)用幀單元以比寫入速度快的速度在顯示期間讀出。讀出如下地進行：規(guī)定上述1幀的期間的內(nèi)部幀同步信號那樣的內(nèi)部垂直同步信號Vsync_in和規(guī)定1幀中的水平掃描期間的內(nèi)部水平同步信號Hsync_in同步。

從緩沖存儲器20讀出的數(shù)據(jù)用圖像處理回路21進行以伽馬補正為代表的必要的圖像補正和必要的圖像增強處理等圖像處理。進行了必要的圖像處理的圖像數(shù)據(jù)被供給至源驅(qū)動器22。源驅(qū)動器22在顯示期間與內(nèi)部水平同步信號Hsync_in同步，在每個顯示線以像素單元選擇對應(yīng)于其灰度的灰度電壓，根據(jù)選擇的像素單元的灰度電壓驅(qū)動對應(yīng)于像素的各個源極線SL。此時，柵驅(qū)動器23以在每1幀的期間繞全部的顯示線一圈的方式與內(nèi)部水平同步信號Hsync_in同步，依次驅(qū)動顯示線單元的柵極線。連接于被驅(qū)動的柵極線的顯示元件的薄膜晶體管呈打開狀態(tài)，由此從源極線被供給的灰度電壓被向被選擇的顯示線的顯示元件的液晶電極及容量元件充電，液晶的快門狀態(tài)被確定。這樣，在顯示期間，在顯示線單元對1幀的像素施加灰度電壓，由此能夠在液晶顯示面板上以幀單元顯示圖像。在電源回路41生成必要的種類的灰度電壓。

顯示控制回路39輸入外部垂直同步信號Vsync_ex及外部水平同步信號Hsync_ex等，生成必要的內(nèi)部時機信號。作為內(nèi)部時機信號，以寫入用時鐘使能信號CENwr、讀出用時鐘使能信號CENrd、內(nèi)部垂直同步信號Vsync_in及內(nèi)部水平同步信號Hsync_in為代表來表示。對于內(nèi)部動作所必要的時鐘信號由時鐘脈沖發(fā)生器（CPG）38生成。作為時鐘信號，以顯示控制用的基準(zhǔn)時鐘信號CLKdsp、讀出地址生成用的計數(shù)時鐘信號CLKrd、及寫入地址生成用的計數(shù)時鐘信號CLKwr為代表地表示。

前述存取電路5具有寫入地址計數(shù)器35、讀出地址計數(shù)器36、地址寄存器37、比較器33、比較器34、寫入控制回路30及讀出控制回路31。

寫入地址計數(shù)器35是將用于緩沖存儲器20的寫入的寫入地址ADRwr環(huán)繞地（ラップアラウンド）依次生成的計數(shù)器。如圖2所例示，寫入地址計數(shù)器35在時鐘使能信號CENwr被激活（活性化）的期間將計數(shù)時鐘信號CLKwr計數(shù)。時鐘使能信號CENwr在外部水平同步信號Hsync_ex的循環(huán)單元被既定期間激活。激活期間與外部水平同步信號Hsync_ex同步，對應(yīng)于供給圖像數(shù)據(jù)的期間被預(yù)先確定。計數(shù)時鐘信號CLKwr的頻率對應(yīng)于與外部水平同步信號Hsync_ex同步的圖像數(shù)據(jù)的供給速度被預(yù)先確定。比較器33辨別寫入地址ADRwr的值與環(huán)繞值寄存器（ラップアラウンド値レジスタ）40的設(shè)定值是否一致，若檢測出一致，則與下一次的計數(shù)時鐘信號CLKwr的時鐘變化同步，將寫入地址計數(shù)器35的計數(shù)值格式化為初始值例如0，實現(xiàn)寫入地址計數(shù)器35的環(huán)繞功能。若在例如環(huán)繞值寄存器40上設(shè)定對應(yīng)于緩沖存儲器20的存儲容量的值，則寫入地址計數(shù)器35在1幀期間從寫入開始地址環(huán)繞一次以上，生成寫入地址ADRwr，基于被生成的寫入地址ADRwr，能夠生成為了將1幀的圖像數(shù)據(jù)寫入緩沖存儲器20而利用的寫入地址ADRwr。寫入控制回路30與前述寫入地址計數(shù)器35的寫入時鐘信號CLKwr的計數(shù)循環(huán)同步，產(chǎn)生使用寫入地址ADRwr的寫入動作循環(huán)。寫入動作循環(huán)伴隨著與寫入時鐘信號CLKwr的計數(shù)循環(huán)同步的寫入使能信號、對應(yīng)于寫入地址ADRwr的寫入存取地址。寫入存取地址可以與寫入地址ADRwr相同，也可以是將上位地址作為寫入地址ADRwr，下位地址是其地址位數(shù)變化的地址（アドレスビット數(shù)分変化するアドレス）。

讀出地址計數(shù)器36是將用于緩沖存儲器20的讀出的讀出地址ADRrd環(huán)繞地依次生成的計數(shù)器。讀出地址計數(shù)器36在時鐘使能信號CENrd被激活的期間將計數(shù)時鐘信號CLKrd計數(shù)。如圖2所示，時鐘使能信號CENrd在內(nèi)部水平同步信號Hsync_in的循環(huán)單元被在既定期間激活。激活期間與內(nèi)部水平同步信號Hsync_in同步，對應(yīng)于讀出圖像數(shù)據(jù)的期間被預(yù)先確定。計數(shù)時鐘信號CLKrd的頻率對應(yīng)于與內(nèi)部水平同步信號Hsync_in同步的圖像數(shù)據(jù)的讀出速度被預(yù)先確定。比較器34辨別讀出地址ADRrd的值與環(huán)繞值寄存器40的設(shè)定值是否一致，若檢測出一致，則與接下來的計數(shù)時鐘信號CLKrd的時鐘變化同步，將讀出地址計數(shù)器36的計數(shù)值格式化為初始值例如0，實現(xiàn)讀出地址計數(shù)器36的環(huán)繞功能。若在例如環(huán)繞值寄存器40上設(shè)定對應(yīng)緩沖存儲器20的存儲容量的值，則讀出地址計數(shù)器36在1幀期間從讀出開始地址環(huán)繞一次以上，生成讀出地址ADRrd，基于被生成的讀出地址ADRrd，能夠生成為了將1幀的圖像數(shù)據(jù)從緩沖存儲器20讀出而利用的讀出地址ADRrd。讀出控制回路31與由前述讀出地址計數(shù)器36產(chǎn)生的讀出時鐘信號CLKrd的計數(shù)循環(huán)同步，產(chǎn)生使用讀出地址ADRrd的讀出動作循環(huán)。讀出動作循環(huán)伴隨與讀出時鐘信號CLKrd的計數(shù)循環(huán)同步的讀出使能信號、對應(yīng)于讀出地址ADRrd的讀出存取地址。可以是讀出存取地址與讀出地址ADRrd相同，也可以是將上位地址設(shè)為讀出地址ADRrd，將下位地址設(shè)為其地址位數(shù)變化的地址。

地址寄存器37將用于寫入緩沖存儲器20的幀單元的圖像數(shù)據(jù)的起始數(shù)據(jù)的寫入的寫入開始地址ADRwr_s在每幀單元依次更新來保持。也例如圖2中例示，同步于外部垂直同步信號Vsync_ex的變化將寫入開始地址ADRwr_s鎖存（ラッチ）即可。在鎖存時機的生成上也可以利用寫入用的時鐘使能信號CENwr的激活時機。

讀出地址計數(shù)器36將用于從緩沖存儲器20讀出幀單元的起始數(shù)據(jù)的讀出開始地址設(shè)為前述地址寄存器37保持的寫入開始地址ADRwr_s。也例如圖2中例示，同步于內(nèi)部垂直同步信號Vsync_in的變化讀出地址計數(shù)器36將寫入開始地址ADRwr_s預(yù)設(shè)即可。

這樣，由讀出地址計數(shù)器36進行的每幀的讀出開始地址被更新為該幀的寫入開始地址ADRwr_s，相對于緩沖存儲器20的讀出開始地址和寫入開始地址被一元化為幀單元的寫入開始地址ADRwr_s。寫入地址計數(shù)器35的寫入開始地址在幀間也環(huán)繞地繼續(xù)，不會在幀單元被格式化為初始值。關(guān)于這點，在圖3中明顯地表示。

在圖3中，從寫入計數(shù)器35和讀出地址計數(shù)器36的計數(shù)值都被格式化為0的時刻t0，與外部垂直同步信號Vsync_ex同步地開始寫入計數(shù)器35的增加，在時刻t3被環(huán)繞，在時刻t4，1幀的圖像數(shù)據(jù)的寫入地址的生成循環(huán)一次（一巡される）。接著，從時刻t4再次開始寫入計數(shù)器35的增加，在時刻t8被環(huán)繞，在時刻t10下一次的1幀的圖像數(shù)據(jù)的寫入地址的生成循環(huán)一次。進行利用這些寫入地址來將圖像數(shù)據(jù)依次容納至緩沖存儲器20的寫入動作。這期間，幀單元的寫入開始地址在幀單元中被加載至地址寄存器37。時刻t0的寫入地址作為幀N的寫入開始地址來保持，時刻t4的寫入地址作為幀N＋1的寫入開始地址來保持。讀出計數(shù)器36與內(nèi)部幀同步信號Vsync_in同步，在從時刻t1到t2的顯示期間進行增加，在連續(xù)于此的接下來的顯示期間內(nèi)從時刻t4再次開始增加，在途中的時刻t5被環(huán)繞，在時刻t6，1幀的圖像數(shù)據(jù)的讀出地址的生成循環(huán)一次。接著在從下一幀的t7開始的顯示期間中，將在時刻t4寄存器37保持著的寫入開始地址ADRwr_s預(yù)設(shè)為讀出地址計數(shù)器36的初始值，將此作為基點，再次開始讀出計數(shù)器36的增加，到時刻t9為止進行計數(shù)動作，在連續(xù)于此的接下來的顯示期間內(nèi)在時刻t10將環(huán)繞的地址的計數(shù)再次開始，在時刻t11該1幀的圖像數(shù)據(jù)的讀出地址的生成循環(huán)一次。

根據(jù)上述緩沖存儲器的存取電路5取得以下的作用效果。

存取電路5能夠?qū)⒈粚懭胫辆彌_存儲器20的數(shù)據(jù)以比寫入速度更快的速度讀出，所以能夠有助于與幀同步地在塊單元中供給數(shù)據(jù)的緩沖存儲器20的存儲容量的削減。

此時，寫入地址計數(shù)器35及讀出地址計數(shù)器36環(huán)繞地依次生成地址，不需要在每個幀單元將計數(shù)值復(fù)位成初始值，所以防止幀單元的數(shù)據(jù)在塊邊界附近消失。例如圖4中所例示，在與外部垂直同步信號Vsync_ex同步的幀單元每次都將寫入地址計數(shù)器35格式化、在與內(nèi)部垂直同步信號Vsync_in同步的幀單元每次都將讀出地址計數(shù)器36格式化的情況下，在幀N的最后的寫入數(shù)據(jù)（A部分）被讀出之前，下一幀N＋1的寫入開始（B部分），由此幀N的A部分的數(shù)據(jù)被下一幀N＋1的B部分的數(shù)據(jù)覆蓋而丟失。若更詳細(xì)地表示，是因為，圖5中被例示的幀N的寫入地址0~8的數(shù)據(jù)被下一幀N＋1的寫入地址0~8的數(shù)據(jù)覆蓋，之后幀N＋1的讀出開始。為了防止該寫入數(shù)據(jù)的消失，不需要將幀間的回描周期設(shè)定為較長，或?qū)⒌较乱粠臄?shù)據(jù)寫入開始之前的時間設(shè)定為較長，所以也不會有對驅(qū)動顯示驅(qū)動集成電路的主機裝置的限制增加，或?qū)︱?qū)動集成電路、液晶面板的要求性能過量地變高。

進而，讀出地址計數(shù)器36將從緩沖存儲器20讀出的塊單元的數(shù)據(jù)的讀出開始地址更新為寫入地址計數(shù)器35的寫入開始地址，所以即使由于噪音等的影響，讀出或?qū)懭胪局凶x出地址計數(shù)器36的計數(shù)值或?qū)懭氲刂酚嫈?shù)器35的計數(shù)值變化，該變化的影響也在發(fā)生該變化的塊的下一塊的數(shù)據(jù)中停止，能夠抑制僅是先入先出隊列那樣的在該影響被復(fù)位之前連續(xù)不斷地繼續(xù)。在寫入途中在寫入地址計數(shù)器35的計數(shù)值上產(chǎn)生錯誤的情況下，在該幀的數(shù)據(jù)讀出中，該錯誤的影響殘留，但在下一幀該幀的寫入開始地址變?yōu)樽x出開始地址，所以上一次的錯誤的影響不會繼續(xù)。同樣地，在讀出途中在讀出地址計數(shù)器35的計數(shù)值上發(fā)生錯誤的情況下，該幀的數(shù)據(jù)讀出中該錯誤的影響殘留，但在下一幀該幀的寫入開始地址變?yōu)樽x出開始地址，所以上一次的錯誤的影響不會繼續(xù)。因此，能夠防止由噪音引起的顯示的錯亂繼續(xù)。

此外，根據(jù)環(huán)繞值寄存器40的設(shè)定值，能夠按照希望地確定寫入地址計數(shù)器35及讀出地址計數(shù)器36的計數(shù)范圍。

以上基于實施方式對本發(fā)明人作出的發(fā)明具體地進行了說明，但本發(fā)明不限于此，顯然在不超過其主旨的范圍內(nèi)能夠進行各種各樣的改變。

例如，緩沖存儲器的存取電路不限于應(yīng)用液晶顯示器驅(qū)動集成電路的情況。能夠廣泛地適用于電致發(fā)光板或等離子體面板等液晶顯示以外的顯示驅(qū)動集成電路、還有用于壓縮?伸展等圖像處理的數(shù)據(jù)緩沖器的存取控制、用于加密?解密的數(shù)據(jù)緩沖器的存取控制等。

此外，環(huán)繞的結(jié)構(gòu)不限于根據(jù)環(huán)繞值寄存器的設(shè)定值可變的結(jié)構(gòu)，也可以是借用（流用）計數(shù)器的特定的位的值、或進位信號的結(jié)構(gòu)。根據(jù)地址計數(shù)器的地址的位數(shù)或意義不限于上述實施方式，可以是顯示線地址，也可以是字節(jié)地址，能夠適當(dāng)?shù)馗淖儭?/p>

幀同步信號不限于垂直同步信號。在從外部用移動產(chǎn)業(yè)處理器接口供給圖像數(shù)據(jù)那樣的情況下，外部幀同步信號被前置于圖像數(shù)據(jù)的既定編碼的前綴模式也可以。即使在該情況下，內(nèi)部幀同步信號是級別信號也不會有所妨礙。

附圖標(biāo)記說明

1　 液晶顯示器驅(qū)動集成電路

2　 液晶顯示面板

3　 觸摸面板

4　 主機裝置

5　 存取電路

10　 輸入輸出回路

11　 顯示控制器

12　 觸摸檢測控制器

20　 緩沖存儲器

21　 圖像處理回路

22　 源驅(qū)動器

23　 柵驅(qū)動器

30　 寫入控制回路

31　 讀出控制回路

33，34　 比較器

35　 寫入地址計數(shù)器

36　 讀出地址計數(shù)器

37　 地址寄存器

38　 時鐘脈沖發(fā)生器

39　 顯示控制回路

40　 環(huán)繞值寄存器

41　 電源回路

Vsync_ex　外部垂直同步信號

Hsync_ex　外部水平同步信號

Vsync_in　內(nèi)部垂直同步信號

Hsync_in　內(nèi)部水平同步信號

DTdsp　 圖像數(shù)據(jù)

DTcnt　 指令數(shù)據(jù)

CENwr　 寫入用時鐘使能信號

CENrd　 讀出用時鐘使能信號

CLKdsp　 顯示控制用的基準(zhǔn)時鐘信號

CLKrd　 讀出地址生成用的計數(shù)時鐘信號

CLKwr　 寫入地址生成用的計數(shù)時鐘信號

ADRwr 　 寫入地址

ADRrd　 讀出地址

ADRwr_s　寫入開始地址。