本公開涉及一種包括CMOS(互補金屬氧化物半導(dǎo)體)晶體管的GIP驅(qū)動電路以及包括其的顯示裝置。

背景技術(shù)：

隨著信息社會的發(fā)展，對用于顯示圖像的顯示裝置的各種需求不斷增加。因此，近年來，已開發(fā)并商業(yè)化了重量和體積小于陰極射線管的各種平板顯示器(FPD)裝置。例如，正在使用諸如液晶顯示器(LCD)、等離子體顯示面板(PDP)、有機發(fā)光二極管(OLED)顯示裝置的各種FPD裝置。

顯示裝置利用向顯示面板上的選通線供應(yīng)掃描信號的選通驅(qū)動電路以及向數(shù)據(jù)線供應(yīng)數(shù)據(jù)電壓的數(shù)據(jù)驅(qū)動電路來顯示圖像。選通驅(qū)動電路可通過安裝有多個選通驅(qū)動集成電路的印刷電路板被結(jié)合到顯示面板的載帶自動結(jié)合(TAB)方法來形成?；蛘?，選通驅(qū)動電路可通過選通驅(qū)動集成電路直接形成在顯示面板上的面板中柵極(GIP)方法來形成。與TAB方法相比，GIP方法能夠使顯示裝置纖薄，因此改進美觀度并且還降低其制造成本。另外，根據(jù)GIP方法，顯示面板制造者可設(shè)計多個掃描信號以用于補償像素的驅(qū)動薄膜晶體管(TFT)的閾值電壓。因此，近年來，選通驅(qū)動電路通過GIP方法來形成，而非TAB方法。

根據(jù)GIP方法，選通驅(qū)動電路中的移位寄存器包括按照級聯(lián)方式連接并且順序地生成掃描信號的級。移位寄存器需要組件或線以便正常地驅(qū)動GIP驅(qū)動電路。

結(jié)果，難以有效地設(shè)計顯示裝置的邊框區(qū)域。在這方面，近來，正在進行各種研究和開發(fā)以減小作為顯示裝置的非活動區(qū)域的邊框的大小。

技術(shù)實現(xiàn)要素：

一種顯示裝置的驅(qū)動電路包括顯示圖像的像素陣列以及向像素陣列上的數(shù)據(jù)線供應(yīng)數(shù)據(jù)信號的數(shù)據(jù)驅(qū)動電路。該驅(qū)動電路還包括順序地向像素陣列上的選通線(或掃描線)供應(yīng)與數(shù)據(jù)信號同步的選通脈沖(或掃描脈沖)的選通驅(qū)動電路(或者掃描驅(qū)動電路)。另外，該驅(qū)動電路包括控制數(shù)據(jù)驅(qū)動電路和選通驅(qū)動電路的定時控制器。

各個像素可包括響應(yīng)于通過選通線供應(yīng)的選通脈沖向像素電極供應(yīng)數(shù)據(jù)線的電壓的薄膜晶體管(TFT)。選通脈沖在選通高電壓(VGH)與選通低電壓(VGL)之間波動。VGH被設(shè)定為高于形成在顯示面板上的TFT的閾值電壓，VGL被設(shè)定為低于TFT的閾值電壓。各個像素上的TFT響應(yīng)于VGH而導(dǎo)通。

應(yīng)用了將選通驅(qū)動電路與像素陣列一起安裝在顯示面板中的技術(shù)。安裝在顯示面板中的選通驅(qū)動電路被稱作“面板中柵極(GIP)電路”。GIP電路包括移位寄存器。移位寄存器包括按照級聯(lián)方式連接的多個級。

圖1是傳統(tǒng)顯示裝置的GIP驅(qū)動電路中的移位寄存器的第n級(n為正整數(shù))的電路圖。在圖1中，M1、M3和M5利用n型MOSFET(以下稱作“NMOS”)實現(xiàn)，M2和M4利用p型MOSFET(以下稱作“PMOS”)實現(xiàn)。

參照圖1，第n級STn包括移位寄存器邏輯單元11、復(fù)位電壓端子和選通脈沖輸出單元13。

移位寄存器10順序地輸出選通脈沖Gout。為此，順序地延遲的選通移位時鐘CLK_A和CLK_B被輸入到第n級STn。另外，從前一級接收的進位信號Gout_Pre、從后一級接收的進位信號Gout_Post、復(fù)位脈沖RST、選通高電壓VGH和選通低電壓VGL被輸入到第n級STn。

輸入到除了第一級之外的第n級的進位信號Gout_Pre是第n-2級的輸出Gout。不向第一級ST1輸入進位信號Gout_Pre，而是向第一級ST1輸入起始脈沖VST。輸入到第n級的進位信號Gout_Post是第n+2級的輸出Gout。

在移位寄存器邏輯單元11中，第一反相器和第二反相器按照反饋方式連接以構(gòu)成鎖存器。另外，第三反相器連接至M2TFT，以使得低電壓VGL被施加到QB節(jié)點，高電壓VGH被施加到連接至第一反相器的Q節(jié)點。因此，移位寄存器邏輯單元11控制移位寄存器10不輸出第n級STn的前一選通脈沖。

在移位寄存器邏輯單元11中，第三反相器連接至M1TFT，以使得高電壓VGH被施加到QB節(jié)點，低電壓被施加到連接至第一反相器的Q節(jié)點。因此，移位寄存器邏輯單元11控制移位寄存器10不輸出第n級STn的選通脈沖。

復(fù)位電壓端子連接至第一反相器。復(fù)位電壓通過復(fù)位電壓傳輸線從高電壓VGH改變?yōu)榈碗妷篤GL，然后輸入至第一反相器。結(jié)果，Q節(jié)點被施加低電壓VGL，QB節(jié)點被施加高電壓VGH。

因此，如果GIP驅(qū)動電路被通電，則Q節(jié)點和QB節(jié)點被復(fù)位至用于開始GIP驅(qū)動電路的操作的狀態(tài)。

然后，選通脈沖輸出單元13包括傳輸門TG和M5TFT。選通脈沖輸出單元13響應(yīng)于移位寄存器邏輯單元11的Q節(jié)點的電位通過傳輸門輸出與選通高電壓VGH對應(yīng)的選通移位時鐘CLK_B。另外，選通脈沖輸出單元13響應(yīng)于移位寄存器邏輯單元11的QB節(jié)點的電位將輸出電壓放電至低電位電壓VSS。例如，當移位寄存器邏輯單元11的QB節(jié)點的電位為高電位電壓時，選通脈沖輸出單元13通過M5TFT將輸出電壓放電至低電位電壓VSS。

參照圖1，傳統(tǒng)GIP驅(qū)動電路需要啟動級ST1至STn的操作、限制前一輸出電壓Gout的輸出的操作以及在選通脈沖被輸出之后控制輸出電壓以便維持穩(wěn)定操作狀態(tài)的操作。因此，傳統(tǒng)GIP驅(qū)動電路需要附加電路以用于這些操作。

另外，在移位寄存器中，級ST1至STn按照級聯(lián)方式連接。級ST1至STn中的每一個接收用于對Q節(jié)點進行預(yù)充電的第一進位信號Gout_Pre以便生成輸出。另外，各個級生成輸出信號，然后接收用于對Q節(jié)點進行放電的第二進位信號Gout_Post。為此，移位寄存器還包括虛擬級，其不生成輸出，而是向其它級供應(yīng)進位信號。例如，輸出最后選通脈沖的第n級(n是等于或大于2的正整數(shù))連接至第n+1級(或者端發(fā)生器(end generator))。第n+1級不輸出選通脈沖，而是向第n級供應(yīng)第二進位信號Gout_Post。

正在進行各種研究和開發(fā)以優(yōu)化GIP電路以便減小顯示裝置的邊框。然而，不能去除GIP驅(qū)動電路的穩(wěn)定操作所需的組件或線。因此，無法減小GIP驅(qū)動電路的大小。因此，由于GIP電路的大小，難以設(shè)計顯示裝置的窄邊框。因此，本公開的發(fā)明人發(fā)明了一種關(guān)于GIP驅(qū)動電路的新的結(jié)構(gòu)和方法以用于窄邊框設(shè)計。

提供本公開以解決上述問題。根據(jù)本公開，通過將兩個反相器按照反饋方式連接來形成鎖存器，并且NMOS TFT的漏極連接至Q節(jié)點和QB節(jié)點。因此，可提供一種能夠利用Gout_Pre和Gout_Post來控制Q和QB節(jié)點的GIP選通驅(qū)動電路。

除了本公開的上述目的之外，本公開的其它特征和優(yōu)點將在下面描述，或者將由本領(lǐng)域普通技術(shù)人員從下面的描述來清楚地理解。

根據(jù)本公開的一方面，提供了一種選通驅(qū)動電路。該選通驅(qū)動電路包括多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出。第n級(n為正整數(shù))包括：第一開關(guān)，其從第n-1級(n為正整數(shù))接收進位信號并且當所述進位信號具有高電壓時將QB節(jié)點控制為低電壓，并且將Q節(jié)點控制為高電壓；第二開關(guān)，其從第n+1級(n為正整數(shù))接收進位信號并且當所述進位信號具有高電壓時將QB節(jié)點控制為高電壓，并且將Q節(jié)點控制為低電壓；多個反相器，其連接在Q節(jié)點和QB節(jié)點之間并且構(gòu)成鎖存器；以及緩沖器，其當Q節(jié)點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當QB節(jié)點的電壓為高電壓時輸出低電壓作為輸出電壓。

根據(jù)本公開，通過將兩個反相器按照反饋方式連接來形成鎖存器，并且NMOS TFT的漏極連接至Q節(jié)點和QB節(jié)點，以利用Gout_Pre和Gout_Post來控制Q和QB節(jié)點。因此，可簡化選通驅(qū)動電路，并且因此，可實現(xiàn)顯示裝置的窄邊框。

附圖說明

本公開的以上和其它方面、特征和其它優(yōu)點將從以下結(jié)合附圖進行的詳細描述更清楚地理解。

圖1是傳統(tǒng)顯示裝置的GIP驅(qū)動電路中的移位寄存器的第n級(n為正整數(shù))的電路圖。

圖2是示出根據(jù)本公開的示例性實施方式的顯示裝置的驅(qū)動電路的框圖。

圖3是示出根據(jù)本公開的示例性實施方式的GIP驅(qū)動電路的多個級與GIP驅(qū)動電路的控制信號之間的關(guān)系的框圖。

圖4是具體地示出圖3所示的第n級STn的電路圖。

圖5是示出圖3所示的第n級STn作為開關(guān)元件的配置的電路圖。

具體實施方式

本公開的優(yōu)點和特征及其實現(xiàn)方法將從下面參照附圖描述的示例性實施方式更清楚地理解。然而，本公開不限于以下示例性實施方式，而是可按照各種不同的形式來實現(xiàn)。示例性實施方式僅被提供用于使本公開的公開完整并且向本公開所屬領(lǐng)域的普通技術(shù)人員充分地提供本公開的類別，本公開將由所附權(quán)利要求書限定。

附圖中所示的用于描述本公開的示例性實施方式的形狀、尺寸、比率、角度、數(shù)量等僅是示例，本公開不限于此。另外，在以下描述中，已知的相關(guān)技術(shù)的詳細說明可被省略以避免不必要地使本公開的主題模糊。本文中所使用的諸如“包括”、“具有”和“由……組成”的術(shù)語通常旨在允許增加其它組件，除非所述術(shù)語隨術(shù)語“僅”一起使用。對單數(shù)的任何引用可包括復(fù)數(shù)，除非明確地另外指示。

即使未明確地指示，組件被解釋為包括一般誤差范圍。

當兩個部件之間的位置關(guān)系使用諸如“上”、“上面”、“下面”和“旁邊”的術(shù)語來描述時，一個或更多個部件可被設(shè)置在這兩個部件之間，除非所述術(shù)語隨術(shù)語“立即”或“直接”一起使用。

當元件或?qū)颖环Q作“在”另一元件或?qū)印吧稀睍r，它可直接在所述元件或?qū)由希蛘呖纱嬖谥虚g元件或?qū)印?/p>

盡管使用術(shù)語“第一”、“第二”等來描述各種組件，這些組件不受這些術(shù)語約束。這些術(shù)語僅用于將一個組件與其它組件相區(qū)分。因此，在本公開的技術(shù)構(gòu)思內(nèi)，下面要提及的第一組件可以是第二組件。

貫穿整個說明書，相同的標號指代相同的元件。

由于為了方便說明而表示了圖中所示的各個組件的尺寸和厚度，本公開未必限于所示的各個組件的尺寸和厚度。

本公開的各種實施方式的特征可被部分地或完整地彼此結(jié)合或組合，并且可在技術(shù)上按照本領(lǐng)域普通技術(shù)人員可充分理解的各種方式互鎖并操作，實施方式可被獨立地實現(xiàn)或者彼此關(guān)聯(lián)地實現(xiàn)。

以下，將參照圖2至圖5詳細描述本公開的各種示例性實施方式。

圖2是示出根據(jù)本公開的示例性實施方式的顯示裝置的驅(qū)動電路的框圖。

參照圖2，根據(jù)本公開的顯示裝置包括顯示面板160、數(shù)據(jù)驅(qū)動電路120、電平移位器150、選通移位寄存器130、PCB 140和定時控制器110。

顯示面板160包括彼此交叉的數(shù)據(jù)線DL和選通線GL以及按照矩陣形狀設(shè)置的像素。顯示面板160可以是液晶顯示器(LCD)、有機發(fā)光二極管(OLED)、電泳顯示器(EPD)等。

數(shù)據(jù)驅(qū)動電路120包括多個源驅(qū)動IC。源驅(qū)動IC從定時控制器110接收數(shù)字視頻數(shù)據(jù)RGB。源驅(qū)動IC響應(yīng)于來自定時控制器的源定時控制信號將數(shù)字視頻數(shù)據(jù)RGB轉(zhuǎn)換為伽馬校正電壓以生成數(shù)據(jù)電壓。然后，源驅(qū)動IC與選通脈沖同步地將數(shù)據(jù)電壓供應(yīng)給顯示面板160的數(shù)據(jù)線。源驅(qū)動IC可通過玻璃上芯片(COG)工藝或者載帶自動結(jié)合(TAB)工藝連接至顯示面板160的數(shù)據(jù)線DL。

掃描驅(qū)動電路包括連接在定時控制器110和顯示面板160的選通線GL之間的電平移位器150和選通移位寄存器130。

電平移位器150使從定時控制器110輸入的選通移位時鐘CLK的晶體管-晶體管-邏輯(TTL)電平電壓向選通高電壓VGH和選通低電壓VGL進行電平移位。在本公開的以下示例性實施方式中，將舉例說明使用選通移位時鐘CLK的驅(qū)動。

選通移位寄存器130包括根據(jù)選通移位時鐘CLK使選通起始脈沖VST移位并且順序地輸出進位信號和選通脈沖Gout的級。

掃描驅(qū)動電路可通過面板中柵極(GIP)方法直接形成在顯示面板160的下基板上。根據(jù)GIP方法，電平移位器150可被安裝在PCB 140上，選通移位寄存器130可被形成在顯示面板160的下基板上。

定時控制器110通過諸如低電壓差分信號(LVDS)接口或者最小化傳輸差分信號(TMDS)接口的接口來從外部主機接收數(shù)字視頻數(shù)據(jù)RGB。定時控制器110將從主機輸入的數(shù)字視頻數(shù)據(jù)RGB發(fā)送給源驅(qū)動IC。

定時控制器110通過LVDS或TMDS接口接收電路從主機接收諸如垂直同步信號Vsync、水平同步信號Hsync、數(shù)據(jù)使能信號DE和主時鐘MCLK的定時信號。

定時控制器110基于來自主機的定時信號生成定時控制信號以控制數(shù)據(jù)驅(qū)動電路和掃描驅(qū)動電路的操作定時。定時控制信號包括控制掃描驅(qū)動電路的操作定時的掃描定時控制信號以及控制源驅(qū)動IC的操作定時和數(shù)據(jù)電壓的極性的數(shù)據(jù)定時控制信號。

掃描定時控制信號包括選通起始脈沖VST、選通移位時鐘CLK、選通輸出使能信號GOE等。選通起始脈沖VST被輸入至選通移位寄存器130并且控制移位起始定時。

選通移位時鐘CLK由電平移位器150進行電平移位，然后被輸入到選通移位寄存器130并用作用于使選通起始脈沖VST移位的時鐘信號。選通輸出使能信號GOE控制選通移位寄存器130的輸出定時。

數(shù)據(jù)定時控制信號包括源起始脈沖SSP、源采樣時鐘SSC、極性控制信號POL和源輸出使能信號SOE等。源起始脈沖SSP控制源驅(qū)動IC的移位起始定時。源采樣時鐘SSC是基于其上升沿或下降沿來控制源驅(qū)動IC內(nèi)的數(shù)據(jù)的采樣定時的時鐘信號。

圖3是示出根據(jù)本公開的示例性實施方式的GIP驅(qū)動電路的多個級與GIP驅(qū)動電路的控制信號之間的關(guān)系的框圖。

GIP驅(qū)動電路可形成在像素陣列外側(cè)的顯示面板160的一個邊緣或兩個邊緣上。GIP驅(qū)動電路和像素陣列可同時形成在顯示面板160的基板上。GIP驅(qū)動電路包括被輸入選通起始脈沖VST和選通移位時鐘CLK的多個級ST1至STn。

級ST1至STn響應(yīng)于起始脈沖VST來生成輸出并且根據(jù)移位時鐘使輸出移位。

選通移位寄存器的級ST1至STn中的每一個包括用于對選通脈沖進行充電的Q節(jié)點(未示出)、用于對選通脈沖進行放電的QB(Q Bar)節(jié)點(未示出)以及連接至Q節(jié)點和QB節(jié)點的開關(guān)電路(未示出)。開關(guān)電路響應(yīng)于起始脈沖或者前一級的輸出對Q節(jié)點進行充電以使選通脈沖的電壓增加。然后，開關(guān)電路響應(yīng)于后一級的輸出或者復(fù)位信號對QB節(jié)點進行放電。開關(guān)電路包括被配置為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的TFT。

參照圖3，根據(jù)本公開的選通移位寄存器130包括按照級聯(lián)方式連接的多個級ST1至STn(n是等于或大于2的自然數(shù))。級ST1至STn分別輸出第一選通脈沖Gout<1>至第n選通脈沖Gout<n>。在選通脈沖被施加到顯示裝置的選通線GL的同時，選通脈沖Gout<1>至Gout<n>也充當傳送給前一級和后一級的第一進位信號Gout_pre和第二進位信號Gout_post。在下文中，術(shù)語“前一級”表示位于參考級上面的級。

例如，基于第k級STk(k是滿足1<k<n的自然數(shù))，前一級表示第一級ST1至第k-1級ST(k-1)中的任一個。

另外，術(shù)語“后一級”表示位于參考級下面的級。例如，基于第k級STk(1<k<n)，后一級表示第k+1級ST(k+1)至第n級中的任一個。

參照圖3，根據(jù)本公開的選通移位寄存器130隨后輸出選通脈沖Gout<1>至Gout<n>。為此，延遲的選通移位時鐘CLK隨后被輸入至第一級ST1至第n級STn。

選通移位寄存器SR的級ST1至STn響應(yīng)于選通起始脈沖VST開始輸出選通脈沖Gout<1>至Gout<n>，并且響應(yīng)于選通移位時鐘CLK使選通脈沖Gout<1>至Gout<n>移位。分別從級ST1至STn輸出的選通脈沖Gout<1>至Gout<n>被供應(yīng)至選通線(未示出)，同時被輸入至隨后的級作為第一進位信號Gout_Pre。第一進位信號Gout_Pre用于對Q節(jié)點進行預(yù)充電以便于級ST1至STn分別生成輸出。然而，第一進位信號Gout_Pre不輸入至第一級ST1，而是向第一級ST1輸入選通起始脈沖VST。

另外，在生成輸出信號之后，級ST1至STn分別接收用于對Q節(jié)點進行放電的第二進位信號Gout_Post。然而，第二進位信號Gout_Post不輸入至作為最后級的第n級STn。

參照圖3，根據(jù)本公開的選通移位寄存器130還包括虛擬級，其不生成輸出，而是向其它級供應(yīng)第二進位信號Gout_Post。例如，輸出最后選通脈沖的第n級(n是等于或大于2的正整數(shù))連接至第n+1級(或者端發(fā)生器)。第n+1級不輸出選通脈沖，而是向第n級供應(yīng)第二進位信號Gout_Post。

圖4是具體地示出圖3所示的第n級STn的電路圖。圖5是示出圖3所示的第n級STn作為開關(guān)元件的配置的電路圖。

圖4所示的電路是第n級電路(n為正整數(shù))。在圖4和圖5中，M1、M3、M5、M6、M7和M9利用n型MOSFET(以下稱作“NMOS”)來實現(xiàn)，M2、M4和M8利用p型MOSFET(以下稱作“PMOS”)來實現(xiàn)。

參照圖4和圖5，根據(jù)本公開的選通移位寄存器的第n級(STn)200包括鎖存單元210和緩沖器220。

復(fù)位信號RST、移位時鐘CLK、從前一級接收的進位信號Gout_Pre或起始脈沖VST、選通高電壓VGH和選通低電壓VGL被輸入至各個選通移位寄存器。輸入到除了第一級之外的第n級的第一進位信號Gout_Pre是第n-1級的輸出Gout。第一進位信號Gout_Pre不輸入至第一級ST1，而是向第一級ST1輸入起始脈沖VST。

根據(jù)本公開的示例性實施方式的包括鎖存單元210的第n級(STn)200被通電，Q節(jié)點和QB節(jié)點的電位被隨機地設(shè)定為高電位電壓VGH或低電位電壓VGL。因此，有必要將選通移位寄存器復(fù)位到用于選通移位寄存器的操作的狀態(tài)。即，當選通移位寄存器開始操作時，有必要執(zhí)行復(fù)位以便于控制第一信號。

通過復(fù)位信號供給線RST_SL將復(fù)位信號供應(yīng)給第二PMOS M4的源極。復(fù)位信號是從高電位電壓VGL減小至低電位電壓VGH然后增大至高電位電壓VGL的信號。當輸入復(fù)位信號時，Q節(jié)點維持在低電位電壓VGL，QB節(jié)點被設(shè)定為高電位電壓VGH。

鎖存單元210包括通過閉環(huán)形狀的反饋電路連接的兩個反相器INV1和INV2，并且在Q節(jié)點的電壓被反相的狀態(tài)下調(diào)節(jié)QB節(jié)點的電壓。

在鎖存單元210中，兩個反相器按照反饋方式配置成CMOS晶體管。鎖存單元210的QB節(jié)點連接至第三NMOS M5的漏極端子并且由連接至第三NMOS M5的柵極端子的第一進位信號Gout_Pre來控制。另外，鎖存單元210的Q節(jié)點連接至第四NMOS M6的漏極端子并且由連接至第四NMOS M6的柵極端子的第二進位信號Gout_post來控制。

第一反相器INV1包括第一NMOS M1和第一PMOS M2。第二反相器INV2包括第二NMOS M3和第二PMOS M4。

第一反相器INV1將QB節(jié)點的反相信號供應(yīng)給Q節(jié)點。第一NMOS M1包括連接至Q節(jié)點的柵極、連接至QB節(jié)點的漏極以及連接至VGL供給線VGL_SL的源極。第一PMOS M2包括連接至Q節(jié)點的柵極、連接至QB節(jié)點的漏極以及連接至VGH供給線VGH_SL的源極。

第二反相器INV2將Q節(jié)點的反相信號供應(yīng)給QB節(jié)點。第二NMOS M3包括連接至QB節(jié)點的柵極、連接至Q節(jié)點的漏極以及連接至VGL線的源極。第二PMOS M4包括連接至QB節(jié)點的柵極、連接至Q節(jié)點的漏極以及連接至VGH供給線VGH_SL的源極。另外，第二PMOS M4的源極連接至供應(yīng)復(fù)位信號RST的RST供給線RST_SL。即，鎖存單元210利用Q節(jié)點和QB節(jié)點的高電位電壓VGH或低電位電壓VGL來控制緩沖器220的操作。緩沖器220包括響應(yīng)于Q節(jié)點的電壓向輸出端子供應(yīng)選通移位時鐘CLK的上拉晶體管，以用于輸出電壓Gout的上升。另外，緩沖器220包括響應(yīng)于QB節(jié)點的電壓對輸出端子進行放電的下拉晶體管，以用于輸出電壓Gout的下降。

上拉晶體管包括第六NMOS M9和第三PMOS M8并聯(lián)連接的傳輸門TG。下拉晶體管包括第五NMOS M7。輸出電壓Gout是供應(yīng)給選通線的選通脈沖。

傳輸門TG的第三PMOS M8包括連接至QB節(jié)點的柵極、連接至輸出端子的漏極以及被輸入選通移位時鐘CLK的源極。另外，傳輸門TG的第六NMOS M9包括連接至Q節(jié)點的柵極、連接至輸出端子的源極以及被輸入選通移位時鐘CLK的漏極。

第五NMOS M7包括連接至QB節(jié)點的柵極、連接至輸出端子的漏極以及連接至VGL供給線VGL_SL的源極。

如果高電位電壓VGH被施加至Q節(jié)點，則緩沖器220使選通移位時鐘CLK的選通脈沖增大至輸出電壓Gout。另外，如果高電位電壓VGH被施加到QB節(jié)點，則緩沖器220通過第五NMOS M7使從VGL供給線VGL_SL發(fā)送來的低電位電壓VGL減小至輸出電壓Gout。因此，在鎖存單元210中，Q節(jié)點的電壓和QB節(jié)點的電壓控制輸入至緩沖器220然后被供應(yīng)給選通線的輸出電壓的定時。

因此，在根據(jù)本公開的移位寄存器中，鎖存單元210包括按照反饋方式配置的兩個反相器，并且Q節(jié)點和QB節(jié)點連接至NMOS M5和M6的漏極。因此，Q節(jié)點和QB節(jié)點由第一進位信號Gout_pre和第二進位信號Gout_post控制。因此，移位寄存器的輸出電壓Gout由選通移位時鐘CLK的選通脈沖控制。

結(jié)果，根據(jù)本公開的GIP驅(qū)動電路可使移位寄存器的操作所需的開關(guān)元件和時鐘信號傳輸線最小化。

如上所述，在根據(jù)本公開的選通驅(qū)動電路中，自動復(fù)位電路被安裝在各個級中，因此，不需要單獨的復(fù)位信號線。另外，緩沖器的關(guān)閉定時可利用第一時鐘來控制，因此，可在沒有虛擬級(或端發(fā)生器)的情況下對輸出電壓Vout進行放電。

本公開的示例性實施方式也可被描述如下：

根據(jù)本公開的一方面，提供了一種選通驅(qū)動電路。該選通驅(qū)動電路多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出。第n級(n為正整數(shù))包括：第一開關(guān)T1，其從第n-1級(n為正整數(shù))接收進位信號并且當所述進位信號具有高電壓時將QB節(jié)點控制為低電壓，將Q節(jié)點控制為高電壓；第二開關(guān)T2，從第n+1級(n為正整數(shù))接收進位信號并且當所述進位信號具有高電壓時將QB節(jié)點控制為高電壓，將Q節(jié)點控制為低電壓；多個反相器，其連接在Q節(jié)點和QB節(jié)點之間并且構(gòu)成鎖存器；以及緩沖器，其當Q節(jié)點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當QB節(jié)點的電壓為高電壓時輸出低電壓作為輸出電壓。

所述鎖存器可包括通過閉環(huán)形狀的反饋電路連接的第一反相器和第二反相器。

所述第一反相器可包括：第一NMOS晶體管，其包括連接至Q節(jié)點的柵極、連接至QB節(jié)點的漏極以及連接至低電壓電力線的源極；以及第一PMOS晶體管，其包括連接至Q節(jié)點的柵極、連接至QB節(jié)點的漏極以及連接至高電壓電力線的源極。

所述第二反相器可包括：第二NMOS晶體管，其包括連接至QB節(jié)點的柵極、連接至Q節(jié)點的漏極以及連接至低電壓電力線的源極；以及第二PMOS晶體管，其包括連接至QB節(jié)點的柵極、連接至Q節(jié)點的漏極以及連接至高電壓電力線的源極。

所述緩沖器可包括：上拉晶體管，其響應(yīng)于Q節(jié)點的電壓將時鐘供應(yīng)給輸出端子以使輸出電壓增大；以及下拉晶體管，其響應(yīng)于QB節(jié)點的電壓將低電壓供應(yīng)給輸出端子以使輸出電壓減小。

所述上拉晶體管可以是傳輸門。

所述傳輸門可包括：第三PMOS晶體管，其包括連接至QB節(jié)點的柵極、連接至輸出端子的漏極以及被輸入時鐘的源極；以及第三NMOS晶體管，其包括連接至Q節(jié)點的柵極、連接至輸出端子的源極以及被輸入時鐘的漏極。

所述下拉晶體管可以是第四NMOS晶體管，該第四NMOS晶體管包括連接至QB節(jié)點的柵極、連接至輸出端子的漏極以及連接至低電壓電力線的源極。

所述第一開關(guān)可以是第五NMOS晶體管，該第五NMOS晶體管包括連接至來自第n-1級(n為正整數(shù))的進位信號傳輸線的柵極、連接至QB節(jié)點的漏極以及連接至低電壓電力線的源極。

所述第二開關(guān)可以是第六NMOS晶體管，該第六NMOS晶體管包括連接至來自第n+1級(n為正整數(shù))的進位信號傳輸線的柵極、連接至Q節(jié)點的漏極以及連接至低電壓電力線的源極。

對于本領(lǐng)域普通技術(shù)人員而言將顯而易見的是，在不脫離本公開的精神或范圍的情況下，可對本公開進行各種改變和修改。因此，本公開的技術(shù)范圍不應(yīng)限于上面所給出的描述，而是應(yīng)該通過以下權(quán)利要求書確定。

相關(guān)申請的交叉引用

本申請要求2015年12月17日提交于韓國知識產(chǎn)權(quán)局的韓國專利申請No.10-2015-0180775的優(yōu)先權(quán)，其公開內(nèi)容通過引用并入本文。