本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體地，涉及移位寄存器及其驅(qū)動方法、柵極驅(qū)動裝置、陣列基板以及顯示裝置。

背景技術(shù)：

液晶顯示器(Liquid Crystal Display，簡稱LCD)具有低輻射、體積小及低耗能等優(yōu)點，被廣泛地應(yīng)用在筆記本電腦、平面電視或移動電話等電子產(chǎn)品中。液晶顯示器由呈矩陣形式排列的像素單元構(gòu)成。當(dāng)液晶顯示器進(jìn)行顯示時，數(shù)據(jù)驅(qū)動電路可以將輸入的顯示數(shù)據(jù)及時鐘信號按定時鎖存，并轉(zhuǎn)換成模擬信號后輸入到液晶面板的數(shù)據(jù)線。柵極驅(qū)動電路可將輸入的時鐘信號通過移位寄存器轉(zhuǎn)換成控制像素單元的開啟/關(guān)斷的電壓，并逐行施加到液晶顯示器的柵極線上。

為了降低液晶顯示器的生產(chǎn)成本，現(xiàn)有的柵極驅(qū)動電路通常采用陣列基板行驅(qū)動(Gate Driver on Array，簡稱GOA)技術(shù)而將薄膜晶體管(TFT)的柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動。這種利用GOA技術(shù)而集成在陣列基板上的柵極驅(qū)動電路也稱為GOA電路或移位寄存器電路。采用GOA電路的顯示裝置由于省去了綁定驅(qū)動電路的部分，因此，可以從材料成本和制作工藝兩方面降低成本。

然而，GOA技術(shù)存在固有的使用壽命及輸出穩(wěn)定性等方面的問題。在設(shè)計產(chǎn)品的GOA設(shè)計中，如何使用較少的電路元件來實現(xiàn)移位寄存器功能、并且減小輸出端噪聲以保持柵極驅(qū)動電路長期穩(wěn)定工作，是GOA設(shè)計的關(guān)鍵問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供了一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動裝置、基板以及顯示裝置，其能夠降低移位寄存器的輸出端的噪聲，提高工作的穩(wěn)定性。

根據(jù)本發(fā)明的一個方面，提供了一種移位寄存器，其包括輸入模塊、第一復(fù)位模塊、輸出模塊、第二復(fù)位模塊、第一下拉控制模塊。輸入模塊與信號輸入端、第一電壓信號端和第一節(jié)點耦接，并被配置為根據(jù)來自信號輸入端的輸入信號，將來自第一電壓信號端的第一電壓信號提供給第一節(jié)點。第一復(fù)位模塊與復(fù)位信號端、第二電壓信號端和第一節(jié)點耦接，并被配置為根據(jù)來自復(fù)位信號端的復(fù)位信號，將來自第二電壓信號端的第二電壓信號提供給第一節(jié)點，以對第一節(jié)點的電壓進(jìn)行復(fù)位。輸出模塊與時鐘信號端、信號輸出端和第一節(jié)點耦接，并被配置為根據(jù)第一節(jié)點的電壓，將來自時鐘信號端的時鐘信號提供給信號輸出端，作為輸出信號。第二復(fù)位模塊與第三電壓信號端、第一節(jié)點、第二節(jié)點和信號輸出端耦接，并被配置為根據(jù)第二節(jié)點的電壓，將來自第三電壓信號端的第三電壓信號提供至第一節(jié)點和信號輸出端，以對第一節(jié)點的電壓和輸出信號進(jìn)行復(fù)位。第一下拉控制模塊與第三電壓信號端、第一節(jié)點、第二節(jié)點、第一輔助電壓信號端和第二輔助電壓信號端耦接，并被配置為根據(jù)第一節(jié)點的電壓，控制第二節(jié)點的電壓。其中，來自第一輔助電壓信號端的第一輔助電壓信號與來自第二輔助電壓信號端的第二輔助電壓信號相位相反，并且占空比均為50％。

在本發(fā)明的實施例中，輸入模塊可包括第一晶體管，其控制極與信號輸入端耦接，第一極與第一電壓信號端耦接，第二極與第一節(jié)點耦接。

在本發(fā)明的實施例中，第一復(fù)位模塊可包括第二晶體管，其控制極與復(fù)位信號端耦接，第一極與第二電壓信號端耦接，第二極與第一節(jié)點耦接。

在本發(fā)明的實施例中，輸出模塊可包括第三晶體管和第一電容器。第三晶體管的控制極與第一節(jié)點耦接，第一極與時鐘信號端耦接，第二極與信號輸出端耦接。第一電容器被耦接在第一節(jié)點和信號輸出端之間。

在本發(fā)明的實施例中，第二復(fù)位模塊可包括第四晶體管和第五晶體管。第四晶體管的控制極與第二節(jié)點耦接，第一極與第三電壓信號端耦接，第二極與第一節(jié)點耦接。第五晶體管的控制極與第二節(jié)點耦接，第一極與第三電壓信號端耦接，第二極與信號輸出端耦接。

在本發(fā)明的實施例中，第一下拉控制模塊可包括第六晶體管、第七晶體管和第八晶體管。第八晶體管的控制極和第一極與第一輔助電壓信號端耦接，第二極與第二節(jié)點耦接。第六晶體管的控制極與第一節(jié)點耦接，第一極與第三電壓信號端耦接，第二極與第二節(jié)點耦接。第七晶體管的控制極和第一極與第二輔助電壓信號端耦接，第二極與第二節(jié)點耦接。

在本發(fā)明的實施例中，第七晶體管的寬長比與第八晶體管的寬長比相同。第六晶體管的寬長比是第七晶體管和第八晶體管的寬長比的整數(shù)倍。

在本發(fā)明的實施例中，第一下拉控制模塊還可包括第九晶體管。第九晶體管的控制極與第一節(jié)點耦接，第一極與第三電壓信號端耦接，第二極與第二節(jié)點耦接。第九晶體管的寬長比與第六晶體管的寬長比相同。

在本發(fā)明的實施例中，移位寄存器還可包括第二下拉控制模塊，其與第二節(jié)點和起始信號端耦接，并被配置為根據(jù)來自起始信號端的起始信號，控制第二節(jié)點的電壓。

在本發(fā)明的實施例中，第二下拉控制模塊可包括第十晶體管，其控制極和第一極與起始信號端耦接，第二極與第二節(jié)點耦接。

根據(jù)本發(fā)明的另一方面，提供了一種用于移位寄存器的驅(qū)動方法。在第一時間段，通過信號輸入端向輸入模塊提供輸入信號，使輸入模塊導(dǎo)通，第一電壓信號端通過輸入模塊將第一電壓信號輸出至第一節(jié)點，使輸出模塊導(dǎo)通，時鐘信號端通過輸出模塊將時鐘信號輸出至信號輸出端，并且根據(jù)第二輔助電壓信號端提供的第二輔助電壓信號和第三電壓信號端提供的第三電壓信號，通過第一下拉控制模塊控制第二節(jié)點的電壓。在第二時間段，維持輸出模塊導(dǎo)通，使時鐘信號輸出至信號輸出端，并且根據(jù)第一輔助電壓信號端提供的第一輔助電壓信號和第三電壓信號，通過第一下拉控制模塊控制第二節(jié)點的電壓。在第三時間段，通過復(fù)位信號端向第一復(fù)位模塊提供復(fù)位信號，使第一復(fù)位模塊導(dǎo)通，對第一節(jié)點的電壓進(jìn)行復(fù)位，使輸出模塊截止，第二輔助電壓信號被提供至第二節(jié)點，使第二復(fù)位模塊導(dǎo)通，以對第一節(jié)點和信號輸出端的電壓進(jìn)行復(fù)位。在第四時間段，第一輔助電壓信號被提供至第二節(jié)點，維持第二復(fù)位模塊導(dǎo)通。在第五時間段，第二輔助電壓信號被提供至第二節(jié)點，維持第二復(fù)位模塊導(dǎo)通。

在本發(fā)明的實施例中，第一電壓信號端輸出第二電壓信號，第二電壓信號端輸出第一電壓信號。此外，向信號輸入端提供復(fù)位信號，向復(fù)位信號端提供輸入信號。

在本發(fā)明的實施例中，移位寄存器還可包括起始信號端，在每幀開始前，通過起始信號端向第二下拉控制模塊提供起始信號，使第二下拉控制模塊導(dǎo)通，并且將起始信號提供至第二節(jié)點，使第二復(fù)位模塊導(dǎo)通，第三電壓信號端通過第二復(fù)位模塊將第三電壓信號提供至第一節(jié)點和信號輸出端。

根據(jù)本發(fā)明的另一方面，提供了一種柵極驅(qū)動裝置。該柵極驅(qū)動裝置包括多個級聯(lián)的移位寄存器，其中每級移位寄存器可以是如上所述的移位寄存器。在該柵極驅(qū)動裝置中，向第一級移位寄存器的信號輸入端提供起始信號，除第一級以外的各級移位寄存器的信號輸入端與上一級移位寄存器的信號輸出端耦接，各級移位寄存器的復(fù)位信號端與下一級移位寄存器的信號輸出端耦接。

在本發(fā)明的實施例中，每級移位寄存器還可包括起始信號端，柵極驅(qū)動裝置被配置為在每幀開始前，通過起始信號端向第二下拉控制模塊提供起始信號，使第二下拉控制模塊導(dǎo)通，起始信號被提供至第二節(jié)點，使第二復(fù)位模塊導(dǎo)通，對第一節(jié)點和信號輸出端的電壓進(jìn)行復(fù)位。

根據(jù)本發(fā)明的實施例的移位寄存器能夠僅采用較少的元件，減小信號輸出端噪聲，以保護(hù)柵極驅(qū)動電路長期穩(wěn)定工作。

附圖說明

為了更清楚地說明本發(fā)明的技術(shù)方案，下面將對實施例的附圖進(jìn)行簡單說明。應(yīng)當(dāng)知道，以下描述的附圖僅僅是本發(fā)明的一些實施例，而非對本發(fā)明的限制，其中：

圖1是根據(jù)本發(fā)明的實施例的移位寄存器的示意性框圖；

圖2是根據(jù)圖1所示的移位寄存器的示例性電路圖；

圖3是根據(jù)本發(fā)明的另一實施例的移位寄存器的示意性框圖；

圖4是根據(jù)圖3所示的移位寄存器的示例性電路圖；

圖5是根據(jù)本發(fā)明的實施例的移位寄存器的各信號的時序圖；

圖6是如圖2所示的移位寄存器在用于反向掃描時的示意圖；

圖7是根據(jù)本發(fā)明的實施例的驅(qū)動移位寄存器的方法的示意性流程圖；

圖8是根據(jù)圖2所示的柵極驅(qū)動裝置的示例性結(jié)構(gòu)圖；

圖9是根據(jù)圖4所示的柵極驅(qū)動裝置的示例性結(jié)構(gòu)圖。

具體實施方式

為了使本發(fā)明的實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖，對本發(fā)明的實施例的技術(shù)方案進(jìn)行清楚、完整的描述。顯然，所描述的實施例僅僅是本發(fā)明的一部分實施例，而并非全部的實施例。基于所描述的實施例，本領(lǐng)域的普通技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其它實施例，也都屬于本發(fā)明的范圍。

在下文中，除非特別說明，表述“元件A耦接到元件B”意為元件A“直接”或通過一個或多個其它元件“間接”連接到元件B。

圖1示出了根據(jù)本發(fā)明的實施例的移位寄存器100的示意性框圖。如圖1所示，移位寄存器100可包括輸入模塊110、第一復(fù)位模塊120、輸出模塊130、第二復(fù)位模塊140、第一下拉控制模塊150。

輸入模塊110可與第一電壓信號端VDD，信號輸入端IN和第一節(jié)點PU耦接。輸入模塊110可在來自信號輸入端IN的輸入信號INPUT的控制下，將來自第一電壓信號端VDD的第一電壓信號Vdd提供至第一節(jié)點PU(也可稱為“上拉節(jié)點”)。

第一復(fù)位模塊120可與第一節(jié)點PU、第二電壓信號端VSS和復(fù)位信號端RST耦接。第一復(fù)位模塊120可在來自復(fù)位信號端RST的復(fù)位信號RESET的控制下，將來自第二電壓信號端VSS的第二電壓信號Vss提供至第一節(jié)點PU，以對第一節(jié)點PU的電壓進(jìn)行復(fù)位。

輸出模塊130可與第一節(jié)點PU、時鐘信號端CLK和信號輸出端OUT耦接。輸出模塊130可在第一節(jié)點PU的電壓的控制下，控制信號輸出端OUT的輸出信號OUTPUT。當(dāng)輸出模塊130導(dǎo)通時，將來自時鐘信號端CLK的時鐘信號輸出至信號輸出端OUT。

第二復(fù)位模塊140可與第三電壓信號端VGL、第一節(jié)點PU、第二節(jié)點PD(也可稱為“下拉節(jié)點”)和信號輸出端OUT耦接。第二復(fù)位模塊140可在第二節(jié)點PD的電壓的控制下，將來自第三電壓信號端VGL的第三電壓信號Vgl提供至第一節(jié)點PU和信號輸出端OUT，以對第一節(jié)點PU的電壓和輸出信號OUTPUT進(jìn)行復(fù)位。

第一下拉控制模塊150可與第一節(jié)點PU、第二節(jié)點PD、第三電壓信號端VGL、第一輔助電壓信號端VDD1和第二輔助電壓信號端VDD2耦接。第一下拉控制模塊150可根據(jù)第一節(jié)點PU的電壓，控制第二節(jié)點PD的電壓。具體地，當(dāng)?shù)谝还?jié)點PU的電壓是高電平時，通過第一下拉控制模塊150，控制第二節(jié)點PD的電壓處于低電平。當(dāng)?shù)谝还?jié)點PU的電壓是低電平時，通過第一下拉控制模塊150，控制第二節(jié)點PD的電壓處于高電平。

在本公開的實施例中，來自第一輔助電壓信號端VDD1的第一輔助電壓信號Vdd1與來自第二輔助電壓信號端VDD2的第二輔助電壓信號Vdd2具有相同幅度和相反相位，并且占空比均為50％。

圖2示出了圖1所示的移位寄存器100的示例性電路圖。在本公開的實施例中，移位寄存器100中的晶體管可以是N型晶體管或者P型晶體管。具體地，晶體管可以是N型或P型場效應(yīng)晶體管(MOSFET)，或者N型或P型雙極性晶體管(BJT)。在本發(fā)明的實施例中，晶體管的柵極被稱為控制極。由于晶體管的源極和漏極是對稱的，因此對源極和漏極不做區(qū)分，即晶體管的源極可以為第一極(或第二極)，漏極可以為第二極(或第一極)。進(jìn)一步，可以采用具有選通信號輸入的任何受控開關(guān)器件來實現(xiàn)晶體管的功能，將用于接收控制信號(例如用于開啟和關(guān)斷受控開關(guān)器件)的開關(guān)器件的受控中間端稱為控制極，另外兩端分別為第一極和第二極。

在圖2的示例中，晶體管都是N型晶體管。因此，第一電壓信號端VDD提供的第一電壓信號Vdd為高電平信號，第二電壓信號端VSS提供的第二電壓信號Vss為低電平信號，第三電壓信號端VGL提供的第三電壓信號Vgl為低電平信號。第二電壓信號端VSS和第三電壓信號端VGL不相連。如圖2所示，輸入模塊110可包括第一晶體管M1。第一晶體管M1的控制極與信號輸入端IN耦接，第一極與第一電壓信號端VDD耦接，第二極與第一節(jié)點PU耦接。

第一復(fù)位模塊120可包括第二晶體管M2。第二晶體管M2的控制極與復(fù)位信號端RST耦接，第一極與第二電壓信號端VSS耦接，第二極與第一節(jié)點PU耦接。

輸出模塊130可包括第三晶體管M3和第一電容器C1。第三晶體管M3的控制極與第一節(jié)點PU耦接，第一極與時鐘信號端CLK耦接，第二極與信號輸出端OUT耦接。第一電容器C1的一端與第一節(jié)點PU耦接，另一端與信號輸出端耦接。

第二復(fù)位模塊140可包括第四晶體管M4和第五晶體管M5。第四晶體管M4的控制極與第二節(jié)點PD耦接，第一極與第三電壓信號端VGL耦接，第二極與第一節(jié)點PU耦接。第五晶體管M5的控制極與第二節(jié)點PD耦接，第一極與第三電壓信號端VGL耦接，第二極與信號輸出端OUT耦接。

第一下拉控制模塊150可包括第八晶體管M8、第六晶體管M6和第七晶體管M7。第八晶體管M8的控制極和第一極與第一輔助電壓信號端VDD1耦接，第二極與第二節(jié)點PD耦接。第六晶體管M6的控制極與第一節(jié)點PU耦接，第一極與第三電壓信號端VGL耦接，第二極與第二節(jié)點PD耦接。第七晶體管M7的控制極和第一極與第二輔助電壓信號端VDD2耦接，第二極與第二節(jié)點PD耦接。

在本公開的實施例中，第七晶體管M7的寬長比與第八晶體管M8的寬長比相同。第六晶體管M6的寬長比是第七晶體管M7和第八晶體管M8的寬長比的整數(shù)倍。

在本公開的實施例中，第一下拉可控制模塊150還可包括第九晶體管M9。與第六晶體管M6的配置相同，第九晶體管M9的控制極與第一節(jié)點PU耦接，第一極與第三電壓信號端VGL耦接，第二極與第二節(jié)點PD耦接。此外，第九晶體管M9的寬長比與第六晶體管M6的寬長比相同。

此外，在移位寄存器100中的晶體管均是P型晶體管的實施例中，第一電壓信號Vdd變?yōu)榈碗娖叫盘?，第二電壓信號Vss變?yōu)楦唠娖叫盘?，第三電壓信號Vgl變?yōu)楦唠娖叫盘枴D3示出了根據(jù)本發(fā)明的另一實施例的移位寄存器200的示意性框圖。如圖3所示，除圖1中移位寄存器100所示的配置外，移位寄存器200還可包括第二下拉控制模塊160。第二下拉控制模塊160可與第二節(jié)點PD和起始信號端STV耦接。第二下拉控制模塊160可在起始信號端STV的起始信號stv的控制下，將來自起始信號端STV的起始信號stv提供至第二節(jié)點PD，以對第一節(jié)點PU的電壓和信號輸出端OUT的電壓進(jìn)行復(fù)位。因此，當(dāng)?shù)诙吕刂颇K160導(dǎo)通時，第二節(jié)點PD的電壓變成與起始信號stv的電壓相同。此時，第二復(fù)位模塊140導(dǎo)通，對第一節(jié)點PU和信號輸出端OUT的電壓進(jìn)行復(fù)位。

圖4示出了圖3所示的移位寄存器200的示例性電路圖。如圖4所示，除與圖2中所示的移位寄存器100的電路圖相同的配置外，圖3所示的移位寄存器200中的第二下拉控制模塊160可包括第十晶體管M10。第十晶體管M10的控制極和第一極與起始信號端STV耦接，第二極與第二節(jié)點PD耦接。

在本公開的實施例中，第十晶體管M10可以是N型晶體管。在這種情況下，當(dāng)起始信號端STV提供高電平的起始信號stv時，第十晶體管M10導(dǎo)通，第二節(jié)點的電壓變成高電平，使第四晶體管M4和第五晶體管M5導(dǎo)通，對第一節(jié)點PU和信號輸出端OUT的電壓進(jìn)行復(fù)位。

在本公開的其它實施例中，第十晶體管M10也可以是P型晶體管。在這種情況下，當(dāng)起始信號端STV提供低電平的起始信號stv時，第十晶體管M10導(dǎo)通，第二節(jié)點的電壓變成低電平，使第四晶體管M4和第五晶體管M5導(dǎo)通，對第一節(jié)點PU和信號輸出端OUT的電壓進(jìn)行復(fù)位。

下面結(jié)合圖5所示的時序圖，分別對如圖2和圖4所示的移位寄存器100在正向掃描時的工作過程進(jìn)行詳細(xì)描述。

在以下的描述中，以移位寄存器中的晶體管均是N型晶體管為例。在這種情況下，第一電壓信號Vdd是高電平信號，第二電壓信號Vss是低電平信號，第三電壓信號Vgl也是低電平信號。

針對圖2所示的移位寄存器100在正向掃描時的工作過程描述如下：

在第一時間段(T1)，第一輔助電壓信號VDD1是低電平，第二輔助電壓信號VDD2是高電平，時鐘信號CLK是低電平，輸入信號INPUT是高電平，復(fù)位信號RESET是低電平。在T1期間，第一晶體管M1導(dǎo)通，輸入信號INPUT對第一電容器C1充電，第一節(jié)點PU的電壓上升到高電平。此外，第三晶體管導(dǎo)通，使信號輸出端OUT輸出低電平的時鐘信號CLK，作為輸出信號OUTPUT。另一方面，第七晶體管M7和第九晶體管M9處于導(dǎo)通狀態(tài)，第八晶體管M8處于截止?fàn)顟B(tài)。通過控制第七晶體管M7與第九晶體管M9的長寬比(W/L)的比例，將第二節(jié)點PD的電壓置于低電平。例如，設(shè)定第九晶體管M9的長寬比為第七晶體管M7的長寬比的整數(shù)倍。進(jìn)一步例如，設(shè)定第七晶體管M7和第九晶體管M9的長相同，并設(shè)定第九晶體管M9的寬是第七晶體管M7的寬的整數(shù)倍。此外，第四晶體管M4和第五晶體管M5處于截止?fàn)顟B(tài)，保證了穩(wěn)定的信號輸出。

在第二時間段(T2)，第一輔助電壓信號VDD1是高電平，第二輔助電壓信號VDD2是低電平，時鐘信號CLK是高電平，輸入信號INPUT是低電平，復(fù)位信號RESET是低電平。在T2期間，第一晶體管M1截止，第一電容器C1放電，第一節(jié)點PU的電壓由于自舉作用(bootstrapping)而被進(jìn)一步上拉。由于第一節(jié)點PU的電壓在第一時間段的基礎(chǔ)上進(jìn)一步升高，并且使第三晶體管M3保持導(dǎo)通狀態(tài)。因此，信號輸出端OUT輸出高電平的時鐘信號CLK，即信號輸出端輸出用于驅(qū)動?xùn)啪€的輸出信號OUTPUT。另一方面，第八晶體管M8和第六晶體管M6處于導(dǎo)通狀態(tài)，第七晶體管處于截止?fàn)顟B(tài)。同上所述，通過控制第八晶體管M8與第六晶體管M6的長寬比(W/L)的比例，將第二節(jié)點PD的電壓保持為低電平。例如，設(shè)定第六晶體管M6的長寬比為第八晶體管M8的長寬比的整數(shù)倍。進(jìn)一步例如，設(shè)定第八晶體管M8和第六晶體管M6的長相同，并設(shè)定第六晶體管M6的寬是第八晶體管M8的寬的整數(shù)倍。此外，第四晶體管M4和第五晶體管M5處于截止?fàn)顟B(tài)，保證了穩(wěn)定的信號輸出。

在第三時間段(T3)，第一輔助電壓信號VDD1是低電平，第二輔助電壓信號VDD2是高電平，時鐘信號CLK是低電平，輸入信號INPUT是低電平，復(fù)位信號RESET是高電平。在T3期間，第二晶體管M2導(dǎo)通，使第一節(jié)點PU的電壓被復(fù)位到低電平，進(jìn)而使第三晶體管M3截止。另一方面，第六晶體管M6和第九晶體管M9處于關(guān)斷狀態(tài)，不再對第二節(jié)點PD放電。第七晶體管M7導(dǎo)通，將第二節(jié)點PD置于高電平。從而第四晶體管M4和第五晶體管M5處于導(dǎo)通狀態(tài)，進(jìn)一步將第一節(jié)點PU和信號輸出端OUT保持為低電平。

在第四時間段(T4)，第一輔助電壓信號VDD1是高電平，第二輔助電壓信號VDD2是低電平，時鐘信號CLK是高電平，輸入信號INPUT是低電平，復(fù)位信號RESET是低電平。在T4期間，第一節(jié)點PU的電壓保持低電平，第六晶體管M6和第九晶體管M9保持關(guān)斷狀態(tài)。第八晶體管M8導(dǎo)通，將第二節(jié)點PD保持在高電平。從而第四晶體管M4和第五晶體管M5保持處于導(dǎo)通狀態(tài)，進(jìn)一步將第一節(jié)點PU和信號輸出端OUT保持為低電平。

在第五時間段(T5)，第一輔助電壓信號VDD1是低電平，第二輔助電壓信號VDD2是高電平，時鐘信號CLK是低電平，輸入信號INPUT是低電平，復(fù)位信號RESET是低電平。在T5期間，第一節(jié)點PU的電壓保持低電平，第六晶體管M6和第九晶體管M9保持關(guān)斷狀態(tài)。第七晶體管M7導(dǎo)通，將第二節(jié)點PD保持在高電平。從而第四晶體管M4和第五晶體管M5保持處于導(dǎo)通狀態(tài)，進(jìn)一步將第一節(jié)點PU和信號輸出端OUT保持為低電平。

在隨后的時間段，移位寄存器依次重復(fù)上述第四時間段(T4)和第五時間段(T5)的操作，使第一節(jié)點PU的電壓和信號輸出端的輸出信號保持為低電平，直到移位寄存器在信號輸入端IN接收到高電平的輸入信號INPUT。

綜上所述，基于第一輔助電壓信號VDD1和第二輔助電壓信號VDD2的幅度相等、相位相反并且占空比為50％，第七晶體管M7和第八晶體管M8中的一個處于導(dǎo)通狀態(tài)，另一個處于截止?fàn)顟B(tài)。兩者交替處于高電平導(dǎo)通狀態(tài)，提高晶體管的使用壽命。

在第一節(jié)點PU的電壓為高電平時，通過控制第八晶體管M8和第七晶體管M7中的處于導(dǎo)通狀態(tài)的一個晶體管與第六晶體管M6(或第九晶體管M9)的寬長比的比例，來控制第二節(jié)點PD的電壓為低電平。在第一節(jié)點PU的電壓為低電平時，由于第六晶體管M6和第九晶體管M9均處于截止?fàn)顟B(tài)，不能對第二節(jié)點PD的電壓進(jìn)行放電，并且第二節(jié)點PD的電壓根據(jù)第八晶體管M8和第七晶體管M7中的處于導(dǎo)通狀態(tài)的一個晶體管而處于高電平狀態(tài)。因此，第一輔助電壓信號VDD1和第二輔助電壓信號VDD2相位始終相反，使得第二節(jié)點PD保持在高電平，并且進(jìn)一步通過第四晶體管M4和第五晶體管M5將第一節(jié)點PU的電壓和信號輸出端置于低電平，從而對信號輸出端OUT和第一節(jié)點PU的電壓循環(huán)放噪，從而消除了輸出端噪聲，提高了工作穩(wěn)定性，延長了使用壽命。由于本發(fā)明實施例的移位寄存器中采用的晶體管較少，因而能夠?qū)崿F(xiàn)已經(jīng)顯示器的窄邊框設(shè)計。此外，不會產(chǎn)生高溫隔行顯不良。

另一方面，時鐘信號CLK與第一輔助電壓信號VDD1和第二輔助電壓信號VDD2沒有相關(guān)性。因此，時鐘信號CLK的占空比可以被自由設(shè)定，從而避免在末端產(chǎn)生黑白線以及高溫抖動不良的發(fā)生。

除此之外，各晶體管也可以采用P型晶體管，除了各電平的電位反向外，移位寄存器的工作過程與采用N型晶體管的移位寄存器的工作過程類似，不再贅述。

在針對圖4所示的移位寄存器200在正向掃描時的工作過程中，除了上述的移位寄存器100的工作過程外，還包括在每幀開始時通過由起始信號端STV提供的起始信號stv對移位寄存器200進(jìn)行復(fù)位的過程。以移位寄存器200中的晶體管均是N型晶體管為例，在每幀開始前，向起始信號端STV輸入高電平的起始信號stv。此時，第十晶體管M10導(dǎo)通，第二節(jié)點的電壓變成高電平，使第四晶體管M4和第五晶體管M5導(dǎo)通，從而對第一節(jié)點的電壓和信號輸出端的電壓進(jìn)行復(fù)位。因此，通過在每幀開始前提供起始信號stv以對信號輸出端的電壓復(fù)位，能夠消除因電路異常斷電產(chǎn)生的末端白線不良。

另一方面，移位寄存器200中的晶體管也可以均是P型晶體管。在這種情況下，除了各電平的電位反向外，移位寄存器的工作過程與采用N型晶體管的移位寄存器的工作過程類似，不再贅述。

圖6示出了圖1所示的移位寄存器100在用于反向掃描時的示意性電路圖。與圖2所示移位寄存器在正向掃描時的示意性電路圖類似，區(qū)別在于，圖6中移位寄存器的信號輸入端IN相當(dāng)于圖2中移位寄存器的復(fù)位信號端RST，圖6中移位寄存器的復(fù)位信號端RST相當(dāng)于圖2中移位寄存器的信號輸入端IN，圖6中移位寄存器的第一電壓信號端VDD相當(dāng)于圖2中移位寄存器的第二電壓信號端VSS，圖6中移位寄存器的第二電壓信號端VSS相當(dāng)于圖2中移位寄存器的第一電壓信號端VDD。

具體地，在反向掃描中，第二晶體管M2構(gòu)成輸入模塊110。第二晶體管M2的控制極與信號輸入端IN耦接，第一極與第一電壓信號端VDD耦接，第二極與第一節(jié)點PU耦接。

第一晶體管M1構(gòu)成第一復(fù)位模塊120。第一晶體管M1的控制極與復(fù)位信號端RST耦接，第一極與第二電壓信號端VSS耦接，第二極與第一節(jié)點PU耦接。

此外，反向掃描中的輸出模塊130、第二復(fù)位模塊140、上拉控制模塊150以及下拉控制模塊160的配置與正向掃描相同，在此省略其說明。

本領(lǐng)域的技術(shù)人員可以理解的是，所公開的移位寄存器在反向掃描時的工作過程與其在正向掃描時類似。以下以N型晶體管為例具體描述。

具體地，在第一時間段(T1)，第一輔助電壓信號VDD1是低電平，第二輔助電壓信號VDD2是高電平，時鐘信號CLK是低電平，輸入信號INPUT是高電平，復(fù)位信號RESET是低電平。在T1期間，第二晶體管M2導(dǎo)通，輸入信號INPUT對第一電容器C1充電，第一節(jié)點PU的電壓上升到高電平。此外，第三晶體管導(dǎo)通，使信號輸出端OUT輸出低電平的時鐘信號CLK，作為輸出信號OUTPUT。另一方面，第七晶體管M7和第九晶體管M9處于導(dǎo)通狀態(tài)，第八晶體管M8處于截止?fàn)顟B(tài)。通過控制第七晶體管M7與第九晶體管M9的長寬比(W/L)的比例，將第二節(jié)點PD的電壓置于低電平。例如，設(shè)定第九晶體管M9的長寬比為第七晶體管M7的長寬比的整數(shù)倍。進(jìn)一步例如，設(shè)定第七晶體管M7和第九晶體管M9的長相同，并設(shè)定第九晶體管M9的寬是第七晶體管M7的寬的整數(shù)倍。此外，第四晶體管M4和第五晶體管M5處于截止?fàn)顟B(tài)，保證了穩(wěn)定的信號輸出。

在第二時間段(T2)，第一輔助電壓信號VDD1是高電平，第二輔助電壓信號VDD2是低電平，時鐘信號CLK是高電平，輸入信號INPUT是低電平，復(fù)位信號RESET是低電平。在T2期間，第二晶體管M2截止，第一電容器C1放電，第一節(jié)點PU的電壓由于自舉作用(bootstrapping)而被進(jìn)一步上拉。由于第一節(jié)點PU的電壓在第一時間段的基礎(chǔ)上進(jìn)一步升高，并且使第三晶體管M3保持導(dǎo)通狀態(tài)。因此，信號輸出端OUT輸出高電平的時鐘信號CLK，即信號輸出端輸出用于驅(qū)動?xùn)啪€的輸出信號OUTPUT。另一方面，第八晶體管M8和第六晶體管M6處于導(dǎo)通狀態(tài)，第七晶體管處于截止?fàn)顟B(tài)。同上所述，通過控制第八晶體管M8與第六晶體管M6的長寬比(W/L)的比例，將第二節(jié)點PD的電壓保持為低電平。例如，設(shè)定第六晶體管M6的長寬比為第八晶體管M8的長寬比的整數(shù)倍。進(jìn)一步例如，設(shè)定第八晶體管M8和第六晶體管M6的長相同，并設(shè)定第六晶體管M6的寬是第八晶體管M8的寬的整數(shù)倍。此外，第四晶體管M4和第五晶體管M5處于截止?fàn)顟B(tài)，保證了穩(wěn)定的信號輸出。

在第三時間段(T3)，第一輔助電壓信號VDD1是低電平，第二輔助電壓信號VDD2是高電平，時鐘信號CLK是低電平，輸入信號INPUT是低電平，復(fù)位信號RESET是高電平。在T3期間，第一晶體管M1導(dǎo)通，使第一節(jié)點PU的電壓被復(fù)位到低電平，進(jìn)而使第三晶體管M3截止。另一方面，第六晶體管M6和第九晶體管M9處于關(guān)斷狀態(tài)，不再對第二節(jié)點PD放電。第七晶體管M7導(dǎo)通，將第二節(jié)點PD置于高電平。從而第四晶體管M4和第五晶體管M5處于導(dǎo)通狀態(tài)，進(jìn)一步將第一節(jié)點PU和信號輸出端OUT保持為低電平。

此外，反向掃描時的第四時間段(T4)和第五時間段(T5)與圖3中正向掃描時的操作類似，在此省略其說明。在本發(fā)明的實施例中，所公開的移位寄存器在反向掃描時也能夠在非輸出狀態(tài)期間，使第一節(jié)點PU的電壓與信號輸出端OUT的電壓保持為低電平，從而消除噪聲。

在反向掃描時，也可以在每幀開始前，將起始信號端的起始信號置于高電平。拉高第二節(jié)點PD的電壓，從而保證第一節(jié)點PU的電壓與信號輸出端OUT保持為低電平。

另一方面，同樣可以采用P型晶體管，除了各電平的電位反向外，移位寄存器的工作過程與采用N型晶體管的移位寄存器的工作過程類似，不再贅述。

圖7是根據(jù)本發(fā)明的實施例的驅(qū)動如圖1所示的移位寄存器100的方法的示意性流程圖。

在步驟S710，通過信號輸入端向輸入模塊提供輸入信號，使輸入模塊導(dǎo)通，第一電壓信號端通過輸入模塊將第一電壓信號輸出至第一節(jié)點，使輸出模塊導(dǎo)通，時鐘信號端通過輸出模塊將時鐘信號輸出至信號輸出端，并且根據(jù)第二輔助電壓信號端提供的第二輔助電壓信號和第三電壓信號端提供的第三電壓信號，通過第一下拉控制模塊控制第二節(jié)點的電壓。

在步驟S720，維持輸出模塊導(dǎo)通，使時鐘信號輸出至信號輸出端，并且根據(jù)第一輔助電壓信號端提供的第一輔助電壓信號和第三電壓信號，通過第一下拉控制模塊控制第二節(jié)點的電壓。

在步驟S730，通過復(fù)位信號端向第一復(fù)位模塊提供復(fù)位信號，使第一復(fù)位模塊導(dǎo)通，對第一節(jié)點的電壓進(jìn)行復(fù)位，使輸出模塊截止，第二輔助電壓信號被提供至第二節(jié)點，使第二復(fù)位模塊導(dǎo)通，以對第一節(jié)點和信號輸出端的電壓進(jìn)行復(fù)位。

在步驟S740，第一輔助電壓信號被提供至第二節(jié)點，維持第二復(fù)位模塊導(dǎo)通。

在步驟S750，第二輔助電壓信號被提供至第二節(jié)點，維持第二復(fù)位模塊導(dǎo)通。

由此，在步驟S740和S750交替控制第一輔助電壓信號端和第二輔助電壓信號端的第一輔助電壓信號和第二輔助電壓信號，以使第二復(fù)位模塊保持導(dǎo)通，從而維持將第三電壓信號提供至第一節(jié)點和信號輸出端。

以上所描述的為移位寄存器100在正向掃描時的驅(qū)動方法的示意性流程圖，本領(lǐng)域技術(shù)人員可以理解的是，移位寄存器100在反向掃描時的驅(qū)動方法的流程與上述流程類似。區(qū)別在于：向第一電壓信號端VDD提供相當(dāng)于正向掃描時的第二電壓信號Vss，向第二電壓信號端VSS提供相當(dāng)于正向掃描時的第一電壓信號Vdd，以及向信號輸入端IN提供相當(dāng)于正向掃描時的復(fù)位信號，向復(fù)位信號端RST提供相當(dāng)于正向掃描時的輸入信號。在此省略其具體說明。

圖8示出根據(jù)本發(fā)明的實施例的柵極驅(qū)動裝置800的示意性結(jié)構(gòu)圖。如圖8所示，柵極驅(qū)動裝置800可包括N+1個級聯(lián)的移位寄存器SR1、SR2、…、SRn、SR(n+1)，每級移位寄存器都可以采用上文中所描述的移位寄存器結(jié)構(gòu)。

在柵極驅(qū)動裝置800中，每級移位寄存器的端口可包括：第一電壓信號端VDD、第二電壓信號端VSS、第三電壓信號端VGL、第一輔助電壓信號端VDD1、第二輔助電壓信號端VDD2、時鐘信號輸入端CLK、信號輸入端IN、復(fù)位信號端RST、以及信號輸出端OUT。

每一級移位寄存器SRn的信號輸出端OUT與下一級移位寄存器SR(n+1)的信號輸入端IN耦接，每一級移位寄存器SRn的復(fù)位信號端RST與下一級移位寄存器SR(n+1)的信號輸出端OUT耦接，第一級移位寄存器的信號輸入端IN輸入幀啟動信號STV。例如，第一級移位寄存器SR1的復(fù)位信號端RST接收來自第二級移位寄存器SR2的信號輸出端OUT的輸出信號，作為第一級移位寄存器SR1的復(fù)位信號。第二級移位寄存器SR2的信號輸入端IN接收來自第一級移位寄存器SR1的信號輸出端OUT的輸出信號，作為第二級移位寄存器SR1的輸入信號。

此外，來自第一輔助電壓信號端VDD1的第一輔助電壓信號與來自第二輔助電壓信號端VDD2的第二輔助電壓信號幅度相等、相位相反，并且均具有50％的占空比。

圖9示出的柵極驅(qū)動裝置900，除具有與圖8所示的柵極驅(qū)動裝置800相同的配置外，還具有起始信號端STV。柵極驅(qū)動裝置900被配置為在每幀開始前，通過起始信號端向第二下拉控制模塊提供起始信號，使第二下拉控制模塊導(dǎo)通，并且將起始信號提供至第二節(jié)點，使第二復(fù)位模塊導(dǎo)通，通過第二復(fù)位模塊對第一節(jié)點和信號輸出端的電壓進(jìn)行復(fù)位。因此，通過在每幀開始前提供起始信號stv以對信號輸出端的電壓復(fù)位，能夠消除了因電路異常斷電產(chǎn)生的末端白線不良。

以上對本發(fā)明的若干實施方式進(jìn)行了詳細(xì)描述，但本發(fā)明的保護(hù)范圍并不限于此。顯然，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明的精神和范圍的情況下，可以對本發(fā)明的實施例進(jìn)行各種修改、替換或變形。本發(fā)明的保護(hù)范圍由所附權(quán)利要求限定。