本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種多路復用選擇電路及柵極驅(qū)動電路。

背景技術(shù)：

在面板電路設(shè)計的過程中，利用單純的NMOS或者PMOS進行門開關(guān)控制，其驅(qū)動薄膜晶體管(Thin Film Transistor，簡稱TFT)的工作狀態(tài)受到數(shù)據(jù)線電位的影響較大，數(shù)據(jù)線和像素存在漏電的風險，嚴重時會影響面板的顯示。

圖1所示為現(xiàn)有小尺寸面板的組成部分。其中，A區(qū)用于像素的顯示；B區(qū)即柵極驅(qū)動電路(Gate Driver On Array，簡稱GOA)區(qū)，用于產(chǎn)生面板內(nèi)TFT的柵極驅(qū)動信號；E區(qū)即Fanout區(qū)，用于F區(qū)與A區(qū)數(shù)據(jù)線的走線連接；D區(qū)即多路復用選擇(多路復用選擇器)區(qū)域，用于將從集成電路(integrated circuit，簡稱IC)側(cè)引出的數(shù)據(jù)線進行拆分，并提供多條數(shù)據(jù)線的驅(qū)動；C區(qū)即列走線(Wire on array，簡稱WOA)區(qū)，用于面板周圍走線的連接；F區(qū)即IC區(qū)，用于IC的綁定，通過IC驅(qū)動面板內(nèi)的電路和TFT；G區(qū)即撓性印刷電路板(Flexible Printed Circuit board，簡稱FPC)區(qū)，用于FPC的綁定，并通過FPC與主板連接。

圖2是現(xiàn)有面板設(shè)計中采用的多路復用選擇電路設(shè)計，其主要作用是利用CK控制信號分時的原理將一條數(shù)據(jù)線進行復用選擇，用于三列像素(R像素、G像素和B像素)的驅(qū)動。圖2中所示的電路是通過NMOS類型的器件進行多路選擇器的控制。

圖3是現(xiàn)有多路復用選擇電路的工作時序圖。當CK1的高電平脈沖來臨時，薄膜晶體管T1打開，此時將會對薄膜晶體管T1的源極和R像素進行充電，其數(shù)據(jù)線上保持相應(yīng)的電位；當CK2的高電平脈沖信號來臨時，薄膜晶體管T2打開，此時薄膜晶體管T1的柵極電位為Vgl，薄膜晶體管T1的Vgs＝Vgl-Vdata，其中，Vdata為數(shù)據(jù)線上的電壓。當數(shù)據(jù)線上的信號發(fā)生變化時薄膜晶體管T1一直處于很大的Vgs偏壓下。此時，薄膜晶體管T1的漏電較大，與薄膜晶體管T1連接的數(shù)據(jù)線將處于高漏電的風險狀態(tài)，進而使得R像素處于漏電的風險狀態(tài)，嚴重時會影響面板的顯示。同樣的，當CK3高電平脈沖信號來臨時，薄膜晶體管T1和薄膜晶體管T2也都處于高漏電的風險狀態(tài)，薄膜晶體管T3在其源極和B像素充電完成后，也會處于高漏電的風險狀態(tài)，標號f所圈區(qū)域表現(xiàn)為漏電風險。

上述現(xiàn)有技術(shù)中的電路結(jié)構(gòu)，在對像素充電時，會使其他像素處于高漏電的風險狀態(tài)，因此，亟需一種電路結(jié)構(gòu)，用于解決像素充電時，其他像素處于高漏電風險狀態(tài)的情況。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種多路復用選擇電路及柵極驅(qū)動電路，用以解決在將數(shù)據(jù)線進行復用選擇用于多像素驅(qū)動時，容易出現(xiàn)高漏電的技術(shù)問題。

本發(fā)明一方面提供一種多路復用選擇電路，包括：第一像素、第二像素、第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、用于產(chǎn)生第一信號的第一信號產(chǎn)生器、用于產(chǎn)生第二信號的第二信號產(chǎn)生器、用于產(chǎn)生高電平或低電平的電平產(chǎn)生器以及用于傳輸數(shù)據(jù)信號的數(shù)據(jù)線，其中，所述第一薄膜晶體管包括第一輸入端、第一柵極和第一輸出端；所述第二薄膜晶體管包括第二輸入端、第二柵極和第二輸出端；所述第三薄膜晶體管包括第三輸入端、第三柵極和第三輸出端；所述第四薄膜晶體管包括第四輸入端、第四柵極和第四輸出端；所述第五薄膜晶體管包括第五輸入端、第五柵極和第五輸出端；

所述第一柵極、所述第二柵極和所述第五柵極均與所述第一信號產(chǎn)生器相連，所述第一輸入端與所述數(shù)據(jù)線相連，所述第一輸出端與所述第二輸入端相連，所述第二輸出端與所述第一像素相連；

所述第三柵極和所述第四柵極均與所述第二信號產(chǎn)生器相連，所述第三輸入端與所述數(shù)據(jù)線相連，所述第三輸出端與所述第四輸入端相連，所述第四輸出端與所述第二像素相連；

所述第五輸出端與所述第一電平產(chǎn)生器相連，所述第五輸入端分別與所述第三輸出端和第四輸入端相連。

進一步的，還包括第三像素、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管以及用于產(chǎn)生第三信號的第三信號產(chǎn)生器；所述第六薄膜晶體管包括第六輸入端、第六柵極和第六輸出端；所述第七薄膜晶體管包括第七輸入端、第七柵極和第七輸出端；所述第八薄膜晶體管包括第八輸入端、第八柵極和第八輸出端；

所述第六柵極和所述第七柵極與所述第三信號產(chǎn)生器相連，所述第六輸入端與所述數(shù)據(jù)線相連，所述第六輸出端與所述第七輸入端相連，所述第七輸出端與所述第三像素相連；所述第八柵極與所述第一信號產(chǎn)生器相連、所述第八輸出端與所述第一電平產(chǎn)生器相連，所述第八輸入端分別與所述第六輸出端和第七輸入端相連。

進一步的，還包括第九薄膜晶體管、第十薄膜晶體管和用于產(chǎn)生高電平或低電平的第二電平產(chǎn)生器，其中，所述第九薄膜晶體管包括第九輸入端、第九柵極和第九輸出端；所述第十薄膜晶體管包括第十輸入端、第十柵極和第十輸出端；

所述第九柵極和所述第十柵極均與所述第二信號產(chǎn)生器相連，所述第九輸出端和所述第十輸出端均與所述第二電平產(chǎn)生器相連，所述第九輸入端分別與所述第一輸出端和所述第二輸入端相連；所述第十輸入端分別與所述第六輸出端和所述第七輸入端相連。

進一步的，還包括第十一薄膜晶體管、第十二薄膜晶體管和用于產(chǎn)生高電平或低電平的第三電平產(chǎn)生器，其中，所述第十一薄膜晶體管包括第十一輸入端、第十一柵極和第十一輸出端；所述第十二薄膜晶體管包括第十二輸入端、第十二柵極和第十二輸出端；

所述第十一柵極和所述第十二柵極均與所述第三信號產(chǎn)生器相連，所述第十一輸出端和所述第十二輸出端均與所述第三電平產(chǎn)生器相連，所述第十一輸入端分別與所述第三輸出端和所述第四輸入端相連；所述第十二輸入端分別與所述第一輸出端和所述第二輸入端相連。

進一步的，所述第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器為同一個電平產(chǎn)生器或者為不同的電平產(chǎn)生器。

進一步的，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管和第十二薄膜晶體管均為P型薄膜晶體管或N型薄膜晶體管。

進一步的，所述第五輸入端、所述第八輸入端、所述第九輸入端、所述第十輸入端、所述第十一輸入端和所述第十二輸入端分別為對應(yīng)薄膜晶體管的漏極，所述第五輸出端、所述第八輸出端、所述第九輸出端、所述第十輸出端、所述第十一輸出端和所述第十二輸出端分別為對應(yīng)薄膜晶體管的源極。

進一步的，所述第一信號、所述第二信號和所述第三信號均為時鐘信號。

進一步的，所述第一像素、第二像素和第三像素分別為R像素、G像素和B像素。

本發(fā)明另一方面提供一種柵極驅(qū)動電路，包括上述的多路復用選擇電路。

本發(fā)明提供的多路復用選擇電路及柵極驅(qū)動電路，通過第一信號產(chǎn)生器產(chǎn)生的第一信號控制第四薄膜晶體管的電位，從而使與第四薄膜晶體管相連的第二像素處于低漏電狀態(tài)，降低在對第一像素充電時第二像素的高漏電風險。

附圖說明

在下文中將基于實施例并參考附圖來對本發(fā)明進行更詳細的描述。其中：

圖1所示為現(xiàn)有小尺寸面板的組成部分；

圖2是現(xiàn)有面板設(shè)計中采用的多路復用選擇電路設(shè)計；

圖3是現(xiàn)有多路復用選擇電路的工作時序圖；

圖4是本發(fā)明一實施例提供的多路復用選擇電路示意圖；

圖5是本發(fā)明一實施例提供的各信號的工作時序圖；

圖6是本發(fā)明另一實施例提供的多路復用選擇電路示意圖；

圖7是本發(fā)明另一實施例提供的各信號的工作時序圖。

在附圖中，相同的部件使用相同的附圖標記。附圖并未按照實際的比例繪制。

具體實施方式

下面將結(jié)合附圖對本發(fā)明作進一步說明。

請參考圖4、圖5，本發(fā)明實施例提供一種多路復用選擇電路，包括：第一像素1、第二像素2、第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、用于產(chǎn)生第一信號的第一信號產(chǎn)生器3、用于產(chǎn)生第二信號的第二信號產(chǎn)生器4、用于產(chǎn)生高電平或低電平的電平產(chǎn)生器以及用于傳輸數(shù)據(jù)信號的數(shù)據(jù)線6，其中，第一薄膜晶體管T1包括第一輸入端、第一柵極和第一輸出端。第二薄膜晶體管T2包括第二輸入端、第二柵極和第二輸出端；第三薄膜晶體管T3包括第三輸入端、第三柵極和第三輸出端。第四薄膜晶體管T4包括第四輸入端、第四柵極和第四輸出端。第五薄膜晶體管T5包括第五輸入端、第五柵極和第五輸出端。第一柵極、第二柵極和第五柵極均與第一信號產(chǎn)生器3相連，第一輸入端與數(shù)據(jù)線6相連，第一輸出端與第二輸入端相連，第二輸出端與第一像素1相連。第三柵極和第四柵極均與第二信號產(chǎn)生器4相連，第三輸入端與數(shù)據(jù)線6相連，第三輸出端與第四輸入端相連，第四輸出端與第二像素2相連。第五輸出端與第一電平產(chǎn)生器相連，第五輸入端分別與第三輸出端和第四輸入端相連。圖4中標號A為數(shù)據(jù)驅(qū)動電路，用于產(chǎn)生數(shù)據(jù)信號。圖5中D為數(shù)據(jù)信號。

上述實施例中，第三薄膜晶體管T3與第四薄膜晶體管T4串聯(lián)，并且在第三薄膜晶體管T3與第四薄膜晶體管T4相串聯(lián)的位置留有一個可控節(jié)點用于第四薄膜晶體管T4的穩(wěn)定控制，該可控節(jié)點與第五薄膜晶體管T5相連，通過第五薄膜晶體管T5實現(xiàn)第四薄膜晶體管T4的穩(wěn)定控制。當?shù)谝恍盘柈a(chǎn)生器3產(chǎn)生的第一信號CK1的高電平脈沖來臨時，第一薄膜晶體管T1與第二薄膜晶體管T2被打開，此時將會對數(shù)據(jù)線6和第一像素1進行充電，當數(shù)據(jù)線6上保持相應(yīng)的電位，且第五薄膜晶體管T5被打開時，此時第四薄膜晶體管T4Vgs＝0V，使第二像素2處于低漏電狀態(tài)。上述多路復用選擇電路，通過第一信號產(chǎn)生器3產(chǎn)生的第一信號控制第四薄膜晶體管T4的電位，從而使與第四薄膜晶體管T4相連的第二像素2處于低漏電狀態(tài)，降低了高漏電風險。

在本發(fā)明一個具體實施例中，上述結(jié)構(gòu)還包括第三像素7、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8以及用于產(chǎn)生第三信號的第三信號產(chǎn)生器8；第六薄膜晶體管T6包括第六輸入端、第六柵極和第六輸出端；第七薄膜晶體管T7包括第七輸入端、第七柵極和第七輸出端；第八薄膜晶體管T8包括第八輸入端、第八柵極和第八輸出端。第六柵極和第七柵極與第三信號產(chǎn)生器8相連，第六輸入端與數(shù)據(jù)線6相連，第六輸出端與第七輸入端相連，第七輸出端與第三像素7相連；第八柵極與第一信號產(chǎn)生器3相連、第八輸出端與第一電平產(chǎn)生器相連，第八輸入端分別與第六輸出端和第七輸入端相連。

具體的，第六薄膜晶體管T6與第七薄膜晶體管T7相串聯(lián)后再與第三像素7相連，在第六薄膜晶體管T6與第七薄膜晶體管T7相串聯(lián)的的位置處留有一個可控節(jié)點用于第七薄膜晶體管T7的穩(wěn)定控制，該可控節(jié)點與第八薄膜晶體管T8相連，通過第八薄膜晶體管T8實現(xiàn)第七薄膜晶體管T7的穩(wěn)定控制。

當?shù)谝恍盘柈a(chǎn)生器3產(chǎn)生的第一信號CK1的高電平脈沖來臨時，第一薄膜晶體管T1與第二薄膜晶體管T2被打開，此時將會對數(shù)據(jù)線6和第一像素1進行充電，當數(shù)據(jù)線6上保持相應(yīng)的電位，且第五薄膜晶體管T5和第八薄膜晶體管T8被打開時，此時第四薄膜晶體管T4和第七薄膜晶體管T7的Vgs＝0V，使第二像素2和第三像素7處于低漏電狀態(tài)。降低了第二像素2和第三像素7的高漏電風險。

進一步的，如圖5所示，第一信號CK1、第二信號CK2和第三信號CK3均為時鐘信號。第一像素1、第二像素2和第三像素7分別為R像素、G像素和B像素。圖5中標號R、G和B分別為R像素、G像素和B像素上的電壓。

在本發(fā)明另一個具體實施例中，上述結(jié)構(gòu)還包括第九薄膜晶體管T9和第十薄膜晶體管T10，其中，第九薄膜晶體管T9包括第九輸入端、第九柵極和第九輸出端；第十薄膜晶體管T10包括第十輸入端、第十柵極和第十輸出端。第九柵極和第十柵極均與第二信號產(chǎn)生器4相連，第九輸出端和第十輸出端均與第二電平產(chǎn)生器相連，第九輸入端分別與第一輸出端和第二輸入端相連。第十輸入端分別與第六輸出端和第七輸入端相連。

當?shù)诙盘柈a(chǎn)生器4產(chǎn)生的第二信號CK2的高電平脈沖來臨時，第三薄膜晶體管T3與第四薄膜晶體管T4被打開，此時將會對數(shù)據(jù)線6和第二像素2進行充電，當數(shù)據(jù)線6上保持相應(yīng)的電位，且第九薄膜晶體管T9和第十薄膜晶體管T10被打開時，此時第二薄膜晶體管T2和第七薄膜晶體管T7的Vgs＝0V，使第一像素1和第三像素7處于低漏電狀態(tài)。降低了第一像素1和第三像素7的高漏電風險。

在本發(fā)明又一個具體實施例中，上述結(jié)構(gòu)還包括第十一薄膜晶體管T11和第十二薄膜晶體管T12，其中，第十一薄膜晶體管T11包括第十一輸入端、第十一柵極和第十一輸出端；第十二薄膜晶體管T12包括第十二輸入端、第十二柵極和第十二輸出端。第十一柵極和第十二柵極均與第三信號產(chǎn)生器8相連，第十一輸入端和第十二輸出端均與第三電平產(chǎn)生器相連，第十一輸入端分別與第三輸出端和第四輸入端相連。第十二輸入端分別與第一輸出端和第二輸入端相連。

當?shù)谌盘柈a(chǎn)生器8產(chǎn)生的第三信號CK3的高電平脈沖來臨時，第六薄膜晶體管T6與第七薄膜晶體管T7被打開，此時將會對數(shù)據(jù)線6和第三像素7進行充電，當數(shù)據(jù)線6上保持相應(yīng)的電位，且第十一薄膜晶體管T11和第十二薄膜晶體管T12被打開時，此時第二薄膜晶體管T2和第四薄膜晶體管T4的Vgs＝0V，使第一像素1和第二像素2處于低漏電狀態(tài)。降低了第一像素1和第二像素2的高漏電風險。

進一步的，第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器為同一個電平產(chǎn)生器或者為不同的電平產(chǎn)生器。即第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器可采用相同的電平產(chǎn)生器來產(chǎn)生高電平或者低電平，也可采用不同的電平產(chǎn)生器來產(chǎn)生高電平或低電平，如第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器各自使用不同的電平產(chǎn)生器來產(chǎn)生高電平或低電平，具體可根據(jù)實際情況進行設(shè)置，在此不做限定。

進一步的，上述第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10、第十一薄膜晶體管T11和第十二薄膜晶體管T12均為N型薄膜晶體管，并且第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器(圖中未示出)產(chǎn)生低電平VGL。

請參考圖6、圖7，在本發(fā)明一個具體實施例中，第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10、第十一薄膜晶體管T11和第十二薄膜晶體管T12均為P型薄膜晶體管，并且第一電平產(chǎn)生器、第二電平產(chǎn)生器和第三電平產(chǎn)生器產(chǎn)生高電平VGH。

進一步的，第五輸入端、第八輸入端、第九輸入端、第十輸入端、第十一輸入端和第十二輸入端分別為對應(yīng)薄膜晶體管的漏極，第五輸出端、第八輸出端、第九輸出端、第十輸出端、第十一輸出端和第十二輸出端分別為對應(yīng)薄膜晶體管的源極。即第五輸入端、第八輸入端、第九輸入端、第十輸入端、第十一輸入端和第十二輸入端分別為第五薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管的漏極；第五輸出端、第八輸出端、第九輸出端、第十輸出端、第十一輸出端和第十二輸出端分別為第五薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管的源極。

第一輸入端、第二輸入端、第三輸入端、第四輸入端、第六輸入端、第七輸入端隨著數(shù)據(jù)線上傳輸?shù)臄?shù)據(jù)信號的變化，可分別為第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管的漏極或者源極。相應(yīng)的，第一輸出端、第二輸出端、第三輸出端、第四輸出端、第六輸出端、第七輸出端隨著數(shù)據(jù)線上傳輸?shù)臄?shù)據(jù)信號的變化，可分別為第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管的源極或者漏極。本發(fā)明還提供一種柵極驅(qū)動電路，包括上述實施例中的多路復用選擇電路。

雖然已經(jīng)參考優(yōu)選實施例對本發(fā)明進行了描述，但在不脫離本發(fā)明的范圍的情況下，可以對其進行各種改進并且可以用等效物替換其中的部件。尤其是，只要不存在結(jié)構(gòu)沖突，各個實施例中所提到的各項技術(shù)特征均可以任意方式組合起來。本發(fā)明并不局限于文中公開的特定實施例，而是包括落入權(quán)利要求的范圍內(nèi)的所有技術(shù)方案。