本發(fā)明關于一種顯示面板，特別是一種走線長度會造成信號延遲的顯示面板。

背景技術：

隨著顯示技術的發(fā)展，顯示面板的解析度與尺寸日漸增大，使得顯示面板中的元件數(shù)也隨之增加。在元件數(shù)增加的情況下，如何在有限的空間中布線，以使各元件能接到對的線，且各走線彼此之間不互相干擾成了工程師布局時的一大問題。此外，目前最常遇見的問題是，驅動集成電路(integrated circuit,IC)經(jīng)由扇出(fan out)走線連接到多行或多列的像素，但是由于驅動集成電路與各行像素或各列像素之間的扇出走線長度不一的情況下，造成各走線造成的信號時間延遲并不一致，而使得像素驅動的時序上出現(xiàn)問題，嚴重時還可能造成V字區(qū)塊(V block)的問題。

技術實現(xiàn)要素：

本發(fā)明在于提供一種顯示面板，以克服扇出走線長度不一造成各走線造成的信號時間延遲并不一致的問題。

本發(fā)明提供了一種顯示面板，所述的顯示面板具有基板、像素陣列與驅動模塊?；寰哂酗@示區(qū)與周邊線路區(qū)。像素陣列設置于顯示區(qū)。驅動模塊位于周邊線路區(qū)。每一驅動模塊經(jīng)由多條導線分別電性連接像素陣列中對應的多個像素。每一驅動模塊接收多個起始信號的其中之一。起始信號分別用以指示相對于參考時間點的至少一時間延遲量。不同的驅動模塊接收不同的起始信號。每一驅動模塊依據(jù)接收的起始信號提供多個驅動信號給像素。其中一驅動模塊電性連接的導線中定義有第一導線與第二導線。第一導線的長度長于第二導線的長度。其中，驅動模塊提供給第一導線的驅動信號相對于參考時間點的時間延遲量小于驅動模塊提供給第二導線的驅動信號相對于參考時間點的時間延遲量。

本發(fā)明更提供了一種顯示面板，所述的顯示面板具有基板、像素陣列與驅動模塊?；寰哂酗@示區(qū)與周邊線路區(qū)。像素陣列設置于顯示區(qū)。驅動模塊位于周邊線路區(qū)。驅動模塊經(jīng)由多條導線分別電性連接像素陣列中的多個像素。驅動模塊依據(jù)起始信號提供多個驅動信號給像素。驅動模塊電性連接的導線中定義有第一導線、第二導線與第三導線。第二導線位于第一導線與第三導線之間。其中，驅動模塊提供給第一導線的驅動信號與驅動模塊提供給第二導線的驅動信號之間具有第一時間差。驅動模塊提供給第二導線的驅動信號與驅動模塊提供給第三導線的驅動信號之間具有第二時間差，第一時間差不同于第二時間差。

綜合以上所述，本發(fā)明提供了一種顯示面板，顯示面板具有多個驅動模塊，每一個驅動模塊分別以多條導線電性連接顯示區(qū)中的多個像素。其中部分的導線的長度并不相同。各驅動模塊提供具有相對小的時間延遲的信號至長度較長的導線，且各驅動模塊提供具有相對大的時間延遲的信號至長度較短的導線，以使接收端，也就是連接至各導線的各像素，所看到的信號時間延遲是相同的，以使各像素可以在所欲的操作時間中更新數(shù)據(jù)，而避免了V字區(qū)塊的問題。

以上的關于本發(fā)明內容的說明及以下的實施方式的說明用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的專利申請范圍更進一步的解釋。

附圖說明

圖1為根據(jù)本發(fā)明一實施例所繪示的顯示面板的結構示意圖。

圖2A為根據(jù)本發(fā)明圖1所示的實施例中傳輸時間延遲量的示意圖。

圖2B為根據(jù)本發(fā)明圖1所示的實施例中走線段DF1～DF5與走線段DF1～DF5分別導致的傳輸時間延遲量的示意圖。

圖3A為根據(jù)本發(fā)明一實施例所繪示的各驅動信號的初始時間延遲量的示意圖。

圖3B為根據(jù)圖3A所示的實施例所繪示的各驅動信號的總時間延遲量的示意圖。

圖4A為根據(jù)本發(fā)明另一實施例所繪示的顯示面板的走線示意圖。

圖4B為根據(jù)圖4A中驅動信號SD1～SD5的初始時間延遲量的示意圖。

圖4C為根據(jù)圖4A中驅動信號SD6～SD10的初始時間延遲量的示意圖。

圖5A為根據(jù)本發(fā)明更一實施例所繪示的顯示面板的走線示意圖。

圖5B為根據(jù)圖5A中驅動信號SD1～SD5的初始時間延遲量的示意圖。

圖5C為根據(jù)圖5A中驅動信號SD6～SD10的初始時間延遲量的示意圖。

圖6A為根據(jù)本發(fā)明又一實施例所繪示的顯示面板的走線示意圖。

圖6B為根據(jù)圖6A中驅動信號SD1～SD5的初始時間延遲量的示意圖。

圖7為根據(jù)本發(fā)明一實施例所繪示的掃描信號延遲的示意圖。

其中，附圖標記：

1、4 顯示面板

10 基板

12_1、12_2、42_1、42_2、52_1、52_2、62_1、62_2 驅動模塊

D1～D10 導線

DF1～DF10 走線段

DD1～DD10 連接段

G1～GN 掃描線

PA 像素陣列

P1～P20 像素

SD1～SD10、SD_I、SD 驅動信號

STB1、STB2 起始信號

Tr 實際充電時間

Td、Td1～Td3 傳輸時間延遲

TdI1～TdI3 初始時間延遲

Tdt 總時間延遲

Te 理想充電時間

VG 掃描信號

ZF 周邊走線區(qū)

ZAA 顯示區(qū)

具體實施方式

以下在實施方式中詳細敘述本發(fā)明的詳細特征以及優(yōu)點，其內容足以使任何熟習相關技藝者了解本發(fā)明的技術內容并據(jù)以實施，且根據(jù)本說明書所揭露的內容、申請專利范圍及圖式，任何熟習相關技藝者可輕易地理解本發(fā)明相關的目的及優(yōu)點。以下的實施例是進一步詳細說明本發(fā)明的觀點，但非以任何觀點限制本發(fā)明的范疇。

請參照圖1，圖1為根據(jù)本發(fā)明一實施例所繪示的顯示面板的結構示意圖。顯示面板1具有基板10、像素陣列PA與N個驅動模塊，在此令N為4，也就是舉驅動模塊12_1～12_2為例以做說明。基板10具有顯示區(qū)ZA與周邊線路區(qū)ZF。像素陣列PA設置于顯示區(qū)ZA。驅動模塊12_1～12_2位于周邊線路區(qū)ZF。像素陣列PA中具有多個像素，在此舉像素P1～P30為例進行說明。每一驅動模塊分別經(jīng)由多條導線分別電性連接像素陣列PA中對應的多個像素P1～P30。在此舉導線D1～D10為例進行說明。以導線D1來說，導線D1具有走線段DF1與連接段DD1。走線段DF1位于周邊走線區(qū)ZF中，連接段DD1位于顯示區(qū)ZA中。走線段DF1的一端連接驅動模塊12_1，走線段DF1的另一端連接連接段DD1。連接段DD1用以連接像素P1、像素P11以至像素P21。從另一個角度來說，連接段DD1連接像素陣列PA中的其中一列的像素。

在此實施例中，走線段DF1的長度長于走線段DF2的長度，走線段DF2的長度長于走線段DF3的長度，走線段DF5的長度長于走線段DF4的長度，走線段DF4的長度長于走線段DF3的長度。走線段DF1的長度與走線段DF5的長度可以是相等或不相等。走線段DF2的長度與走線段DF4的長度可以是相等或不相等。

另一方面，在圖1所示的實施例中，顯示面板1更具有多條掃描線G1～GN，掃描線G1～GN分別電性連接至像素陣列PA中的其中一行。以像素P1來說，像素P1電性連接掃描線G1，且像素P1依據(jù)掃描線G1線上的電壓電平而選擇性地導通像素P1中一條數(shù)據(jù)寫入路徑，所述的數(shù)據(jù)寫入路徑電性連接導線D1的連接段DD1以接收導線D1上的驅動信號SD1。

每一驅動模塊接收多個起始信號的其中之一。在此舉起始信號STB1～STB4為例進行說明。起始信號STB1～STB2分別用以指示相對于參考時間點的至少一時間延遲量。不同的驅動模塊接收不同的起始信號。在此實施例中，驅動模塊12_1接收起始信號STB1，驅動模塊12_2接收起始信號STB2，后續(xù)以此類推，不再贅述。每一驅動模塊依據(jù)接收的起始信號提供多個驅動信號給像素陣列PA中的各像素。更詳細地來說，驅動模塊12_1依據(jù)起始信號STB1分別經(jīng)由導線D1～D5提供驅動信號SD1～SD5給對應的像素。

在一實施例中，驅動模塊12_1受起始信號STB1的一脈波負緣所觸發(fā)而輸出驅動信號SD1～SD5。對應地，在一實施例中，藉由控制起始信號STB1的一脈波的長度，以控制此脈波的負緣對應時間點，從而控制驅動模塊12_1選擇性地提供驅動信號SD1～SD5。在另一實施例中，驅動模塊12_1受起始信號STB1的一脈波正緣所觸發(fā)而輸出驅動信號SD1～SD5。對應地，于另一實施例中，則藉由控制起始信號STB1的脈波起始點，以控制此脈波的正緣對應時間點，從而控制驅動模塊12_1選擇性地提供驅動信號SD1～SD5。上述僅為舉例示范，然實際上并不以此為限。

由于走線段DF1至走線段DF5的長度不完全相同，走線段DF1至走線段DF5分別對驅動信號SD1至驅動信號SD5造成不同的傳輸時間延遲。請一并參照圖2A與圖2B以說明傳輸時間延遲量，圖2A為根據(jù)本發(fā)明圖1所示的實施例中傳輸時間延遲量的示意圖，圖2B為根據(jù)本發(fā)明圖1所示的實施例中走線段DF1～DF5與走線段DF1～DF5分別導致的傳輸時間延遲量的示意圖。

圖2A中繪示有掃描線G1上的掃描信號VG、理想上傳輸至掃描線G1時的理想驅動信號SD_I與實際上具有傳輸延遲量的驅動信號SD。其中，掃描信號VG的脈波寬度被定義為理想充電時間Te。在理想充電時間Te中，驅動信號SD才能有效地對掃描信號VG所對應的像素充電。具體地來說，從另一個角度來說，在理想充電時間Te中，驅動模塊12_1得以藉由驅動信號SD1～SD5對所電性連接的像素充電。而在理想充電時間Te之外，驅動模塊12_1并無法藉由驅動信號SD1～SD5對所電性連接的像素充電。需說明的是，在此為求敘述簡明，是簡要以方波繪示各信號波形，以說明時間上的關系。于此并不討論波形經(jīng)過傳輸之后是否會有失真(distortion)的狀況。

如圖2A所示，理想上，對于同一個像素所接收到的信號來說，理想驅動信號SD_I在時序上應會與掃描信號VG重疊，而得以于理想充電時間Te內對像素充電。理想充電時間Te會相當于掃描信號VG的脈波寬度。但實際上，經(jīng)過導線D1的傳輸延遲之后，傳輸至像素的實際驅動信號SD會在時間上與掃描信號VG錯位，或者說落后于掃描信號VG。在此實施例中，實際驅動信號SD落后于理想驅動信號SD_I一傳輸時間延遲Td。因此，實際驅動信號SD僅能于實際充電時間Tr中對所電性連接的像素充電。而實際充電時間Tr的時間長度不大于理想充電時間Te的時間長度。在此實施例中，傳輸時間延遲Td的時間長度加上實際充電時間Tr的時間長度實質上等于理想充電時間Te的時間長度。除了理想充電時間Te無法完全被利用之外，嚴重時還可能錯充而寫入錯誤的數(shù)據(jù)進像素。

此外，如圖2B所示，長度越長的走線段對驅動信號造成的傳輸時間延遲量相對較大，長度越短的走線段對驅動信號造成的傳輸時間延遲量相對較小。更具體地來說，在圖1所示的實施例中，走線段DF1對驅動信號SD1造成的傳輸時間延遲量大于走線段DF2對驅動信號SD2造成的傳輸時間延遲量，走線段DF2對驅動信號SD2造成的傳輸時間延遲量大于走線段DF3對驅動信號SD3造成的傳輸時間延遲量，走線段DF5對驅動信號SD5造成的傳輸時間延遲量大于走線段DF4對驅動信號SD4造成的傳輸時間延遲量，走線段DF4對驅動信號SD4造成的傳輸時間延遲量大于走線段DF3對驅動信號SD3造成的傳輸時間延遲量。為方便后續(xù)行文介紹，在此定義走線段DF1與走線段DF5都對應至傳輸時間延遲量Td1，走線段DF2與走線段DF4都對應至傳輸時間延遲量Td2。但于實務上，這些傳輸時間延遲量并不必然相等。

由圖2A及其相關敘述可知，傳輸時間延遲量會影響到實際充電時間的長度。而如圖2B所示，由于各走線段的長度不一，導致驅動信號的傳輸時間延遲量也不一致。當驅動信號未被調校之前，使得各驅動信號對位于同一行的像素進行了程度不一的充電，而讓位于同一行的像素的亮度并不一致。

請一并參照圖3A與圖3B以說明驅動模塊的作動方式，圖3A為根據(jù)本發(fā)明一實施例所繪示的各驅動信號的初始時間延遲量的示意圖，圖3B為根據(jù)圖3A所示的實施例所繪示的各驅動信號的總時間延遲量的示意圖。在圖3A中，橫軸對應于圖1中的導線D1～D5的走線段DF1～DF5，縱軸對應于驅動信號SD1～SD5所具有的初始時間延遲量。在此實施例中，驅動模塊12_1分別調整各驅動信號的初始時間延遲量，以使同一行的像素，例如像素P1～P5，在被掃描線G1上的電壓電平驅動時，能在相同的實際充電時間中接收到對應的驅動信號SD1～SD5以對像素中的像素電極充電，不因走線段DF1～DF5長度不一而造成像素P1～P5無法依據(jù)對應的驅動信號SD1～SD5順利更新寫入的數(shù)據(jù)。或者，于另一實施例中，各掃描信號更被進一步地調整，以使各掃描信號能與各驅動信號于時間上對齊重疊。

更詳細地來說，在驅動模塊12_1分別輸出驅動信號SD1～SD5至走線段DF1～DF5時，驅動信號SD1～SD5已具有各自的初始時間延遲量。在此實施例中，驅動信號SD1與驅動信號SD5具有初始時間延遲量TdI1，驅動信號SD2與驅動信號SD4具有初始時間延遲量TdI2，驅動信號SD3具有初始時間延遲量TdI3。其中，初始時間延遲量TdI1～TdI5與傳輸時間延遲量Td1～Td5分別對應。從另一個角度來說，初始時間延遲量TdI1與傳輸時間延遲量Td1的總和相等于初始時間延遲量TdI2與傳輸時間延遲量Td2的總和，且初始時間延遲量TdI2與傳輸時間延遲量Td2的總和相等于初始時間延遲量TdI3與傳輸時間延遲量Td3的總和。后續(xù)以此類推，不再重復贅述。

換句話說，各驅動信號在被驅動模塊輸出之始即具有不同的初始時間延遲量，而在傳輸經(jīng)過對應的走線段后，各驅動信號除了原有的初始時間延遲量之外，會再具有對應的傳輸時間延遲量。因此，如圖3B所示，當驅動信號傳輸過走線段而進入連接段時，驅動信號的總時間延遲為初始時間延遲量與傳輸時間延遲量的總和，且各驅動信號會具有相仿或者是說相同的總時間延遲Tdt。在此實施例中，各驅動信號對應的總時間延遲相等，亦即位于同一行的像素是在同一時間接收到同一驅動模塊所提供的各驅動信號，不再因為走線段長線不一而先后不一地接收到驅動信號。因此，各掃描線上的掃描信號即可與前述具有相同總時間延遲量的驅動信號相配合，以順利地寫入數(shù)據(jù)進各像素。

于實務上，各驅動信號的初始時間延遲量與傳輸時間延遲量的總和可以被設定為相等，或者是位于一預設范圍之內。相關細節(jié)為所屬技術領域具有通常知識者經(jīng)詳閱本說明書后可依實際所需而定義，在此并不加以限制。

請再參照圖1至圖3B以從另一個角度來說明驅動模塊的作動方式。從另一個角度來說，驅動模塊12_1提供給走線段DF2的驅動信號SD2與驅動模塊12_1提供給走線段DF3的驅動信號SD3之間具有第一時間差。驅動模塊12_1提供給走線段DF3的驅動信號SD3與驅動模塊12_1提供給走線段DF4的驅動信號SD4之間具有第二時間差。第一時間差不同于第二時間差。此處所述的時間差是各驅動信號的初始時間延遲量的差異，類似于一時間梯度而具有量與方向。更具體地來說，如前述地，驅動信號SD2具有初始時間延遲量TDI2，驅動信號SD3具有初始時間延遲量TDI3，驅動信號SD4具有初始時間延遲量TDI2。第一時間差即為初始時間延遲量TDI2減去初始時間延遲量TDI3，第二時間差即為初始時間延遲量TDI3減去初始時間延遲量TDI2。

因此，如圖3A所示，由于初始時間延遲量TDI3大于初始時間延遲量TDI2，且初始時間延遲量TDI2大于初始時間延遲量TDI1，第一時間差為負號，而第二時間差為正號。從物理意義上來說，在驅動模塊12_1輸出之始，驅動信號SD3在時間上落后驅動信號SD2，且驅動信號SD3在時間上落后驅動信號SD4。另一方面，驅動信號SD3落后于驅動信號SD2，且驅動信號SD2落后于驅動信號SD1。然在此并不限制，相鄰兩者間的時間差的量是否相同。

上述是以驅動模塊12_1為例進行說明，然驅動模塊12_2或者是當顯示面板還具有其他的驅動模塊的情況，各驅動模塊也適用于上述的作動方式。如前述地，顯示面板于實務上可以具有更多的驅動模塊，因此，顯示面板的每個驅動模塊都可以進行如上述的作動方式，而輸出具有不同初始時間延遲量的驅動信號至對應的導線上。

請接著參照圖4A至圖6B，圖4A為根據(jù)本發(fā)明另一實施例所繪示的顯示面板的走線示意圖。圖4B為根據(jù)圖4A中驅動信號SD1～SD5的初始時間延遲量的示意圖。圖4C為根據(jù)圖4A中驅動信號SD6～SD10的初始時間延遲量的示意圖。圖5A為根據(jù)本發(fā)明更一實施例所繪示的顯示面板的走線示意圖。圖5B為根據(jù)圖5A中驅動信號SD1～SD5的初始時間延遲量的示意圖。圖5C為根據(jù)圖5A中驅動信號SD6～SD10的初始時間延遲量的示意圖。圖6A為根據(jù)本發(fā)明又一實施例所繪示的顯示面板的走線示意圖。圖6B為根據(jù)圖6A中驅動信號SD1～SD5的初始時間延遲量的示意圖。

簡要來說，圖4A、圖5A與圖6A示出了于周邊走線區(qū)ZF中不同的走線方式。對應于圖4A，驅動模塊42_1、42_2可以令輸出的驅動信號SD1～SD10分別具有如圖4B、4C所示的初始時間延遲量T1～T10，以使同一行像素接收到的驅動信號的時序一致。對應于圖5A，驅動模塊52_1、52_2可以令輸出的驅動信號SD1～SD10分別具有如圖5B、5C所示的初始時間延遲量T1’～T10’，以使同一行像素接收到的驅動信號的時序一致。對應于圖6A，驅動模塊62_1可以令輸出的驅動信號SD1～SD5分別具有如圖6B所示的初始時間延遲量T1’～T5’。且相仿于前述的，驅動模塊62_2可以令輸出的驅動信號SD6～SD10分別具有如圖6B所示的初始時間延遲量T1’～T5’，以使同一行像素接收到的驅動信號的時序一致。

于實務上，當顯示面板的尺寸增加的時候，像素也會因為掃描信號的信號延遲而有錯充的可能。請一并參照圖1與圖7以進行說明，圖7為根據(jù)本發(fā)明一實施例所繪示的掃描信號延遲的示意圖。如圖1所示，掃描線G1至掃描線GN分別連接至像素陣列PA中的其中一行像素。于實務上，掃描信號由掃描線于圖面方向的左端、右端或者是左右兩端提供至掃描線上。因此，較為遠離信號源的像素，例如圖1中的像素P15或像素P16，所接收到的掃描信號會具有較大的信號延遲。而如圖7所示，此時，掃描信號VG在時間上會較為落后驅動信號VD，而使得理想充電時間Te無法被完全利用，且可能錯充信號至像素當中。事實上，對于顯示面板而言，前述驅動模塊的作動方式也可以應用于用以提供掃描信號的相關電路。相關細節(jié)是所屬技術領域具有通常知識者經(jīng)詳閱本說明書后可合理推知，于此不再贅述。

綜合以上所述，本發(fā)明提供了一種顯示面板，顯示面板具有多個驅動模塊，每一個驅動模塊分別以多條導線電性連接顯示區(qū)中的多個像素。其中部分的導線的長度并不相同。藉由調整驅動模塊提供至各導線的信號時間延遲量，顯示面板得以有效地克服由于導線長度不一而導致的走線信號延遲量不一的問題。各驅動模塊提供具有相對小的時間延遲的信號至長度較長的導線，且各驅動模塊提供具有相對大的時間延遲的信號至長度較短的導線，以使接收端，也就是連接至各導線的各像素，所看到的信號時間延遲是相同的，以使各像素可以在相仿的操作時間中更新數(shù)據(jù)，而避免了V字區(qū)塊的問題。

雖然本發(fā)明以前述的實施例揭露如上，然其并非用以限定本發(fā)明。在不脫離本發(fā)明的精神和范圍內，所為的更動與潤飾，均屬本發(fā)明的專利保護范圍。關于本發(fā)明所界定的保護范圍請參考所附的申請專利范圍。