本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種柵極驅(qū)動(dòng)單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)：

隨著顯示技術(shù)的不斷發(fā)展，顯示器已經(jīng)逐漸被各種電子設(shè)備如：移動(dòng)電話(huà)、個(gè)人數(shù)字助理(英文:Personal Digital Assistant,簡(jiǎn)稱(chēng)：PDA)、數(shù)碼相機(jī)、計(jì)算機(jī)屏幕或筆記本計(jì)算機(jī)屏幕所廣泛應(yīng)用。

近些年來(lái)顯示器的發(fā)展呈現(xiàn)出了高集成度，低成本的發(fā)展趨勢(shì)。其中一項(xiàng)非常重要的技術(shù)就是GOA(英文全稱(chēng)：Gate Driver on Array，中文全稱(chēng)：集成柵極驅(qū)動(dòng)電路)技術(shù)量產(chǎn)化的實(shí)現(xiàn)。利用GOA技術(shù)將柵極驅(qū)動(dòng)電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅(qū)動(dòng)集成電路部分，以從材料成本和制作工藝兩方面降低產(chǎn)品成本。這種利用GOA技術(shù)集成在陣列基板上的柵極開(kāi)關(guān)電路也稱(chēng)為柵極驅(qū)動(dòng)電路或移位寄存器電路，傳統(tǒng)的柵極驅(qū)動(dòng)電路由多個(gè)柵極驅(qū)動(dòng)單元級(jí)聯(lián)組成，目前，大多數(shù)柵極驅(qū)動(dòng)電路均是以傳統(tǒng)的4T1C電路為基礎(chǔ)構(gòu)成的驅(qū)動(dòng)電路，此類(lèi)柵極驅(qū)動(dòng)電路中，前一級(jí)柵極驅(qū)動(dòng)單元的輸出作為本級(jí)柵極驅(qū)動(dòng)單元的觸發(fā)信號(hào)，下一級(jí)柵極驅(qū)動(dòng)單元的輸出作為本級(jí)柵極驅(qū)動(dòng)單元的復(fù)位信號(hào)，因此需要下一級(jí)柵極驅(qū)動(dòng)單元的輸出才能實(shí)現(xiàn)本級(jí)柵極驅(qū)動(dòng)單元的復(fù)位，這樣上下兩級(jí)柵極驅(qū)動(dòng)單元具有很強(qiáng)的關(guān)聯(lián)性，當(dāng)下一級(jí)柵極驅(qū)動(dòng)單元輸出發(fā)生故障時(shí)，會(huì)對(duì)本級(jí)柵極驅(qū)動(dòng)單元的輸出造成影響，因此如何減小上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升柵極驅(qū)動(dòng)電路的容錯(cuò)能力成為亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供一種柵極驅(qū)動(dòng)單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，用于減小上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升柵極驅(qū)動(dòng)電路的容錯(cuò)能力。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種柵極驅(qū)動(dòng)單元，包括：輸入模塊、控制模塊、儲(chǔ)能模塊、復(fù)位模塊以及輸出模塊；

所述輸入模塊連接第一電平端、信號(hào)輸入端以及第一節(jié)點(diǎn)，用于在所述信號(hào)輸入端的輸入信號(hào)的控制下將所述第一節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊；

所述控制模塊連接所述第一電平端、第二電平端、第一時(shí)鐘信號(hào)端、信號(hào)輸出端以及第二節(jié)點(diǎn)，用于在所述第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)、所述信號(hào)輸入端的輸入信號(hào)以及所述信號(hào)輸出端的輸出信號(hào)的控制下將所述第二節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊或者在所述信號(hào)輸入端的輸入信號(hào)、所述信號(hào)輸出端的輸出信號(hào)的控制下將所述第二節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊；

所述儲(chǔ)能模塊連接所述第一節(jié)點(diǎn)與所述信號(hào)輸出端，用于存儲(chǔ)所述第一節(jié)點(diǎn)的電壓以及使所述第一節(jié)點(diǎn)的電壓與所述信號(hào)輸出端的電壓發(fā)生等勢(shì)跳變；

所述復(fù)位模塊連接所述信號(hào)輸出端、所述第一節(jié)點(diǎn)、所述第二節(jié)點(diǎn)以及所述第二電平端，用于在所述第二節(jié)點(diǎn)的電壓的控制下將所述第一節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊以及將所述信號(hào)輸出端的電壓與所述第二電平端的電壓拉齊；

所述輸出模塊連接所述第一節(jié)點(diǎn)、所述信號(hào)輸出端以及第二時(shí)鐘信號(hào)端，用于在所述第一節(jié)點(diǎn)的電壓的控制下將所述第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)在所述信號(hào)輸出端輸出。

可選的，所述輸入模塊包括：第一晶體管和第二晶體管；

所述第一晶體管的第一端與所述第一晶體管的柵極均連接所述第一電平端，所述第一晶體管的第二端連接所述第二晶體管的第一端；

所述第二晶體管的第二端連接所述第一節(jié)點(diǎn)，所述第二晶體管的柵極連接所述信號(hào)輸入端。

可選的，所述控制模塊包括：第三晶體管、第四晶體管、第五晶體管以及第一電容；

所述第三晶體管的第一端連接所述第一電平端，所述第三晶體管的第二端連接所述第二節(jié)點(diǎn)，所述第三晶體管的柵極連接所述第一時(shí)鐘信號(hào)端；

所述第四晶體管的第一端連接所述第二節(jié)點(diǎn)，所述第四晶體管的第二端連接所述第二電平端，所述第四晶體管的柵極連接所述信號(hào)輸入端；

所述第五晶體管的第一端連接所述第二節(jié)點(diǎn)，所述第五晶體管的第二端連接所述第二電平端，所述第五晶體管的柵極連接所述信號(hào)輸出端；

所述第一電容的第一端連接所述第二節(jié)點(diǎn)，所述第一電容的第二端連接所述第二電平端。

可選的，所述儲(chǔ)能模塊包括：第二電容；

所述第二電容的第一極連接所述第一節(jié)點(diǎn)，所述第二電容的第二極連接所述信號(hào)輸出端。

可選的，所述復(fù)位模塊包括：第六晶體管和第七晶體管；

所述第六晶體管的第一端連接所述第一節(jié)點(diǎn)，所述第六晶體管的第二端連接所述第二電平端，所述第六晶體管的柵極連接所述第二節(jié)點(diǎn)；

所述第七晶體管的第一端連接所述信號(hào)輸出端，所述第七晶體管的第二端連接所述第二電平端，所述第七晶體管的柵極連接所述第二節(jié)點(diǎn)。

可選的，所述輸出模塊包括：第八晶體管；

所述第八晶體管的第一端連接所述第二時(shí)鐘信號(hào)端，所述第八晶體管的第二端連接所述信號(hào)輸出端，所述第八晶體管的柵極連接所述第一節(jié)點(diǎn)。

可選的，所述輸出模塊還包括：第九晶體管；

所述第九晶體管的第一端連接所述第二時(shí)鐘信號(hào)端，所述第九晶體管的第二端與所述第九晶體管的柵極均連接所述信號(hào)輸出端。

所述第九晶體管的第一端連接所述第二時(shí)鐘信號(hào)端，所述第九晶體管的第二端與所述第九晶體管的柵極均連接所述信號(hào)輸出端。

可選的，各晶體管均為N型晶體管或者各晶體管均為P型晶體管。

第二方面，提供一種柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)第一方面所述的柵極驅(qū)動(dòng)單元，所述方法包括：

第一階段，所述輸入模塊在所述信號(hào)輸入端的輸入信號(hào)的控制下將所述第一節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊；所述控制模塊在所述信號(hào)輸入端的輸入信號(hào)、所述信號(hào)輸出端的輸出信號(hào)的控制下將所述第二節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊；

第二階段，所述輸出模塊在所述第一節(jié)點(diǎn)的電壓的控制下將所述第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)在所述信號(hào)輸出端輸出；所述控制模塊在所述信號(hào)輸入端的輸入信號(hào)、所述信號(hào)輸出端的輸出信號(hào)的控制下將所述第二節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊；所述儲(chǔ)能模塊使所述第一節(jié)點(diǎn)的電壓與所述信號(hào)輸出端的電壓發(fā)生等勢(shì)跳變；

第三階段，所述控制模塊在所述第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)、所述信號(hào)輸入端的輸入信號(hào)以及所述信號(hào)輸出端的輸出信號(hào)的控制下將所述第二節(jié)點(diǎn)的電壓與所述第一電平端的電壓拉齊；所述復(fù)位模塊在所述第二節(jié)點(diǎn)的電壓的控制下將所述第一節(jié)點(diǎn)的電壓與所述第二電平端的電壓拉齊以及將所述信號(hào)輸出端的電壓與所述第二電平端的電壓拉齊。

第三方面，提供一種柵極驅(qū)動(dòng)電路，包括至少兩個(gè)級(jí)聯(lián)的第一方面所述的柵極驅(qū)動(dòng)單元；

第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端連接幀起始信號(hào)端，所述第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接所述第2級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端；

第n級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端連接第n-1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端，所述第n級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接所述第n+1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端；

其中，n為大于1的整數(shù)。

第四方面，提供一種顯示裝置，包括第三方面所述的柵極驅(qū)動(dòng)電路。

本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元包括：輸入模塊、控制模塊、儲(chǔ)能模塊、復(fù)位模塊以及輸出模塊；輸入模塊連接第一電平端、信號(hào)輸入端以及第一節(jié)點(diǎn)，用于在信號(hào)輸入端的輸入信號(hào)的控制下將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；控制模塊連接第一電平端、第二電平端、第一時(shí)鐘信號(hào)端、信號(hào)輸出端以及第二節(jié)點(diǎn)，用于在第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)、信號(hào)輸入端的輸入信號(hào)以及信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者在信號(hào)輸入端的輸入信號(hào)、信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊；儲(chǔ)能模塊連接第一節(jié)點(diǎn)與信號(hào)輸出端，用于存儲(chǔ)第一節(jié)點(diǎn)的電壓以及使第一節(jié)點(diǎn)的電壓與信號(hào)輸出端的電壓發(fā)生等勢(shì)跳變；復(fù)位模塊連接信號(hào)輸出端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及第二電平端，用于在第二節(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊以及將信號(hào)輸出端的電壓與第二電平端的電壓拉齊；輸出模塊連接第一節(jié)點(diǎn)、信號(hào)輸出端以及第二時(shí)鐘信號(hào)端，用于在第一節(jié)點(diǎn)的電壓的控制下將第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)在信號(hào)輸出端輸出，通過(guò)本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元可以使本級(jí)柵極驅(qū)動(dòng)單元在不需要下一級(jí)柵極驅(qū)動(dòng)單元的輸出情況下實(shí)現(xiàn)本級(jí)柵極驅(qū)動(dòng)單元的自復(fù)位，減小了上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升了柵極驅(qū)動(dòng)電路的容錯(cuò)能力。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明的實(shí)施例提供的柵極驅(qū)動(dòng)單元的示意性結(jié)構(gòu)圖；

圖2為本發(fā)明的實(shí)施例提供的柵極驅(qū)動(dòng)單元的電路圖；

圖3為本發(fā)明的實(shí)施例提供的顯示階段柵極驅(qū)動(dòng)單元各信號(hào)的時(shí)序圖；

圖4為本發(fā)明的實(shí)施例提供的柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法的步驟流程圖；

圖5為本發(fā)明的實(shí)施例提供的柵極驅(qū)動(dòng)電路的示意性結(jié)構(gòu)圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例提供的圖像放大方法及裝置進(jìn)行詳細(xì)描述，其中用相同的附圖標(biāo)記指示本文中的相同元件。在下面的描述中，為便于解釋?zhuān)o出了大量具體細(xì)節(jié)，以便提供對(duì)一個(gè)或多個(gè)實(shí)施例的全面理解。然而，很明顯，也可以不用這些具體細(xì)節(jié)來(lái)實(shí)現(xiàn)所述實(shí)施例。在其它例子中，以方框圖形式示出公知結(jié)構(gòu)和設(shè)備，以便于描述一個(gè)或多個(gè)實(shí)施例。

本發(fā)明所有實(shí)施例中采用的開(kāi)關(guān)晶體管和驅(qū)動(dòng)晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件，由于這里采用的開(kāi)關(guān)晶體管的源極、漏極是對(duì)稱(chēng)的，所以其源極、漏極是可以互換的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱(chēng)為源極，另一極稱(chēng)為漏極。按附圖中的形態(tài)規(guī)定開(kāi)關(guān)晶體管的中間端為柵極、信號(hào)輸入端為漏極、輸出端為源極。此外本發(fā)明實(shí)施例所采用的開(kāi)關(guān)晶體管包括P型開(kāi)關(guān)晶體管和N型開(kāi)關(guān)晶體管兩種，其中，P型開(kāi)關(guān)晶體管在柵極為低電平時(shí)導(dǎo)通，在柵極為高電平時(shí)截止，N型開(kāi)關(guān)晶體管為在柵極為高電平時(shí)導(dǎo)通，在柵極為低電平時(shí)截止。

本發(fā)明的實(shí)施例提供一種柵極驅(qū)動(dòng)單元，參照?qǐng)D1所示，該柵極驅(qū)動(dòng)單元包括：輸入模塊11、控制模塊12、儲(chǔ)能模塊13、復(fù)位模塊14以及輸出模塊15。

輸入模塊11連接第一電平端V1、信號(hào)輸入端Input以及第一節(jié)點(diǎn)a，用于在信號(hào)輸入端Input的輸入信號(hào)的控制下將第一節(jié)點(diǎn)a的電壓與第一電平端V1的電壓拉齊。

控制模塊12連接第一電平端V1、第二電平端V2、第一時(shí)鐘信號(hào)端CLKB、信號(hào)輸出端Output以及第二節(jié)點(diǎn)b，用于在第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)、信號(hào)輸入端Input的輸入信號(hào)以及信號(hào)輸出端Output的輸出信號(hào)的控制下將第二節(jié)點(diǎn)b的電壓與第一電平端V1的電壓拉齊或者在信號(hào)輸入端Input的輸入信號(hào)、信號(hào)輸出端Output的輸出信號(hào)的控制下將第二節(jié)點(diǎn)b的電壓與第二電平端V2的電壓拉齊。

儲(chǔ)能模塊13連接第一節(jié)點(diǎn)a與信號(hào)輸出端Output，用于存儲(chǔ)第一節(jié)點(diǎn)a的電壓以及使第一節(jié)點(diǎn)a的電壓與信號(hào)輸出端Output的電壓發(fā)生等勢(shì)跳變。

復(fù)位模塊14連接信號(hào)輸出端Output、第一節(jié)點(diǎn)a、第二節(jié)點(diǎn)b以及第二電平端V2，用于在第二節(jié)點(diǎn)b的電壓的控制下將第一節(jié)點(diǎn)a的電壓與第二電平端V2的電壓拉齊以及將信號(hào)輸出端Output的電壓與第二電平端V2的電壓拉齊。

輸出模塊15連接第一節(jié)點(diǎn)a、信號(hào)輸出端Output以及第二時(shí)鐘信號(hào)端CLK，用于在第一節(jié)點(diǎn)a的電壓的控制下將第二時(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)在信號(hào)輸出端Output輸出。

本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元包括：輸入模塊、控制模塊、儲(chǔ)能模塊、復(fù)位模塊以及輸出模塊；輸入模塊連接第一電平端、信號(hào)輸入端以及第一節(jié)點(diǎn)，用于在信號(hào)輸入端的輸入信號(hào)的控制下將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；控制模塊連接第一電平端、第二電平端、第一時(shí)鐘信號(hào)端、信號(hào)輸出端以及第二節(jié)點(diǎn)，用于在第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)、信號(hào)輸入端的輸入信號(hào)以及信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊或者在信號(hào)輸入端的輸入信號(hào)、信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊；儲(chǔ)能模塊連接第一節(jié)點(diǎn)與信號(hào)輸出端，用于存儲(chǔ)第一節(jié)點(diǎn)的電壓以及使第一節(jié)點(diǎn)的電壓與信號(hào)輸出端的電壓發(fā)生等勢(shì)跳變；復(fù)位模塊連接信號(hào)輸出端、第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及第二電平端，用于在第二節(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊以及將信號(hào)輸出端的電壓與第二電平端的電壓拉齊；輸出模塊連接第一節(jié)點(diǎn)、信號(hào)輸出端以及第二時(shí)鐘信號(hào)端，用于在第一節(jié)點(diǎn)的電壓的控制下將第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)在信號(hào)輸出端輸出，通過(guò)本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元可以使本級(jí)柵極驅(qū)動(dòng)單元在不需要下一級(jí)柵極驅(qū)動(dòng)單元的輸出情況下實(shí)現(xiàn)本級(jí)柵極驅(qū)動(dòng)單元的自復(fù)位，減小了上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升了柵極驅(qū)動(dòng)電路的容錯(cuò)能力。

進(jìn)一步的，參照?qǐng)D2所示，上述輸入模塊11包括：第一晶體管T1和第二晶體管T2。

第一晶體管T1的第一端與第一晶體管T1的柵極均連接第一電平端V1，第一晶體管T1的第二端連接第二晶體管T2的第一端。

第二晶體管T2的第二端連接第一節(jié)點(diǎn)a，第二晶體管T2的柵極連接信號(hào)輸入端Input。

上述控制模塊12包括：第三晶體管T3、第四晶體管T4、第五晶體管T5以及第一電容C1。

第三晶體管T3的第一端連接第一電平端V1，第三晶體管T3的第二端連接第二節(jié)點(diǎn)b，第三晶體管T3的柵極連接第一時(shí)鐘信號(hào)端CLKB。

第四晶體管T4的第一端連接第二節(jié)點(diǎn)b，第四晶體管T4的第二端連接第二電平端V2，第四晶體管T4的柵極連接信號(hào)輸入端Input。

第五晶體管T5的第一端連接第二節(jié)點(diǎn)b，第五晶體管T5的第二端連接第二電平端V2，第五晶體管T5的柵極連接信號(hào)輸出端Output。

第一電容C1的第一端連接第二節(jié)點(diǎn)b，第一電容C1的第二端連接第二電平端V2。

上述儲(chǔ)能模塊13包括：第二電容C2。

第二電容C2的第一極連接第一節(jié)點(diǎn)a，第二電容C2的第二極連接信號(hào)輸出端Output。

上述復(fù)位模塊14包括：第六晶體管T6和第七晶體管T7。

第六晶體管T6的第一端連接第一節(jié)點(diǎn)a，第六晶體管T6的第二端連接第二電平端V2，第六晶體管T6的柵極連接第二節(jié)點(diǎn)b。

第七晶體管T7的第一端連接信號(hào)輸出端Output，第七晶體管T7的第二端連接第二電平端V2，第七晶體管T7的柵極連接第二節(jié)點(diǎn)b。

上述輸出模塊15包括：第八晶體管T8。

第八晶體管T8的第一端連接第二時(shí)鐘信號(hào)端CLK，第八晶體管T8的第二端連接信號(hào)輸出端Output，第八晶體管T8的柵極連接第一節(jié)點(diǎn)a。

可選的，上述輸出模塊15還包括：第九晶體管T9。

第九晶體管T9的第一端連接第二時(shí)鐘信號(hào)端CLK，第九晶體管T9的第二端與第九晶體管T9的柵極均連接信號(hào)輸出端Output。

通過(guò)第九晶體管T9可以在信號(hào)輸出端Output輸出高電平信號(hào)時(shí)導(dǎo)通第九晶體管T9從而增強(qiáng)了本級(jí)柵極驅(qū)動(dòng)單元的輸出驅(qū)動(dòng)能力。

需要說(shuō)明的是，本發(fā)明實(shí)施例中的各晶體管均為N型晶體管或者各晶體管均為P型晶體管。

本發(fā)明再一實(shí)施例提供一種柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)上述實(shí)施例中的柵極驅(qū)動(dòng)單元進(jìn)行顯示，參照?qǐng)D3所示為顯示階段的時(shí)序狀態(tài)示意圖，其中，以圖2中所有開(kāi)關(guān)晶體管均為高電平導(dǎo)通的N型晶體管為例進(jìn)行說(shuō)明；圖3中包含信號(hào)輸入端Input的輸入信號(hào)、第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)、第一節(jié)點(diǎn)a的電壓、第二節(jié)點(diǎn)b的電壓、信號(hào)輸出端Output的輸出信號(hào)的時(shí)序狀態(tài)，其中，在顯示階段時(shí)第一電平端V1與第二電平端V2均提供穩(wěn)定電壓，示例性的，第一電平端V1的電壓可以為12V，第二電平端V2的電壓可以為0V，第二電平端V2還可以接地。如圖3所示，顯示階段包括五個(gè)時(shí)序狀態(tài)，包括：第一階段t1、第二階段t2、第三階段t3、第四階段t4以及第五階段t5。

進(jìn)一步的，參照?qǐng)D4所示為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法的步驟流程圖。

S1、第一階段，輸入模塊在信號(hào)輸入端的輸入信號(hào)的控制下將第一節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；控制模塊在信號(hào)輸入端的輸入信號(hào)、信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊。

具體的，第一階段t1，因?yàn)樾盘?hào)輸入端Input的輸入信號(hào)與第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)均為高電平，所以第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4導(dǎo)通，通過(guò)設(shè)置第三晶體管T3、第四晶體管T4的尺寸比例，使第一電容C1通過(guò)第四晶體管T4放電從而使得第二節(jié)點(diǎn)b為低電平，因?yàn)榈诙?jié)點(diǎn)b為低電平，所以第六晶體管T6、第七晶體管T7截止保證柵極驅(qū)動(dòng)單元正常輸出，因?yàn)榈谝痪w管T1、第二晶體管T2導(dǎo)通，所以第二電容C2進(jìn)行充電使得第一節(jié)點(diǎn)a為高電平，因此第八晶體管T8導(dǎo)通，又因?yàn)榈诙r(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)為低電平，所以信號(hào)輸出端Output輸出為低電平，所以第五晶體管T5截止，此階段又稱(chēng)為預(yù)充電階段。

S2、第二階段，輸出模塊在第一節(jié)點(diǎn)的電壓的控制下將第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)在信號(hào)輸出端輸出；控制模塊在信號(hào)輸入端的輸入信號(hào)、信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊；儲(chǔ)能模塊使第一節(jié)點(diǎn)的電壓與信號(hào)輸出端的電壓發(fā)生等勢(shì)跳變。

具體的，第二階段t2，因?yàn)樾盘?hào)輸入端Input的輸入信號(hào)與第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)均為低電平，所以第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4截止，由于第二電容C2的自舉效應(yīng)，a點(diǎn)電位被進(jìn)一步被拉升，因此第八晶體管T8被充分導(dǎo)通，因?yàn)榈谌w管T3截止，所以第二節(jié)點(diǎn)b為低電平，第六晶體管T6、第七晶體管T7截止保證柵極驅(qū)動(dòng)單元正常輸出，又因?yàn)榈诙r(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)為高電平，第八晶體管T8導(dǎo)通，所以信號(hào)輸出端Output輸出第二時(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)；因?yàn)樾盘?hào)輸出端Output輸出高電平，所以第五晶體管T5導(dǎo)通，進(jìn)一步保證第二節(jié)點(diǎn)b為低電平；此階段又稱(chēng)為輸出階段。

需要說(shuō)明的是，當(dāng)信號(hào)輸出端Output的輸出信號(hào)為高電平時(shí)，第五晶體管T5導(dǎo)通，進(jìn)一步保證了第二節(jié)點(diǎn)b為低電平，同時(shí)第九晶體管T9導(dǎo)通，增強(qiáng)了柵極驅(qū)動(dòng)單元的輸出驅(qū)動(dòng)能力。

S3、第三階段，控制模塊在第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)、信號(hào)輸入端的輸入信號(hào)以及信號(hào)輸出端的輸出信號(hào)的控制下將第二節(jié)點(diǎn)的電壓與第一電平端的電壓拉齊；復(fù)位模塊在第二節(jié)點(diǎn)的電壓的控制下將第一節(jié)點(diǎn)的電壓與第二電平端的電壓拉齊以及將信號(hào)輸出端的電壓與第二電平端的電壓拉齊。

具體的，第三階段t3，因?yàn)樾盘?hào)輸入端Input的輸入信號(hào)與第二時(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)均為低電平，第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)為高電平，所以第三晶體管T3導(dǎo)通，第二晶體管T2，第四晶體管T4，第五晶體管T5，第八晶體管T8，第九晶體管T9截止，因此第二節(jié)點(diǎn)b電位上升，同時(shí)第一電容C1通過(guò)第三晶體管T3充電，由于第二節(jié)點(diǎn)b的電位上升為高電平，所以第六晶體管T6與第七晶體管T7導(dǎo)通，第一節(jié)點(diǎn)a與信號(hào)輸出端Output的輸出信號(hào)的電位均被拉低，保持低電平，因此第一節(jié)點(diǎn)a與信號(hào)輸出端Output在此階段均被復(fù)位，此階段又稱(chēng)為復(fù)位階段。

進(jìn)一步的，參照?qǐng)D3所示，在第四階段t4與第五階段t5中，由于第一電容C1的作用使得第二節(jié)點(diǎn)b保持高電平，因此第一節(jié)點(diǎn)a與信號(hào)輸出端Output的輸出信號(hào)為低電平，從而使得信號(hào)輸入端Input也為低電平，第一時(shí)鐘信號(hào)端CLKB的第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)端CLK的第二時(shí)鐘信號(hào)保持相位相反并對(duì)柵極驅(qū)動(dòng)單元提供時(shí)鐘信號(hào)。

再進(jìn)一步的，上述實(shí)施例中的柵極驅(qū)動(dòng)單元中所有晶體管還可以均為低電平導(dǎo)通的P型晶體管，若所有晶體管均為P型晶體管，則只需要重新調(diào)整柵極驅(qū)動(dòng)單元各個(gè)輸入信號(hào)的時(shí)序狀態(tài)即可，例如：將圖3中時(shí)鐘信號(hào)端的時(shí)鐘信號(hào)調(diào)整為相反的相位，其他信號(hào)也調(diào)整為相位相反的時(shí)序信號(hào)，上述柵極驅(qū)動(dòng)單元中也可以同時(shí)采用N型晶體管和P型晶體管，此時(shí)需保證柵極驅(qū)動(dòng)單元中通過(guò)同一個(gè)時(shí)序信號(hào)或電壓控制的晶體管需要采用相同的類(lèi)型，當(dāng)然這都是本領(lǐng)域的技術(shù)人員依據(jù)本發(fā)明的實(shí)施例可以做出的合理變通方案，因此均應(yīng)為本發(fā)明的保護(hù)范圍，然而考慮到晶體管的制程工藝，由于不同類(lèi)型的晶體管的有源層摻雜材料不相同，因此反相器中采用統(tǒng)一類(lèi)型的晶體管更有利于柵極驅(qū)動(dòng)單元的制程工藝。

本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法可以使本級(jí)柵極驅(qū)動(dòng)單元在不需要下一級(jí)柵極驅(qū)動(dòng)單元的輸出情況下實(shí)現(xiàn)本級(jí)柵極驅(qū)動(dòng)單元的自復(fù)位，減小了上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升了柵極驅(qū)動(dòng)電路的容錯(cuò)能力。

本發(fā)明再一實(shí)施例提供一種柵極驅(qū)動(dòng)電路，參照?qǐng)D5所示，包括至少兩個(gè)級(jí)聯(lián)的柵極驅(qū)動(dòng)單元。

第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端連接幀起始信號(hào)端STV，第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接第2級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端。

第n級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端連接第n-1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端，第n級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接第n+1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端。

其中，n為大于1的整數(shù)。

具體的，參照?qǐng)D5所示，該柵極驅(qū)動(dòng)電路包括若干個(gè)級(jí)聯(lián)的柵極驅(qū)動(dòng)單元，其中，第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端Input連接幀起始信號(hào)端STV，第1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端Output連接第2級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端和柵線G1，第2級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接第3級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端和柵線G2，該柵極驅(qū)動(dòng)電路的其他的柵極驅(qū)動(dòng)單元依照第2級(jí)柵極驅(qū)動(dòng)單元的方式連接，第n級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸出端連接第n+1級(jí)柵極驅(qū)動(dòng)單元的信號(hào)輸入端和柵線Gn。

每個(gè)柵極驅(qū)動(dòng)單元都連接第一時(shí)鐘信號(hào)端CLKB和第二時(shí)鐘信號(hào)端CLK，參照?qǐng)D5所示，通過(guò)兩個(gè)系統(tǒng)的時(shí)鐘信號(hào)clock1和clock2向每個(gè)柵極驅(qū)動(dòng)單元連接的時(shí)鐘信號(hào)端提供時(shí)鐘信號(hào)，其中,clock1與clock2的相位相反，且clock1與clock2均為占空比為50％的時(shí)鐘信號(hào)。第1級(jí)柵極驅(qū)動(dòng)單元的第二時(shí)鐘信號(hào)端CLK輸入clock1，第一時(shí)鐘信號(hào)端CLKB輸入clock2，第2級(jí)柵極驅(qū)動(dòng)單元的第二時(shí)鐘信號(hào)端CLK輸入clock2，第一時(shí)鐘信號(hào)端CLKB輸入clock1；對(duì)于第n級(jí)柵極驅(qū)動(dòng)單元，當(dāng)n為奇數(shù)時(shí)，第n級(jí)柵極驅(qū)動(dòng)單元的第二時(shí)鐘信號(hào)端輸入clock1，第一時(shí)鐘信號(hào)端CLKB輸入clock2；當(dāng)n為偶數(shù)時(shí)，第n級(jí)柵極驅(qū)動(dòng)單元的第二時(shí)鐘信號(hào)端輸入clock2，第一時(shí)鐘信號(hào)端CLKB輸入clock1；圖5中以n為偶數(shù)為例進(jìn)行說(shuō)明。

本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)單元包括：輸入模塊、控制模塊、儲(chǔ)能模塊、復(fù)位模塊以及輸出模塊，通過(guò)本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路可以使本級(jí)柵極驅(qū)動(dòng)單元在不需要下一級(jí)柵極驅(qū)動(dòng)單元的輸出情況下實(shí)現(xiàn)本級(jí)柵極驅(qū)動(dòng)單元的自復(fù)位，減小了上下兩級(jí)柵極驅(qū)動(dòng)單元的互相影響從而提升了柵極驅(qū)動(dòng)電路的容錯(cuò)能力。

本發(fā)明一實(shí)施例提供一種顯示裝置，包括上述實(shí)施例提供的柵極驅(qū)動(dòng)電路。

另外，顯示裝置可以為：液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。