本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別是涉及一種顯示裝置及顯示方法。

背景技術(shù)：

隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，網(wǎng)絡(luò)管理可以劃分為帶外管理(out-of-band)和帶內(nèi)管理(in-band)。實(shí)現(xiàn)帶外管理的帶外管理系統(tǒng)由控制臺服務(wù)器，遠(yuǎn)程KVM(Keyboard Video Mouse)，電源管理器，以及網(wǎng)絡(luò)基站管理器組成。

帶外管理系統(tǒng)中，需要設(shè)置一個(gè)管理芯片，該管理芯片集成了顯示處理功能，即能夠?yàn)楸镜仫@示提供顯示數(shù)據(jù)，也能夠?qū)⒈镜氐娘@示數(shù)據(jù)提供給遠(yuǎn)端的設(shè)備。但是，該管理芯片開發(fā)難度大，所用的開發(fā)周期長，導(dǎo)致開發(fā)成本高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題在于提供一種顯示裝置及顯示方法，從而能夠提供一種成本低廉的遠(yuǎn)程顯示設(shè)計(jì)方案。

為此，本發(fā)明解決技術(shù)問題的技術(shù)方案是：

一種顯示裝置，所述裝置包括：

顯示驅(qū)動芯片，以及現(xiàn)場可編程邏輯門陣列FPGA；

所述顯示驅(qū)動芯片通過視頻數(shù)字輸出VDO鏈路與所述FPGA相連；

所述顯示驅(qū)動芯片接收視頻數(shù)據(jù)，所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA，所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，

所述FPGA接收操作數(shù)據(jù)，所述操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)；

所述顯示驅(qū)動芯片接收圖像數(shù)據(jù)，所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA，所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示，所述圖像數(shù)據(jù)用于表征所述操作數(shù)據(jù)的操作內(nèi)容；

所述FPGA將所述操作數(shù)據(jù)和所述圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將所述第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述裝置還包括：

可信芯片；

所述可信芯片獲取所述FPGA的啟動數(shù)據(jù)，根據(jù)所述FPGA的啟動數(shù)據(jù)度量所述FPGA的可信度。

在一個(gè)例子中，所述裝置還包括：

信號連接器，所述信號連接器通過第一PCIE鏈路與所述顯示驅(qū)動芯片相連，所述信號連接器通過第一LPC鏈路與所述可信芯片相連，所述信號連接器與所述FPGA之間包括第一通用串行總線USB鏈路和第二LPC鏈路；

所述顯示驅(qū)動芯片接收所述信號連接器通過所述第一PCIE鏈路發(fā)送的所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)；

所述FPGA接收所述信號連接器通過所述第一USB鏈路發(fā)送的所述操作數(shù)據(jù)；

所述FPGA將所述啟動數(shù)據(jù)通過所述第一LPC鏈路發(fā)送至所述信號連接器，所述信號連接器將所述啟動數(shù)據(jù)通過所述第二LPC鏈路發(fā)送至所述可信芯片。

在一個(gè)例子中，所述裝置還包括：

南橋芯片；

所述南橋芯片接收所述操作數(shù)據(jù)，根據(jù)所述操作數(shù)據(jù)獲得所述圖像數(shù)據(jù)，通過第二PCIE鏈路向所述信號連接器發(fā)送所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)，通過第二USB鏈路向所述信號連接器發(fā)送操作數(shù)據(jù)。

一種顯示方法，所述方法包括：

顯示驅(qū)動芯片接收視頻數(shù)據(jù)；

所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)通過所述VDO鏈路發(fā)送至FPGA；

所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述方法還包括：

所述FPGA接收操作數(shù)據(jù)，所述操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)；

所述顯示驅(qū)動芯片接收圖像數(shù)據(jù)，所述圖像數(shù)據(jù)用于表征所述操作數(shù)據(jù)的操作內(nèi)容；

所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA；

所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述操作數(shù)據(jù)和所述圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將所述第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述方法還包括：

可信芯片獲取所述FPGA的啟動數(shù)據(jù)，根據(jù)所述FPGA的啟動數(shù)據(jù)度量所述FPGA的可信度。

在一個(gè)例子中，

所述顯示驅(qū)動芯片接收視頻數(shù)據(jù)包括：

所述顯示驅(qū)動芯片接收信號連接器通過第一PCIE鏈路發(fā)送的所述視頻數(shù)據(jù)；

所述顯示驅(qū)動芯片接收圖像數(shù)據(jù)包括：

所述顯示驅(qū)動芯片接收所述信號連接器通過所述第一PCIE鏈路發(fā)送的所述圖像數(shù)據(jù)；

所述FPGA接收操作數(shù)據(jù)包括：

所述FPGA接收所述信號連接器通過第一USB鏈路發(fā)送的所述操作數(shù)據(jù)。

所述可信芯片獲取所述FPGA的啟動數(shù)據(jù)包括：

所述FPGA將所述啟動數(shù)據(jù)通過所述第一LPC鏈路發(fā)送至所述信號連接器，所述信號連接器將所述啟動數(shù)據(jù)通過所述第二LPC鏈路發(fā)送至所述可信芯片。

在一個(gè)例子中，

所述南橋芯片接收所述操作數(shù)據(jù)，根據(jù)所述操作數(shù)據(jù)獲得所述圖像數(shù)據(jù)，通過第二PCIE鏈路向所述信號連接器發(fā)送所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)，通過第二USB鏈路向所述信號連接器發(fā)送操作數(shù)據(jù)。

通過上述技術(shù)方案可知，本發(fā)明有如下有益效果：

本發(fā)明實(shí)施例提供了顯示裝置及顯示方法，顯示驅(qū)動芯片通過視頻數(shù)字輸出VDO鏈路與FPGA相連；顯示驅(qū)動芯片接收視頻數(shù)據(jù)，顯示驅(qū)動芯片將視頻數(shù)據(jù)通過VDO鏈路發(fā)送至所述FPGA，顯示驅(qū)動芯片將視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；FPGA將視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。采用顯示驅(qū)動芯片實(shí)現(xiàn)對視頻數(shù)據(jù)的本地顯示，顯示驅(qū)動芯片將視頻數(shù)據(jù)發(fā)送至FPGA，由FPGA將視頻數(shù)據(jù)壓縮后發(fā)送到遠(yuǎn)端設(shè)備，實(shí)現(xiàn)視頻數(shù)據(jù)的遠(yuǎn)端顯示。將顯示功能采用硬件實(shí)現(xiàn)，軟件處理功能采用FPGA實(shí)現(xiàn)，將顯示功能與軟件處理功能分開，減小采用軟件實(shí)現(xiàn)顯示功能的開發(fā)難度，縮短開發(fā)周期，進(jìn)而降低開發(fā)成本。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的顯示裝置結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的顯示裝置另一實(shí)例結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的顯示裝置再一實(shí)例結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的顯示裝置又一實(shí)例結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的顯示裝置又一實(shí)例結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的顯示方法流程示意圖；

圖7為本發(fā)明實(shí)施例提供的顯示方法另一實(shí)例流程示意圖。

具體實(shí)施方式

為了給出成本低廉的遠(yuǎn)程顯示的實(shí)現(xiàn)方案，本發(fā)明實(shí)施例提供了一種顯示裝置及顯示方法，以下結(jié)合說明書附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明。

現(xiàn)有技術(shù)中，為了在帶外管理系統(tǒng)中實(shí)現(xiàn)遠(yuǎn)程顯示，在該帶外管理系統(tǒng)中設(shè)置基板管理控制器(Baseboard Management Controller，BMC)，該BMC采用由信驊科技公司生產(chǎn)的AST系列芯片(AST2300，AST2400，或者AST2500)，該芯片提供軟件實(shí)現(xiàn)的顯示處理功能，能夠?qū)崿F(xiàn)本地顯示；該芯片還提供數(shù)據(jù)處理功能，也能夠?qū)崿F(xiàn)遠(yuǎn)程顯示。但是，該芯片成本高，進(jìn)而提高BMC系統(tǒng)的實(shí)現(xiàn)成本。

本發(fā)明提供了一種成本低廉的顯示裝置，該顯示裝置能夠替代BMC系統(tǒng)中的AST系列芯片，從而降低BMC系統(tǒng)的實(shí)現(xiàn)成本。

圖1為本發(fā)明實(shí)施例提供的一種顯示裝置結(jié)構(gòu)示意圖，包括：

顯示驅(qū)動芯片101，以及現(xiàn)場可編程邏輯門陣列(Field－Programmable Gate Array，F(xiàn)PGA)102。

顯示驅(qū)動芯片101通過視頻數(shù)字輸出(Video Digital Output，VDO)鏈路與FPGA 102相連。

顯示驅(qū)動芯片101接收視頻數(shù)據(jù)，顯示驅(qū)動芯片101將視頻數(shù)據(jù)通過VDO鏈路發(fā)送至FPGA 102，顯示驅(qū)動芯片101將視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示。

FPGA 102將視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

顯示驅(qū)動芯片101可以采用慧榮科技(Silicon Motion)的型號為SM750的芯片。該顯示驅(qū)動芯片101與FPGA 102通過VDO鏈路相連。顯示驅(qū)動芯片101接收視頻數(shù)據(jù)，將該視頻數(shù)據(jù)發(fā)送到本地的顯示器進(jìn)行本地顯示，還將視頻數(shù)據(jù)通過VDO鏈路發(fā)送至FPGA 102。

顯示驅(qū)動芯片101與本地顯示器通過視頻圖形陣列((Video Graphics Array，VGA)鏈路與本地的顯示器相連，通過該VGA鏈路向本地的顯示器發(fā)送視頻數(shù)據(jù)，該視頻數(shù)據(jù)在本地的顯示器進(jìn)行顯示，實(shí)現(xiàn)本地顯示。

FPGA 102能夠?qū)崿F(xiàn)對視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將第一壓縮數(shù)據(jù)經(jīng)由網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。FPGA 102通過KVM鏈路將第一壓縮數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備。

遠(yuǎn)端設(shè)備通過KVM鏈路接收到第一壓縮數(shù)據(jù)后，有兩種顯示方式：

第一種顯示方式，遠(yuǎn)端設(shè)備的FPGA接收到第一壓縮數(shù)據(jù)后，對第一壓縮數(shù)據(jù)進(jìn)行解壓縮獲得該視頻數(shù)據(jù)。遠(yuǎn)端設(shè)備的FPGA將該視頻數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的南橋芯片。遠(yuǎn)端設(shè)備的南橋芯片將該視頻數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示驅(qū)動芯片，遠(yuǎn)端設(shè)備的顯示驅(qū)動芯片再將該視頻數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示器，由遠(yuǎn)端設(shè)備的顯示器進(jìn)行顯示。

第二種顯示方式，遠(yuǎn)端設(shè)備采用集成了顯示處理功能的BMC，則該BMC接收該第一壓縮數(shù)據(jù)，對第一壓縮數(shù)據(jù)進(jìn)行解壓縮獲得該視頻數(shù)據(jù)。BMC將該視頻數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示器，由遠(yuǎn)端設(shè)備的顯示器進(jìn)行顯示。

FPGA 102采用聯(lián)合圖像專家小組(Joint Photographic Experts Group，JPEG)壓縮方式對視頻數(shù)據(jù)進(jìn)行壓縮。當(dāng)然，還可以根據(jù)實(shí)際需要選擇其他壓縮方式對視頻數(shù)據(jù)進(jìn)行壓縮，這里不再一一贅述。

在一個(gè)實(shí)例中，該顯示裝置不僅能實(shí)現(xiàn)視頻數(shù)據(jù)的本地顯示和遠(yuǎn)端顯示，該顯示裝置還能夠?qū)崿F(xiàn)鼠標(biāo)數(shù)據(jù)和/或鍵盤數(shù)據(jù)的本地顯示和遠(yuǎn)端顯示。

FPGA接收操作數(shù)據(jù)，操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)。

顯示驅(qū)動芯片接收圖像數(shù)據(jù)，將圖像數(shù)據(jù)通過VDO鏈路發(fā)送至FPGA，并將圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示，圖像數(shù)據(jù)用于表征操作數(shù)據(jù)的操作內(nèi)容。

FPGA將操作數(shù)據(jù)和圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

FPGA 102接收操作數(shù)據(jù)，該操作數(shù)據(jù)包括鼠標(biāo)數(shù)據(jù)和/或鍵盤數(shù)據(jù)，即用戶通過鼠標(biāo)和/或鍵盤輸入的操作數(shù)據(jù)。

顯示驅(qū)動芯片101接收圖像數(shù)據(jù)，該圖像數(shù)據(jù)是對鼠標(biāo)數(shù)據(jù)和/或鍵盤數(shù)據(jù)進(jìn)行處理，所獲得的表示鼠標(biāo)和/或鍵盤操作內(nèi)容的位置圖像信息。例如，用戶移動鼠標(biāo)，點(diǎn)擊網(wǎng)頁鏈接地址，打開一個(gè)網(wǎng)頁，則該圖像數(shù)據(jù)即為鼠標(biāo)移動至網(wǎng)頁鏈接地址，打開該網(wǎng)絡(luò)連接地址對應(yīng)的網(wǎng)頁的一連串圖像。再例如，用戶通過鍵盤輸入文字，則該圖像數(shù)據(jù)即為用戶輸入文字過程的一連串圖像。顯示驅(qū)動芯片101將該圖像數(shù)據(jù)通過VGA鏈路發(fā)送到本地顯示器進(jìn)行本地顯示，并將該圖像數(shù)據(jù)發(fā)送至FPGA 102。

FPGA 102將所接收的操作數(shù)據(jù)，以及表示該操作數(shù)據(jù)的操作內(nèi)容的圖像數(shù)據(jù)進(jìn)行壓縮，獲得第二壓縮數(shù)據(jù)，將第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。FPGA 102通過KVM鏈路將第二壓縮數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備。FPGA 102對操作數(shù)據(jù)和圖像數(shù)據(jù)進(jìn)行壓縮，也可以采用JPEG的壓縮方式。

遠(yuǎn)端設(shè)備通過KVM鏈路接收到第一壓縮數(shù)據(jù)后，有兩種顯示方式：

第一種顯示方式，遠(yuǎn)端設(shè)備的FPGA接收到第二壓縮數(shù)據(jù)后，對第二壓縮數(shù)據(jù)進(jìn)行解壓縮獲得該操作數(shù)據(jù)和圖像數(shù)據(jù)。遠(yuǎn)端設(shè)備的FPGA將該操作數(shù)據(jù)和圖像數(shù)據(jù)發(fā)送至該遠(yuǎn)端設(shè)備的南橋芯片。遠(yuǎn)端設(shè)備的南橋芯片將該圖像數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示驅(qū)動芯片，遠(yuǎn)端設(shè)備的顯示驅(qū)動芯片將該圖像數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示器，由遠(yuǎn)端設(shè)備的顯示器進(jìn)行顯示。

第二種顯示方式，遠(yuǎn)端設(shè)備采用集成了顯示處理功能的BMC，則該BMC接收該第二壓縮數(shù)據(jù)，對第二壓縮數(shù)據(jù)進(jìn)行解壓縮獲得該操作數(shù)據(jù)和圖像數(shù)據(jù)。BMC將該圖像數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備的顯示器，由遠(yuǎn)端設(shè)備的顯示器進(jìn)行顯示。

從而，實(shí)現(xiàn)鼠標(biāo)數(shù)據(jù)和/或鍵盤數(shù)據(jù)的本地顯示和遠(yuǎn)端顯示。

這里需要說明的是，F(xiàn)PGA 102若同時(shí)接收到視頻數(shù)據(jù)，圖像數(shù)據(jù)和操作數(shù)據(jù)，可以將視頻數(shù)據(jù)，圖像數(shù)據(jù)和操作數(shù)據(jù)一起壓縮后，發(fā)送到遠(yuǎn)端設(shè)備實(shí)現(xiàn)遠(yuǎn)端顯示。也就是說，F(xiàn)PGA 102可以只將視頻數(shù)據(jù)壓縮后發(fā)送至遠(yuǎn)端設(shè)備，也可以只將圖像數(shù)據(jù)和操作數(shù)據(jù)壓縮后發(fā)送到遠(yuǎn)端設(shè)備，還可以將視頻數(shù)據(jù)，圖像數(shù)據(jù)和操作數(shù)據(jù)一起壓縮后發(fā)送到遠(yuǎn)端設(shè)備。

在一個(gè)例子中，如圖2所示，該裝置還包括一個(gè)可信芯片201：

可信芯片獲取FPGA的啟動數(shù)據(jù)，根據(jù)FPGA的啟動數(shù)據(jù)度量FPGA的可信度。

在FPGA啟動前，可信芯片能夠獲得FPGA的啟動數(shù)據(jù)，根據(jù)該啟動數(shù)據(jù)度量FPGA的可信度。若FPGA可信，則給該FPGA進(jìn)行上電，該FPGA可用；若FPGA不可信，則給不使用該FPGA。

本發(fā)明實(shí)施例中，該可信芯片既包括可信賴平臺模塊(Trusted Platform Module，TPM)，又包括可信密碼模塊(Trusted Cryptography Module，TCM)。

在另一個(gè)例子中，如圖3所示，該裝置還包括一個(gè)信號連接器301。：

信號連接器通過第一PCIE(Peripheral Component Interconnect Express，PCIE)鏈路與所述顯示驅(qū)動芯片相連，信號連接器通過第一LPC(Low Pin Count)鏈路與可信芯片相連，信號連接器與FPGA之間包括第一通用串行總線(Universal Serial Bus，USB)鏈路和第二LPC鏈路。

顯示驅(qū)動芯片接收信號連接器通過第一PCIE鏈路發(fā)送的視頻數(shù)據(jù)和/或圖像數(shù)據(jù)。

FPGA接收信號連接器通過第一USB鏈路發(fā)送的操作數(shù)據(jù)。

FPGA將啟動數(shù)據(jù)通過第一LPC鏈路發(fā)送至信號連接器，信號連接器將啟動數(shù)據(jù)通過第二LPC鏈路發(fā)送至可信芯片。

如圖3所示，信號連接器301接收到視頻數(shù)據(jù)，將該視頻數(shù)據(jù)通過第一PCIE鏈路發(fā)送至顯示驅(qū)動芯片101。在實(shí)際應(yīng)用中，若該裝置不設(shè)置信號連接器301，則顯示驅(qū)動芯片101可以與南橋芯片通過PCIE鏈路直接連接，接收該南橋芯片通過PCIE鏈路發(fā)送的視頻數(shù)據(jù)。

如圖3所示，信號連接器301接收到圖像數(shù)據(jù)和操作數(shù)據(jù)。信號連接器301將圖像數(shù)據(jù)通過第一PCIE鏈路發(fā)送至顯示驅(qū)動芯片101。在實(shí)際應(yīng)用中，若該裝置不設(shè)置信號連接器301，則顯示驅(qū)動芯片101可以與南橋芯片通過PCIE鏈路直接連接，接收該南橋芯片通過PCIE鏈路發(fā)送的圖像數(shù)據(jù)。信號連接器301將操作數(shù)據(jù)通過第一USB鏈路發(fā)送至FPGA 102。在實(shí)際應(yīng)用中，若該裝置不設(shè)置信號連接器301，則FPGA 102可以與南橋芯片通過USB鏈路直接連接，接收該南橋芯片通過USB鏈路發(fā)送的操作數(shù)據(jù)。

如圖3所示，F(xiàn)PGA 102將啟動數(shù)據(jù)通過第一LPC鏈路發(fā)送至信號連接器301，信號連接器301將啟動數(shù)據(jù)通過第二LPC鏈路發(fā)送至可信芯片201。在實(shí)際應(yīng)用中，若該裝置不設(shè)置信號連接器301，則FPGA 102可以與可信芯片201通過LPC鏈路直接連接，接收FPGA 102可以直接通過LPC鏈路向可信芯片201發(fā)送啟動數(shù)據(jù)。

如圖3所示，信號連接器301即為一個(gè)數(shù)據(jù)傳輸?shù)闹修D(zhuǎn)裝置，信號連接器301與FPGA 102之間通過多種類型的鏈路相連，能夠交互多種類型的數(shù)據(jù)信息。如圖4所示，信號連接器301與FPGA 102之間還包括集成電路總線(Inter-Integrated Circuit，IIC)鏈路，通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter，UART)鏈路，串行外設(shè)接口(Serial Peripheral Interface，SPI)鏈路，平臺環(huán)境式控制接口(Platform Environment Control Interface，PECI)鏈路，精簡吉比特介質(zhì)獨(dú)立接口(Reduced Gigabit Media Independent Interface，RGMII)鏈路等。

這里需要說明的是，具體實(shí)現(xiàn)時(shí)，該信號連接器301可以采用直插式內(nèi)存模塊(Small Outline Dual In-line Memory Module，SODIMM)實(shí)現(xiàn)，當(dāng)然還可以采用其他實(shí)現(xiàn)方式，這里不再一一贅述。

如圖5所示，該裝置還包括南橋芯片501：

南橋芯片接收操作數(shù)據(jù)，根據(jù)操作數(shù)據(jù)獲得圖像數(shù)據(jù)，通過第二PCIE鏈路向信號連接器發(fā)送視頻數(shù)據(jù)和/或圖像數(shù)據(jù)，通過第二USB鏈路向信號連接器發(fā)送操作數(shù)據(jù)。

南橋芯片501通過USB接口與鼠標(biāo)和鍵盤相連，能夠通過USB接口接收鼠標(biāo)和/或鍵盤的操作數(shù)據(jù)，并對操作數(shù)據(jù)進(jìn)行處理獲得圖像數(shù)據(jù)。南橋芯片501通過第二PCIE鏈路與信號連接器301相連，南橋芯片501通過第二USB鏈路與信號連接器301相連。南橋芯片501通過第二PCIE鏈路向信號連接器301發(fā)送視頻數(shù)據(jù)和/或圖像數(shù)據(jù)，南橋芯片501通過第二USB鏈路向信號連接器301發(fā)送操作數(shù)據(jù)。

圖5所示的裝置中，南橋芯片501將視頻數(shù)據(jù)通過第二PCIE鏈路發(fā)送至信號連接器301，信號連接器301再將該視頻數(shù)據(jù)通過第一PCIE鏈路發(fā)送至顯示驅(qū)動芯片101，顯示驅(qū)動芯片101將視頻數(shù)據(jù)通過VGA鏈路發(fā)送至本地顯示器進(jìn)行本地顯示，顯示驅(qū)動芯片101還將視頻數(shù)據(jù)通過VDO鏈路發(fā)送至FPGA 201，F(xiàn)PGA 201將該視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將第一壓縮數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備，實(shí)現(xiàn)視頻數(shù)據(jù)的遠(yuǎn)端顯示。

圖5所示的裝置中，南橋芯片501從USB接口獲得鼠標(biāo)和/或鍵盤的操作數(shù)據(jù)，對操作數(shù)據(jù)進(jìn)行處理獲得圖像數(shù)據(jù)。南橋芯片501將圖像數(shù)據(jù)通過第二PCIE鏈路發(fā)送至信號連接器301，信號連接器301再將該圖像數(shù)據(jù)通過第一PCIE鏈路發(fā)送至顯示驅(qū)動芯片101，顯示驅(qū)動芯片101將圖像數(shù)據(jù)通過VGA鏈路發(fā)送至本地顯示器進(jìn)行本地顯示，顯示驅(qū)動芯片101還將圖像數(shù)據(jù)通過VDO鏈路發(fā)送至FPGA 201，南橋芯片501還將操作數(shù)據(jù)通過第二USB鏈路發(fā)送至信號連接器301，信號連接器301再將該操作數(shù)據(jù)通過第一USB鏈路發(fā)送至FPGA 201。FPGA 201將該圖像數(shù)據(jù)和操作數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將第二壓縮數(shù)據(jù)發(fā)送至遠(yuǎn)端設(shè)備，實(shí)現(xiàn)操作數(shù)據(jù)的遠(yuǎn)端顯示。

由上述內(nèi)容可知，本發(fā)明實(shí)施例中采用顯示驅(qū)動芯片實(shí)現(xiàn)對視頻數(shù)據(jù)的本地顯示，顯示驅(qū)動芯片將視頻數(shù)據(jù)發(fā)送至FPGA，由FPGA將視頻數(shù)據(jù)壓縮后發(fā)送到遠(yuǎn)端設(shè)備，實(shí)現(xiàn)視頻數(shù)據(jù)的遠(yuǎn)端顯示。將顯示功能采用硬件實(shí)現(xiàn)，軟件處理功能采用FPGA實(shí)現(xiàn)，將顯示功能與軟件處理功能分開，減小采用軟件實(shí)現(xiàn)顯示功能的開發(fā)難度，縮短開發(fā)周期，進(jìn)而降低開發(fā)成本。

圖6為本發(fā)明實(shí)施例提供的顯示方法流程圖，包括：

601：顯示驅(qū)動芯片接收視頻數(shù)據(jù)。

602：所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)通過所述VDO鏈路發(fā)送至FPGA。

603：所述顯示驅(qū)動芯片將所述視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示。

604：所述FPGA將所述視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，如圖7所示，所述方法還包括：

701：所述FPGA接收操作數(shù)據(jù)，所述操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)。

702：所述顯示驅(qū)動芯片接收圖像數(shù)據(jù)，所述圖像數(shù)據(jù)用于表征所述操作數(shù)據(jù)的操作內(nèi)容。

703：所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA。

704：所述顯示驅(qū)動芯片將所述圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示。

705：所述FPGA將所述操作數(shù)據(jù)和所述圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將所述第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述方法還包括：

可信芯片獲取所述FPGA的啟動數(shù)據(jù)，根據(jù)所述FPGA的啟動數(shù)據(jù)度量所述FPGA的可信度。

在一個(gè)例子中，所述顯示驅(qū)動芯片接收視頻數(shù)據(jù)包括：

所述顯示驅(qū)動芯片接收信號連接器通過第一PCIE鏈路發(fā)送的所述視頻數(shù)據(jù)；

所述顯示驅(qū)動芯片接收圖像數(shù)據(jù)包括：

所述顯示驅(qū)動芯片接收所述信號連接器通過所述第一PCIE鏈路發(fā)送的所述圖像數(shù)據(jù)；

所述FPGA接收操作數(shù)據(jù)包括：

所述FPGA接收所述信號連接器通過第一USB鏈路發(fā)送的所述操作數(shù)據(jù)。

所述可信芯片獲取所述FPGA的啟動數(shù)據(jù)包括：

所述FPGA將所述啟動數(shù)據(jù)通過所述第一LPC鏈路發(fā)送至所述信號連接器，所述信號連接器將所述啟動數(shù)據(jù)通過所述第二LPC鏈路發(fā)送至所述可信芯片。

在一個(gè)例子中，所述南橋芯片接收所述操作數(shù)據(jù)，根據(jù)所述操作數(shù)據(jù)獲得所述圖像數(shù)據(jù)，通過第二PCIE鏈路向所述信號連接器發(fā)送所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)，通過第二USB鏈路向所述信號連接器發(fā)送操作數(shù)據(jù)。

圖6和圖7所示的方法，是與圖1所示的裝置對應(yīng)的方法，具體實(shí)現(xiàn)方法與圖1所示的裝置類似，參考圖1所示的方法的描述，這里不再贅述。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。