本發(fā)明涉及顯示裝置技術(shù)領(lǐng)域，更具體的說，涉及一種柵極掃描電路以及顯示面板。

背景技術(shù)：

隨著科學(xué)技術(shù)的不斷發(fā)展，越來(lái)越多的顯示裝置被廣泛的應(yīng)用于人們的日常生活以及工作當(dāng)中，為人們的日常生活以及工作帶來(lái)了巨大的便利，成為當(dāng)今人們不可或缺的重要工具。

顯示裝置實(shí)現(xiàn)顯示功能的主要部件是顯示面板。顯示面板需要通過柵極掃描電路按照預(yù)設(shè)的掃描順序逐一掃描柵極線，以便于驅(qū)動(dòng)顯示面板的像素進(jìn)行圖像顯示。柵極掃描電路由多個(gè)級(jí)聯(lián)的移位寄存器構(gòu)成，移位寄存器與柵極線一一對(duì)應(yīng)連接。

在逐一掃描柵極線時(shí)，柵極掃描電路的掃描順序一般具有正向掃描順序以及反向掃描順序。正向掃描順序即柵極掃描電路由第一條柵極線開始，由上至下的逐一掃描各條柵極線，直至掃描完最后一條柵極線。反向掃描順序即柵極掃描電路由最后一條柵極線開始，由下至上的逐一掃描各條柵極線，直至掃描完第一條柵極線。

現(xiàn)有的柵極掃描電路中，無(wú)論采用正向掃描順序還是采用反向掃描順序，均會(huì)導(dǎo)致移位寄存器中控制掃描方向的一個(gè)晶體管處于直流偏置狀態(tài)，在長(zhǎng)時(shí)間的顯示驅(qū)動(dòng)過程中，直流偏置問題會(huì)導(dǎo)致該晶體管的閾值電壓漂移，影響柵極掃描電路的穩(wěn)定性以及可靠性。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述問題，本發(fā)明提供了一種柵極掃描電路以及顯示面板，解決了移位寄存器中晶體管直流偏置問題，避免了晶體管的閾值電壓漂移，提高了柵極掃描電路的穩(wěn)定性以及可靠性。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種柵極掃描電路，其特征在于，包括：

在第一方向上依次排布的N個(gè)移位寄存器，N為大于4的正整數(shù)；

所述移位寄存器具有第一掃描順序控制端、第二掃描順序控制端、第一輸入端、第二輸入端以及輸出端；

N個(gè)所述移位寄存器在所述第一方向上依次為第1級(jí)移位寄存器-第N級(jí)移位寄存器；

當(dāng)掃描第n級(jí)移位寄存器時(shí)，對(duì)于第n級(jí)移位寄存器，其第一掃描順序控制端與第n-c級(jí)移位寄存器的輸出端連接，以獲取第一控制信號(hào)，其第二掃描順序控制端與第n+d級(jí)移位寄存器的輸出端連接，以獲取第二控制信號(hào)，其第一輸入端與第n-a級(jí)移位寄存器的輸出端連接，以獲取第一輸入信號(hào)，其第二輸入端與第n+b級(jí)移位寄存器的輸出端連接，以獲取第二輸入信號(hào)；

其中，n為正整數(shù)；a、b、c、d均為常數(shù)，且均為小于N的正整數(shù)，c-a≥1，d-b≥1。

可選的，在柵極掃描電路上述中，所述移位寄存器包括：掃描順序控制模塊、上拉模塊以及下拉模塊；

所述掃描順序控制模塊通過第一公共節(jié)點(diǎn)與所述上拉模塊以及所述下拉模塊連接；

所述掃描順序控制模塊根據(jù)所述第一掃描順序控制端輸入的第一控制信號(hào)、所述第二掃描順序控制端輸入的第二控制信號(hào)、所述第一輸入端輸入的第一輸入信號(hào)以及所述第二輸入端輸入的第二輸入信號(hào)，生成節(jié)點(diǎn)控制信號(hào)；

當(dāng)所述上拉模塊響應(yīng)所述節(jié)點(diǎn)控制信號(hào)時(shí)，所述上拉模塊用于使得所述輸出端輸出高電位；

當(dāng)所述下拉模塊響應(yīng)所述節(jié)點(diǎn)控制信號(hào)時(shí)，所述下拉模塊用于使得所述輸出端輸出低電位。

可選的，在柵極掃描電路上述中，所述掃描順序控制模塊包括：第一晶體管以及第二晶體管；

所述第一晶體管的柵極連接所述第一掃描順序控制端，其第一電極連接所述第一輸入端，其第二電極連接所述第一公共節(jié)點(diǎn)；

所述第二晶體管的柵極連接所述第二掃描順序控制端，其第一電極連接所述第二輸入端，其第二電極連接所述第一公共節(jié)點(diǎn)。

可選的，在柵極掃描電路上述中，所述上拉模塊包括：

儲(chǔ)能電容，所述儲(chǔ)能電容的第一極板與所述第一公共節(jié)點(diǎn)連接，其第二極板與所述輸出端連接；

第三晶體管，所述第三晶體管的柵極連接第二公共節(jié)點(diǎn)，其第一電極連接第三公共節(jié)點(diǎn)，其第二電極連接所述第一公共節(jié)點(diǎn)；

第四晶體管，所述第四晶體管的柵極連接第四公共節(jié)點(diǎn)，其第一電極連接第五公共節(jié)點(diǎn)，其第二電極連接所述第一公共節(jié)點(diǎn)；

第五晶體管，所述第五晶體管的柵極連接所述第一公共節(jié)點(diǎn)，其第一電極用于輸入時(shí)鐘信號(hào)，其第二電極連接所述輸出端；

其中，所述第三公共節(jié)點(diǎn)以及所述第五公共節(jié)點(diǎn)用于輸入所述低電位。

可選的，在柵極掃描電路上述中，所述下拉模塊包括：結(jié)構(gòu)對(duì)稱的第一支路以及第二支路。

可選的，在柵極掃描電路上述中，所述第一支路包括：

第六晶體管，所述第六晶體管的柵極以及第一電極用于輸入第一電壓信號(hào)，其第二電極與所述第二公共節(jié)點(diǎn)連接；

第七晶體管，所述第七晶體管的柵極用于輸入第二電壓信號(hào)，其第一電極與所述第三公共節(jié)點(diǎn)連接，其第二電極與所述第二公共節(jié)點(diǎn)連接；

第八晶體管，所述第八晶體管的柵極與所述第一公共節(jié)點(diǎn)連接，其第一電極與所述第二公共節(jié)點(diǎn)連接，其第二電極與所述第三公共節(jié)點(diǎn)連接；

第九晶體管，所述第九晶體管的柵極與所述第二公共節(jié)點(diǎn)連接，其第一電極與所述輸出端連接，其第二電極與所述第三公共節(jié)點(diǎn)連接。

可選的，在柵極掃描電路上述中，所述第二支路包括：

第十晶體管，所述第十晶體管的柵極以及第一電極用于輸入第二電壓信號(hào)，其第二電極與所述第四公共節(jié)點(diǎn)連接；

第十一晶體管，所述第十一晶體管的柵極用于輸入第一電壓信號(hào)，其第一電極與所述第五公共節(jié)點(diǎn)連接，其第二電極與所述第四公共節(jié)點(diǎn)連接；

第十二晶體管，所述第十二晶體管的柵極與所述第一公共節(jié)點(diǎn)連接，其第一電極與所述第四公共節(jié)點(diǎn)連接，其第二電極與所述第五公共節(jié)點(diǎn)連接；

第十三晶體管，所述第十三晶體管的柵極與所述第四公共節(jié)點(diǎn)連接，其第一電極與所述輸出端連接，其第二電極與所述第五公共節(jié)點(diǎn)連接。

可選的，在柵極掃描電路上述中，所述第一支路以及所述第二支路均用于輸入第一電壓信號(hào)以及第二電壓信號(hào)；

所述第一電壓信號(hào)以及所述第二電壓信號(hào)用于控制所述第一支路以及所述第二支路，使得所述第一支路以及所述第二支路交替的響應(yīng)所述節(jié)點(diǎn)控制信號(hào)。

可選的，在柵極掃描電路上述中，當(dāng)所述第一電壓信號(hào)為高電位，所述第二電壓信號(hào)為低電位時(shí)，所述第一支路用于響應(yīng)所述節(jié)點(diǎn)控制信號(hào)，使得所述輸出端輸出低電位；

當(dāng)所述第一電壓信號(hào)為低電位，所述第二電壓信號(hào)為高電位時(shí)，所述第二支路用于響應(yīng)所述節(jié)點(diǎn)控制信號(hào)，使得所述輸出端輸出低電位。

可選的，在柵極掃描電路上述中，a＝1，b＝1，c＝2，d＝2；

或，a＝2，b＝2，c＝4，d＝4；

或，a＝2，b＝2，c＝3，d＝3；

或，a＝2，b＝1，c＝3，d＝3。

本發(fā)明還提供了一種顯示面板，所述顯示面板包括：

N條平行設(shè)置的柵極線；

與所述柵極線連接的柵極掃描電路；

其中，所述柵極掃描電路為上述柵極掃描電路；所述柵極掃描電路中移位寄存器的輸出端與所述柵極線一一對(duì)應(yīng)連接。

通過上述描述可知，本發(fā)明技術(shù)方案提供的柵極掃描電路以及顯示面板中，對(duì)于當(dāng)前掃描的第n級(jí)移位寄存器，以第n-c級(jí)移位寄存器的輸出信號(hào)為第一控制信號(hào)，以第n+d級(jí)移位寄存器的輸出信號(hào)為第二控制信號(hào)，以第一輸入端與第n-a級(jí)移位寄存器的輸出信號(hào)為第一輸入信號(hào)，其第二輸入端與第n+b級(jí)移位寄存器的輸出信號(hào)為第二輸入信號(hào)，無(wú)論采用正向掃描還是采用反向掃描，可以使得在掃描任意一級(jí)移位寄存器時(shí)，移位寄存器中控制掃描方向的晶體管在處于關(guān)閉狀態(tài)時(shí)，控制掃描方向的晶體管在處于關(guān)閉狀態(tài)的大部分時(shí)間段內(nèi)，其控制端、第一電極以及第二電極均為低電位，進(jìn)而避免了控制掃描方向的晶體管出現(xiàn)直流偏置的問題，避免了控制掃描方向的晶體管的閾值電壓漂移，提高了柵極掃描電路的穩(wěn)定性以及可靠性。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種柵極掃描電路的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種移位寄存器的電路圖；

圖3為本發(fā)明實(shí)施例提供的一種正向掃描時(shí)序圖；

圖4為本發(fā)明實(shí)施例提供的一種反向掃描時(shí)序圖；

圖5a與圖5b為本發(fā)明實(shí)施例提供的另一種柵極掃描電路的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的另一種正向掃描時(shí)序圖；

圖7為圖6的局部放大圖；

圖8為本發(fā)明實(shí)施例提供的另一種反向掃描時(shí)序圖；

圖9為本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。

參考圖1，圖1為本發(fā)明實(shí)施例提供的一種柵極掃描電路的結(jié)構(gòu)示意圖，該柵極掃描電路包括：在第一方向Y上依次排布的N個(gè)移位寄存器11，N為大于4的正整數(shù)。

每一個(gè)所述移位寄存器11具有第一掃描順序控制端SET、第二掃描順序控制端RESET、第一輸入端FW、第二輸入端BW以及輸出端Gout。N個(gè)所述移位寄存器11在所述第一方向Y上依次為第1級(jí)移位寄存器ASG(1)-第N級(jí)移位寄存器ASG(N)。

當(dāng)掃描第n級(jí)移位寄存器ASG(n)時(shí)，對(duì)于第n級(jí)移位寄存器，其第一掃描順序控制端與第n-c級(jí)移位寄存器ASG(n-c)的輸出端連接，以獲取第一控制信號(hào)，其第二掃描順序控制端與第n+d級(jí)移位寄存器ASG(n+d)的輸出端連接，以獲取第二控制信號(hào)，其第一輸入端與第n-a級(jí)移位寄存器ASG(n-a)的輸出端連接，以獲取第一輸入信號(hào)，其第二輸入端與第n+b級(jí)移位寄存器ASG(n+b)的輸出端連接，以獲取第二輸入信號(hào)。

其中，n為正整數(shù)；a、b、c、d均為常數(shù)，且均為小于N的正整數(shù)，c-a≥1，d-b≥1。每個(gè)所述移位寄存器11還具有一個(gè)時(shí)鐘信號(hào)端CK，用于連接時(shí)鐘信號(hào)線12。時(shí)鐘信號(hào)線12的條數(shù)根據(jù)柵極掃描電路的時(shí)序以及移位寄存器11的接連關(guān)系設(shè)置，使得c+d≤A，A為時(shí)鐘信號(hào)線12的條數(shù)。

圖1所示實(shí)施方式中，示出了4條時(shí)鐘信號(hào)線12，依次為第一時(shí)鐘信號(hào)線CK1、第二時(shí)鐘信號(hào)線CK2、第三時(shí)鐘信號(hào)線CK3以及第四時(shí)鐘信號(hào)線CK4。

本發(fā)明實(shí)施例中，每個(gè)移位寄存器11以一個(gè)前級(jí)移位寄存器的輸出信號(hào)作為第一控制信號(hào)，以另一個(gè)前級(jí)移位寄存器的輸出信號(hào)作為第一輸入信號(hào)，以一個(gè)后級(jí)移位寄存器的輸出信號(hào)作為第二控制信號(hào)，以另一個(gè)后級(jí)移位寄存器的輸出信號(hào)作為第二輸入信號(hào)。第一控制信號(hào)、第二控制信號(hào)、第一輸入信號(hào)以及第二輸入信號(hào)均是其他移位寄存器的輸出信號(hào)，而移位寄存器的輸出信號(hào)僅在一個(gè)時(shí)鐘信號(hào)脈沖內(nèi)為高電位，在其他時(shí)間段內(nèi)均為低電位，進(jìn)而可以使得控制掃描方向的晶體管在處于關(guān)閉狀態(tài)的大部分時(shí)間段內(nèi)，其控制端、第一電極以及第二電極均同時(shí)為低電位，進(jìn)而避免了控制掃描方向的晶體管出現(xiàn)直流偏置的問題，避免了控制掃描方向的晶體管的閾值電壓漂移，提高了柵極掃描電路的穩(wěn)定性以及可靠性。

圖1中，示出了在第一方向Y上依次排布的五個(gè)移位寄存器11，這五個(gè)移位寄存器11依次為第n-2級(jí)移位寄存器ASG(n-2)、第n-1級(jí)移位寄存器ASG(n-1)、第n級(jí)移位寄存器ASG(n)、第n+1級(jí)移位寄存器ASG(n+1)以及第n+2級(jí)移位寄存器ASG(n+2)，這五個(gè)移位寄存器11的輸出信號(hào)依次為G(n-2)、G(n-2)、G(n)、G(n+1)以及G(n+2)。此時(shí)，a＝1，b＝1，c＝2，d＝2。第n-2級(jí)移位寄存器ASG(n-2)的時(shí)鐘端CK與第三時(shí)鐘信號(hào)線CK3連接。第n-1級(jí)移位寄存器ASG(n-1)的時(shí)鐘端CK與第四時(shí)鐘信號(hào)線CK4連接。第n級(jí)移位寄存器ASG(n)的時(shí)鐘端CK與第一時(shí)鐘信號(hào)線CK1連接。第n+1級(jí)移位寄存器ASG(n+1)的時(shí)鐘端CK與第二時(shí)鐘信號(hào)線CK2連接。第n+2級(jí)移位寄存器ASG(n+2)的時(shí)鐘端CK與第三時(shí)鐘信號(hào)線CK3連接。

該柵極掃描電路還包括：第一信號(hào)線，所述第一信號(hào)線用于為不存在前級(jí)移位寄存器作為第一控制信號(hào)的移位寄存器提供第一控制信號(hào)；第二信號(hào)線，所述第二信號(hào)線用于為不存在前級(jí)移位寄存器作為第一輸入信號(hào)的移位寄存器提供第一輸入信號(hào)；第三信號(hào)線，所述第三信號(hào)線用于為不存在后級(jí)移位寄存器作為第二控制信號(hào)的移位寄存器提供第二控制信號(hào)；第四信號(hào)線，所述第四信號(hào)線用于為不存在后級(jí)移位寄存器作為第二輸入信號(hào)的移位寄存器提供第二輸入信號(hào)。圖1中未示出所述第一信號(hào)線、所述第二信號(hào)線、所述第三信號(hào)線以及所述四信號(hào)線。如當(dāng)a＝1，b＝1，c＝2，d＝2時(shí)，對(duì)于第1級(jí)移位寄存器ASG(1)，沒有前級(jí)移位寄存器為第1級(jí)移位寄存器ASG(1)輸入第一控制信號(hào)以及第一輸入信號(hào)，則需要兩條信號(hào)線分別為第1級(jí)移位寄存器ASG(1)輸入第一控制信號(hào)以及第一輸入信號(hào)。對(duì)于第N級(jí)移位寄存器ASG(N)，沒有后級(jí)移位寄存器為第1級(jí)移位寄存器ASG(1)提供第二控制信號(hào)以及第二輸入信號(hào)，則需要兩條信號(hào)線分別為第N級(jí)移位寄存器ASG(N)提供第二控制信號(hào)以及第二輸入信號(hào)。

本發(fā)明實(shí)施例提供的柵極掃描電路中，所述移位寄存器11的結(jié)構(gòu)可以如圖2所示，圖2為本發(fā)明實(shí)施例提供的一種移位寄存器的電路圖，該移位寄存器包括：掃描順序控制模塊21、上拉模塊22以及下拉模塊23。

所述掃描順序控制模塊21通過第一公共節(jié)點(diǎn)P1與所述上拉模塊22以及所述下拉模塊23連接。所述掃描順序控制模塊21根據(jù)所述第一掃描順序控制端SET輸入的第一控制信號(hào)、所述第二掃描順序控制端RESET輸入的第二控制信號(hào)、所述第一輸入端FW輸入的第一輸入信號(hào)以及所述第二輸入端BW輸入的第二輸入信號(hào)，生成節(jié)點(diǎn)控制信號(hào)。當(dāng)所述上拉模塊22響應(yīng)所述節(jié)點(diǎn)控制信號(hào)時(shí)，所述上拉模塊22用于使得所述輸出端GOUT輸出高電位。當(dāng)所述下拉模塊23響應(yīng)所述節(jié)點(diǎn)控制信號(hào)時(shí)，所述下拉模塊23用于使得所述輸出端GOUT輸出低電位。

如圖2所示，所述掃描順序控制模塊21包括：第一晶體管M1以及第二晶體管M2；所述第一晶體管M1的柵極連接所述第一掃描順序控制端SET，其第一電極連接所述第一輸入端FW，其第二電極連接所述第一公共節(jié)點(diǎn)P1；所述第二晶體管M2的柵極連接所述第二掃描順序控制端RESET，其第一電極連接所述第二輸入端BW，其第二電極連接所述第一公共節(jié)點(diǎn)P1。

如圖2所示，所述上拉模塊22包括：儲(chǔ)能電容C、第三晶體管M3、第四晶體管M4以及第五晶體管M5。

所述儲(chǔ)能電容C的第一極板與所述第一公共節(jié)點(diǎn)P1連接，其第二極板與所述輸出端GOUT連接。所述第三晶體管M3的柵極連接第二公共節(jié)點(diǎn)P2，其第一電極連接第三公共節(jié)點(diǎn)P3，其第二電極連接所述第一公共節(jié)點(diǎn)P1。所述第四晶體管M4的柵極連接第四公共節(jié)點(diǎn)P4，其第一電極連接第五公共節(jié)點(diǎn)P5，其第二電極連接所述第一公共節(jié)點(diǎn)P1。所述第五晶體管M5的柵極連接所述第一公共節(jié)點(diǎn)P1，其第一電極用于輸入時(shí)鐘信號(hào)，其第二電極連接所述輸出端GOUT。所述第五晶體管M5的第一電極與時(shí)鐘信號(hào)端CK連接，以便于輸入時(shí)鐘信號(hào)。

其中，所述第三公共節(jié)點(diǎn)P3以及所述第五公共節(jié)點(diǎn)P5用于輸入所述低電位。可以使得所述第三公共節(jié)點(diǎn)P3以及所述第五公共節(jié)點(diǎn)P5均與輸入恒定低電位VGL的輸入端連接，以輸入所述低電位。

本發(fā)明實(shí)施例中，高電位為大于零的預(yù)設(shè)電壓，低電位為小于零的預(yù)設(shè)電壓，可以根據(jù)需求設(shè)計(jì)，在此不對(duì)高電位以及低電位的具體電壓進(jìn)行限定。

如圖2所示，所述下拉模塊23包括：結(jié)構(gòu)對(duì)稱的第一支路231以及第二支路232。

所述第一支路231包括：第六晶體管M6、第七晶體管M7、第八晶體管M8以及第九晶體管M9。所述第六晶體管M6的柵極以及第一電極用于輸入第一電壓信號(hào)V1，其第二電極與所述第二公共節(jié)點(diǎn)P2連接。所述第七晶體管M7的柵極用于輸入第二電壓信號(hào)V2，其第一電極與所述第三公共節(jié)點(diǎn)P3連接，其第二電極與所述第二公共節(jié)點(diǎn)P2連接。所述第八晶體管M8的柵極與所述第一公共節(jié)點(diǎn)P1連接，其第一電極與所述第二公共節(jié)點(diǎn)P2連接，其第二電極與所述第三公共節(jié)點(diǎn)P3連接。所述第九晶體管M9的柵極與所述第二公共節(jié)點(diǎn)P2連接，其第一電極與所述輸出端GOUT連接，其第二電極與所述第三公共節(jié)點(diǎn)P3連接。

所述第二支路232包括：第十晶體管M10、第十一晶體管M11、第十二晶體管M12以及第十三晶體管M13。所述第十晶體管M10的柵極以及第一電極用于輸入第二電壓信號(hào)V2，其第二電極與所述第四公共節(jié)點(diǎn)P4連接。所述第十一晶體管M11的柵極用于輸入第一電壓信號(hào)V1，其第一電極與所述第五公共節(jié)點(diǎn)P5連接，其第二電極與所述第四公共節(jié)點(diǎn)P4連接。所述第十二晶體管M12的柵極與所述第一公共節(jié)點(diǎn)P1連接，其第一電極與所述第四公共節(jié)點(diǎn)P4連接，其第二電極與所述第五公共節(jié)點(diǎn)P5連接。所述第十三晶體管M13的柵極與所述第四公共節(jié)點(diǎn)P4連接，其第一電極與所述輸出端GOUT連接，其第二電極與所述第五公共節(jié)點(diǎn)P5連接。

所述第一支路231以及所述第二支路232均用于輸入第一電壓信號(hào)V1以及第二電壓信號(hào)V2。所述第一電壓信號(hào)V1以及所述第二電壓信號(hào)V2用于控制所述第一支路231以及所述第二支路232，使得所述第一路231以及所述第二支路232交替的響應(yīng)所述節(jié)點(diǎn)控制信號(hào)。也就是說，當(dāng)任意移位寄存器11處于掃描狀態(tài)時(shí)，第一節(jié)點(diǎn)P1輸出所述節(jié)點(diǎn)控制信號(hào)，如果需要輸出端GOUT在持續(xù)的多個(gè)時(shí)鐘脈沖時(shí)序段內(nèi)持續(xù)輸出低電位時(shí)，下拉模塊23中第一支路231與第二支路232交替工作，這樣相對(duì)于采用一個(gè)支路持續(xù)控制輸出端GOUT輸出低電位的實(shí)施方式，能夠避免下路模塊23中晶體管的閾值電壓漂移，提高了電路的可靠性以及穩(wěn)定性。

本發(fā)明實(shí)施例中，移位寄存器11中所有晶體管均為NMOS，NMOS在高電位時(shí)導(dǎo)通，在低電位時(shí)關(guān)斷。需要是的是，本發(fā)明實(shí)施例所述柵極掃描電路中，移位寄存器11的結(jié)構(gòu)不局限于圖2所示實(shí)施方式，其他基于掃描順序控制模塊的移位寄存器都適用于本發(fā)明實(shí)施例所述柵極掃描電路。

在圖2所示實(shí)施方式中，當(dāng)所述第一電壓信號(hào)V1為高電位，所述第二電壓信號(hào)V2為低電位時(shí)，所述第一支路231用于響應(yīng)所述節(jié)點(diǎn)控制信號(hào)，使得所述輸出端GOUT輸出低電位。當(dāng)所述第一電壓信號(hào)V1為低電位，所述第二電壓信號(hào)V2為高電位時(shí)，所述第二支路232用于響應(yīng)所述節(jié)點(diǎn)控制信號(hào)，使得所述輸出端GOUT輸出低電位。

當(dāng)a＝1，b＝1，c＝2，d＝2時(shí)，對(duì)于上述電路結(jié)構(gòu)的移位寄存器，如果采用正向掃描方式，在第一方向Y上，由第1級(jí)移位寄存器ASG(1)開始逐一掃描各個(gè)移位寄存器11，直至掃描完第N級(jí)移位寄存器ASG(N)結(jié)束，此時(shí)的掃描時(shí)序圖如圖3所示，圖3為本發(fā)明實(shí)施例提供的一種正向掃描時(shí)序圖。圖3中，橫向虛線表示零電位，同一波形信號(hào)中，橫向虛線上方為高電位，下方為低電位。

在時(shí)間段T(即在第一掃描順序控制端SET的高電位開始至第二掃描順序控制端RESET的高電位結(jié)束時(shí)間段)外時(shí)，第一晶體管M1以及第二晶體管M2的控制端、第一電極以及第二電極均為低電位。可見，對(duì)于第一晶體管M1以及第二晶體管M2，在它們截止的狀態(tài)的絕大部分時(shí)間(時(shí)間段T以外的時(shí)間)，控制端、第一電極以及第二電極都是長(zhǎng)時(shí)間同時(shí)處于低電位的狀態(tài)，沒有直流偏置，進(jìn)而避免了閾值電壓漂移問題。

如果采用反向掃描，在第一方向Y上，由第N級(jí)移位寄存器ASG(N)開始逐一掃描各個(gè)移位寄存器11，直至掃描完第1級(jí)移位寄存器ASG(1)結(jié)束，此時(shí)的掃描時(shí)序圖如圖4所示，圖4為本發(fā)明實(shí)施例提供的一種反向掃描時(shí)序圖。

同樣，在時(shí)間段t(即在第二掃描順序控制端RESET的高電位開始至第一掃描順序控制端SET的高電位結(jié)束時(shí)間段)外時(shí)，第一晶體管M1以及第二晶體管M2的控制端、第一電極以及第二電極均為低電位?？梢?，對(duì)于第一晶體管M1以及第二晶體管M2，在它們截止的狀態(tài)的絕大部分時(shí)間(時(shí)間段t以外的時(shí)間)，控制端、第一電極以及第二電極都是長(zhǎng)時(shí)間同時(shí)處于低電位的狀態(tài)，沒有直流偏置，進(jìn)而避免了閾值電壓漂移問題。

而現(xiàn)有技術(shù)中，一般設(shè)置第一輸入信號(hào)FW以及第二輸入信號(hào)BW中的一個(gè)為恒定高電位，另一個(gè)為恒定低電位，會(huì)使得第一晶體管M1以及第二晶體管M2中始終有一個(gè)在關(guān)閉(即控制端為低電位)時(shí)，第一電極為高電位，使得晶體管在處于關(guān)閉狀態(tài)時(shí)，長(zhǎng)時(shí)間內(nèi)控制端、第一電極以及第二電極不同時(shí)為低電位，會(huì)造成閾值電壓漂移，影響電路的穩(wěn)定性以及可靠性。

在圖1-圖4所示實(shí)施方式中，以a＝1，b＝1，c＝2，d＝2為例進(jìn)行說明，在其他實(shí)施方式中，還可以設(shè)置a＝2，b＝2，c＝3，d＝3，此時(shí)柵極掃描電路中各級(jí)移位寄存器11的級(jí)聯(lián)關(guān)系如圖5a以及圖5b所示。圖5a與圖5b為本發(fā)明實(shí)施例提供的另一種柵極掃描電路的結(jié)構(gòu)示意圖，示出了第n-4級(jí)移位寄存器ASG(n-4)至第n+5級(jí)移位寄存器ASG(n+5)的級(jí)聯(lián)關(guān)系，為了便于清楚顯示級(jí)聯(lián)關(guān)系，將第n-4級(jí)移位寄存器ASG(n-4)至第n+5級(jí)移位寄存器ASG(n+5)通過圖5a與圖5b兩幅說明書附圖示出。

在圖5a以及圖5b所示柵極級(jí)聯(lián)電路中，具有8條時(shí)鐘信號(hào)線12，依次為第一時(shí)鐘信號(hào)線CK1、第二時(shí)鐘信號(hào)線CK2、第三時(shí)鐘信號(hào)線CK3、第四時(shí)鐘信號(hào)線CK4、第五時(shí)鐘信號(hào)線CK5、第六時(shí)鐘信號(hào)線CK6、第七時(shí)鐘信號(hào)線CK7以及第八時(shí)鐘信號(hào)線CK8。同樣，該柵極掃描電路還包括：第一信號(hào)線，所述第一信號(hào)線用于為不存在前級(jí)移位寄存器作為第一控制信號(hào)的移位寄存器提供第一控制信號(hào)；第二信號(hào)線，所述第二信號(hào)線用于為不存在前級(jí)移位寄存器作為第一輸入信號(hào)的移位寄存器提供第一輸入信號(hào)；第三信號(hào)線，所述第三信號(hào)線用于為不存在后級(jí)移位寄存器作為第二控制信號(hào)的移位寄存器提供第二控制信號(hào)；第四信號(hào)線，所述第四信號(hào)線用于為不存在后級(jí)移位寄存器作為第二輸入信號(hào)的移位寄存器提供第二輸入信號(hào)。圖1中未示出所述第一信號(hào)線、所述第二信號(hào)線、所述第三信號(hào)線以及所述四信號(hào)線。

圖5a和圖5b所示柵極掃描電路中，如果采用正向掃描方式，此時(shí)的掃描時(shí)序圖如圖6和圖7所示，圖6為本發(fā)明實(shí)施例提供的另一種正向掃描時(shí)序圖，圖7為圖6的局部放大圖。基于圖1所示柵極掃描電路的正向掃描分析，同理可知，圖5a和圖5b所示柵極掃描電路進(jìn)行正向掃描時(shí)，對(duì)于第一晶體管M1以及第二晶體管M2，在它們截止的狀態(tài)的絕大部分時(shí)間(時(shí)間段T以外的時(shí)間)，控制端、第一電極以及第二電極都是長(zhǎng)時(shí)間同時(shí)處于低電位的狀態(tài)，沒有直流偏置，進(jìn)而避免了閾值電壓漂移問題。

圖5a和圖5b所示柵極掃描電路中，如果采用反向掃描方式，此時(shí)的掃描時(shí)序圖如圖8所示，圖8為本發(fā)明實(shí)施例提供的另一種反向掃描時(shí)序圖?；趫D1所示柵極掃描電路的正向掃描分析，同理可知，圖5a和圖5b所示柵極掃描電路進(jìn)行反向掃描時(shí)，對(duì)于第一晶體管M1以及第二晶體管M2，在它們截止的狀態(tài)的絕大部分時(shí)間(時(shí)間段T以外的時(shí)間)，控制端、第一電極以及第二電極都是長(zhǎng)時(shí)間同時(shí)處于低電位的狀態(tài)，沒有直流偏置，進(jìn)而避免了閾值電壓漂移問題。

在其他實(shí)施方式中，還可以設(shè)置a＝2，b＝2，c＝4，d＝4；或，a＝2，b＝1，c＝3，d＝3。此時(shí)，時(shí)鐘信號(hào)線的連接方式以及對(duì)應(yīng)的時(shí)序圖可以根據(jù)需求設(shè)定，在此不再一一舉例說明。

基于上述實(shí)施例，本發(fā)明另一實(shí)施例還提供了一種顯示面板，該顯示面板如圖9所示，圖9為本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖，該顯示面板包括：N條平行設(shè)置的柵極線51；與所述柵極線51連接的柵極掃描電路52。

其中，所述柵極掃描電路52為上述實(shí)施例所述的柵極掃描電路。柵極線51的延伸方向與第一方向Y平行。所述柵極掃描電路52中移位寄存器的輸出端與所述柵極線51一一對(duì)應(yīng)連接。所述柵極掃描電路52中每一個(gè)移位寄存器對(duì)應(yīng)連接一條柵極線51。設(shè)定在第一方向Y上具有N條柵極線51，依次為第1條柵極線-第N條柵極線?？梢栽O(shè)置第i級(jí)移位寄存器與第i條柵極線連接。

本發(fā)明實(shí)施例中，顯示面板采用上述實(shí)施例中的柵極掃描電路，可以避免直流偏置問題，具有更好的穩(wěn)定性以及可靠性。

對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。