本發(fā)明屬于顯示技術(shù)領(lǐng)域，尤其涉及一種goa驅(qū)動電路。

背景技術(shù)：

隨著液晶顯示技術(shù)的發(fā)展以及薄膜晶體管(tft)性能的提升，goa(gateonarray)驅(qū)動電路已日漸普遍地應(yīng)用于液晶顯示設(shè)備中。

goa驅(qū)動電路具有很多的優(yōu)點，例如由于goa驅(qū)動電路是直接在陣列基板上制作形成的，因此可以節(jié)省柵極驅(qū)動芯片(gateic)的使用，實現(xiàn)顯示屏的無邊框設(shè)計，且有利于提高產(chǎn)品的良率。降低生產(chǎn)成本等。

但另一方面，由于goa驅(qū)動電路是直接設(shè)置在陣列基板上的，因此不便于對電路中的元器件進(jìn)行更換。隨著元器件的電性漂移或漏電增加等原因，將導(dǎo)致電路中一些關(guān)鍵節(jié)點的電壓發(fā)生變化，嚴(yán)重時將使goa驅(qū)動電路的動作時序發(fā)生錯誤，造成顯示故障。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一是需要提供一種維持節(jié)點電壓穩(wěn)定且工作時序可靠的goa驅(qū)動電路。

為了解決上述技術(shù)問題，本申請的實施例首先提供了一種goa驅(qū)動電路，包括多級goa驅(qū)動單元，每級goa驅(qū)動單元用于向一行像素單元輸出行掃描信號，所述goa驅(qū)動單元進(jìn)一步包括上拉單元、上拉控制單元、下傳單元、下拉單元以及下拉維持單元；所述上拉控制單元輸出第一電壓信號；所述goa驅(qū)動單元還包括預(yù)充下拉單元，所述預(yù)充下拉單元被配置為：在所述第一電壓信號由低電位跳變?yōu)楦唠娢恢埃P(guān)閉所述第一電壓信號經(jīng)由所述下拉維持單元進(jìn)行放電的路徑。

優(yōu)選地，所述下拉維持單元包括第一晶體管，所述第一晶體管的柵極連接所述第一電壓信號，其源極連接第一電源信號，其漏極輸出第二電壓信號，所述第二電壓信號被配置為開啟或關(guān)閉所述路徑。

優(yōu)選地，所述預(yù)充下拉單元包括第二晶體管，所述第二晶體管的源極連接所述第一電源信號，其漏極連接所述第二電壓信號，其柵極連接預(yù)充下拉信號，所述預(yù)充下拉信號的上升沿超前于所述第一電壓信號的上升沿，所述預(yù)充下拉信號的下降沿超前于所述第一電壓信號的下降沿且滯后于所述所述第一電壓信號的上升沿。

優(yōu)選地，在與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元中，下傳單元輸出作為所述預(yù)充下拉信號的第一下傳信號。

優(yōu)選地，對于與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元來說，在該goa驅(qū)動單元的前面一級goa驅(qū)動單元中，下傳單元輸出作為所述預(yù)充下拉信號的第二下傳信號。

優(yōu)選地，所述上拉控制單元包括第三晶體管，所述第三晶體管的柵極連接與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元的下傳單元所輸出的第一下傳信號，其源極連接所述第一電壓信號，其漏極連接第二電源信號。

優(yōu)選地，所述下拉維持單元還包括：第四晶體管，其柵極連接所述第二電壓信號，其源極連接所述第一電源信號，其漏極連接所述第一電壓信號；第五晶體管，其柵極與源極分別與所述第四晶體管的柵極與源極相連接，其漏極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號；第六晶體管，其柵極與漏極共同連接第三電源信號，其源極連接所述第二電壓信號。

優(yōu)選地，所述下傳單元包括第七晶體管，所述第七晶體管的柵極連接所述第一電壓信號，其漏極連接時鐘信號，其源極輸出第三下傳信號。

優(yōu)選地，所述上拉單元包括：第八晶體管，其柵極連接所述第一電壓信號，其漏極連接時鐘信號，其源極輸出對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號；自舉電容，其并聯(lián)連接于所述第八晶體管的柵極與源極之間。

優(yōu)選地，所述下拉單元包括第九晶體管與第十晶體管，所述第九晶體管的柵極和源極分別與所述第十晶體管的柵極和源極相連接，所述第九晶體管的漏極連接所述第一電壓信號，所述第十晶體管的漏極連接對應(yīng)于其所屬的goa驅(qū)動單元的行掃描信號。

與現(xiàn)有技術(shù)相比，上述方案中的一個或多個實施例可以具有如下優(yōu)點或有益效果：

通過在各級goa驅(qū)動單元內(nèi)設(shè)置預(yù)充下拉單元，使得q點電壓的放電路徑在q點電壓由低電位跳變?yōu)楦唠娢恢熬鸵呀?jīng)被關(guān)閉，因此保證了電路中關(guān)鍵節(jié)點電壓的穩(wěn)定性以及時序的可靠性，提升了goa驅(qū)動電路的整體性能，有利于延長液晶顯示設(shè)備的壽命。

本發(fā)明的其他優(yōu)點、目標(biāo)，和特征在某種程度上將在隨后的說明書中進(jìn)行闡述，并且在某種程度上，基于對下文的考察研究對本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點可以通過下面的說明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

附圖說明

附圖用來提供對本申請的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說明書的一部分。其中，表達(dá)本申請實施例的附圖與本申請的實施例一起用于解釋本申請的技術(shù)方案，但并不構(gòu)成對本申請技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中一種goa驅(qū)動單元的結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明一實施例的一級goa驅(qū)動單元的結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明另一實施例的一級goa驅(qū)動單元的結(jié)構(gòu)示意圖；

圖4為根據(jù)本發(fā)明又一實施例的goa驅(qū)動電路的工作時序圖。

具體實施方式

以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成相應(yīng)技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。本申請實施例以及實施例中的各個特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

圖1為現(xiàn)有技術(shù)中一種goa驅(qū)動單元的結(jié)構(gòu)示意圖，實際的goa驅(qū)動電路一般由多級如圖所示的goa驅(qū)動單元相互連接構(gòu)成，一級goa驅(qū)動單元用于向一行像素單元輸出行掃描信號。

如圖1所示，現(xiàn)有g(shù)oa驅(qū)動電路一般設(shè)置有上拉控制單元11、上拉單元12、下拉單元13以及下拉維持單元14等。其中，上拉控制單元11與上拉單元12相連接，可以在特定的時序中向上拉單元12輸出一個控制信號，以圖1中的q點電壓來表示，該控制信號用于開啟上拉單元12輸出行掃描信號。下拉單元13用于將本級goa驅(qū)動單元的行掃描信號和q點電壓下拉至低電位，下拉維持單元14則用于在非本行像素單元的掃描期間內(nèi)，維持行掃描信號和q點電壓的低電位。

可以看出，q點電壓的數(shù)值以及動作的時序是否符合要求對goa驅(qū)動電路功能的實現(xiàn)至關(guān)重要。而在實際使用中，當(dāng)q點電壓從低電位跳變?yōu)楦唠娢粫r，容易發(fā)生驅(qū)動(boost)不起來的情況。

本發(fā)明實施例針對上述問題提出一種goa驅(qū)動單元，其結(jié)構(gòu)如圖2所示。本發(fā)明實施例的goa驅(qū)動單元除包括上拉控制單元21、上拉單元22、下拉單元23以及下拉維持單元24之外，還設(shè)置有預(yù)充下拉單元25與下傳單元26。

預(yù)充下拉單元25與下拉維持單元24相連接，該預(yù)充下拉單元25被配置為，在q點電壓(第一電壓信號)由低電位跳變?yōu)楦唠娢恢埃P(guān)閉q點電壓經(jīng)由下拉維持單元24進(jìn)行放電的路徑。下面結(jié)合另一個具體的實施例對本發(fā)明進(jìn)行說明。

圖3為根據(jù)本發(fā)明另一實施例的一級goa驅(qū)動單元的結(jié)構(gòu)示意圖。如圖3所示，晶體管t11(第三晶體管)構(gòu)成上拉控制單元21，晶體管t11的柵極連接與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元所輸出的下傳信號stn1(n1的值小于n的值)。t11的源極連接q點，t11的漏極連接連接固定的高電壓信號vdd(第二電源信號)。其中，下傳信號stn1由第n1級goa驅(qū)動單元的下傳單元26產(chǎn)生。

如圖3所示，下傳單元26主要包括晶體管t22(第七晶體管)，t22的柵極連接q點，t22的漏極連接時鐘信號ck，t22的源極輸出下傳信號stn(對應(yīng)于本級goa驅(qū)動單元的第三下傳信號)。在本發(fā)明實施例中，設(shè)置下傳單元26也可在一定程度上減少本級goa驅(qū)動單元的q點在其電壓維持階段經(jīng)由上拉單元22發(fā)生漏電。

本實施例中的上拉單元22包括晶體管t21(第八晶體管)和自舉電容cb。其中，自舉電容cb并聯(lián)連接在t21的柵極與源極之間。t21的漏極連接時鐘信號ck，t21的源極作為本級goa驅(qū)動單元的行掃描信號輸出端，輸出相應(yīng)的行掃描信號gn，而t21的柵極連接在q點。

本實施例中的下拉單元23包括晶體管t31(第十晶體管)和晶體管t41(第九晶體管)。其中，t31的柵極和源極分別與t41的柵極和源極相連接，t31的漏極連接本級goa驅(qū)動單元的行掃描信號，可用于拉低相應(yīng)的行掃描信號，而t41的漏極同樣連接在q點。t31與t41的柵極由下拉信號gn2控制(gn2為對應(yīng)于第n2級goa驅(qū)動單元的行掃描信號，n2的值大于n的值)。t31與t41的源極連接固定的低電平信號vss。

通過上述連接關(guān)系也可以看出，q點為眾多支路的匯聚點，因此q點的電壓以及工作時序?qū)﹄娐夫?qū)動功能的實現(xiàn)至關(guān)重要。

進(jìn)一步地請參見上拉控制單元21，當(dāng)stn1為高電平信號時，晶體管t11開啟，q點接收到電源vdd的高電平，由低電位跳變?yōu)楦唠娢弧?/p>

晶體管t11的源極還同時連接晶體管t52(第一晶體管)的柵極，t52的源極連接固定的低電壓信號vss(第一電源信號)，t52的漏極輸出的電壓信號(第二電壓信號)以p點的電壓來表示。t52的漏極連接晶體管t42(第四晶體管)的柵極，t42的源極連接固定的低電壓信號vss，t42的漏極連接q點。則當(dāng)p點電壓為高電位時，晶體管t42開啟，q點電壓將從高電位被拉低至低電位，即q點會經(jīng)由晶體管t42進(jìn)行放電。當(dāng)p點電壓為低電位時，晶體管t42關(guān)閉，q點電壓可以保持在高電位。因此，通過控制p點電壓的數(shù)值就可以開啟或關(guān)閉q點的放電路徑。

另外，本實施例中的下拉維持單元24除包括晶體管t52以及t42外，還包括晶體管t32(第五晶體管)與晶體管t51(第六晶體管)。t32的柵極和源極分別與晶體管t42的柵極和源極相連接，t32的漏極連接行掃描信號，用于在適當(dāng)?shù)臅r序中將行掃描信號拉低至低電位。t51的柵極與漏極共同連接固定的高電壓信號lc(第三電源信號)，t51的源極連接p點，t51可以使得p點電時處于高電位，進(jìn)而維持晶體管t42處于開啟的狀態(tài)。

在本發(fā)明實施例中，預(yù)充下拉單元25包括一個晶體管t61(第二晶體管)。t61的柵極連接預(yù)充下拉信號con，t61的源極連接固定的低電壓信號vss，t61的漏極連接p點，以控制p點電壓。具體的，當(dāng)預(yù)充下拉信號con為高電壓信號時，晶體管t61開啟，p點電壓被拉低至低電位，進(jìn)而使得晶體管t42關(guān)閉。當(dāng)預(yù)充下拉信號con為低電壓信號時，晶體管t61關(guān)閉，p點電壓在晶體管t51的控制下跳變?yōu)楦唠娢唬鐖D3所示。

進(jìn)一步地，在本發(fā)明實施例中，預(yù)充下拉信號con與電壓信號q之間需滿足一定的時序關(guān)系，具體為，con的上升沿超前于q的上升沿，con的下降沿超前于q的下降沿且滯后于q的上升沿。

由于con的上升沿超前于q的上升沿到來，因此在q點電壓尚未從低電位跳變?yōu)楦唠娢恢?，con就可以將晶體管t61開啟，進(jìn)而將p點的電壓拉低至低電位，使得晶體管42關(guān)閉，即在q點由低電位跳變?yōu)楦唠娢恢熬完P(guān)閉q點的放電路徑，以保證q點的電壓可以可靠地被拉高。當(dāng)q點電壓跳變?yōu)楦唠娢缓?，晶體管t52在q點電壓的控制下開啟，利用t52來拉低p點電位。

由于con的下降沿超前于q的下降沿(且同時滯后于q的上升沿)，因此，當(dāng)con電壓跳變?yōu)榈碗娢缓?，晶體管t61關(guān)閉，不再對p點電壓形成鉗制，p點的電壓完全由q點電壓以及l(fā)c來進(jìn)行控制。

現(xiàn)有技術(shù)中的goa驅(qū)動電路由于不具有晶體管t61，可能導(dǎo)致q點電壓出現(xiàn)提升不起來的情況。具體的，如圖3所示，當(dāng)q點電壓開始從低電位向高電位跳變的起始階段，由于此時晶體管t42是處于開啟狀態(tài)的，而只有q點電壓處于高電位時才能使晶體管t42關(guān)閉。如果p點電壓未能被及時拉低，則將導(dǎo)致q點在預(yù)充電階段發(fā)生漏電，那么q點就有可能提升不起來。也就是說，q點電壓的跳變與p點電壓的跳變之間存在一個競爭的關(guān)系。

即使q點與p點之間的時序在設(shè)計階段，或產(chǎn)品的初期使用階段都能滿足對應(yīng)的時序關(guān)系，但隨著元器件的電性漂移或漏電增加等原因，這種時序上的可靠度會逐漸降低，并有可能隨著產(chǎn)品的使用進(jìn)一步加劇，最終出現(xiàn)時序錯誤，導(dǎo)致驅(qū)動電路的功能失效，是電路中較危險薄弱的一個環(huán)節(jié)。

而在本發(fā)明的實施例中，通過在q點電壓發(fā)生跳變前關(guān)閉q點的放電路徑，同時在q點發(fā)生下一次跳變時(由高電位跳變?yōu)榈碗娢粫r)將對p點電壓的控制權(quán)交還給q點，充分保證了工作時序的可靠性。提高了整個goa驅(qū)動電路工作的可靠性，有利于延長產(chǎn)品的使用壽命。

在本發(fā)明的一個實施例中，可以采用與上拉控制單元21的控制端的控制信號相同的信號來作為預(yù)充下拉信號con。如圖3所示，上拉控制單元21的控制信號stn1為與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元中，下傳單元26的輸出信號stn1(第一下傳信號)。

舉例而言，如果goa驅(qū)動電路采用前后級逐級級聯(lián)的形式，第n級goa驅(qū)動單元的預(yù)充下拉信號con為st(n-1)。下面結(jié)合圖4所示的時序圖進(jìn)行說明。

假設(shè)以采用2個時鐘信號(2ck)進(jìn)行驅(qū)動的goa驅(qū)動電路為例，時鐘信號ck和xck分別間隔接入各級goa驅(qū)動單元，第n級goa驅(qū)動單元的上拉控制單元21接收第n-1級goa驅(qū)動單元所產(chǎn)生的下傳信號st(n-1)。如圖4所示，第n-1級goa驅(qū)動單元在xck為高電平時輸出下傳信號st(n-1)。在st(n-1)的作用下，晶體管t11與晶體管t61同時開啟，p點電壓被拉低至低電位，而q點接收固定的高電壓信號vdd的作用，發(fā)生從低電位到高電位的第一次跳變，q點受vdd控制達(dá)到相應(yīng)的設(shè)定電位，如圖4中qn的第一級階梯式上升沿所示。

在接下來的時序中，ck變?yōu)楦唠娖?，此時q點電壓受ck的影響發(fā)生第二次跳變，如圖4中qn的第二級階梯式上升沿所示。而p點仍在q點的控制下保持為低電位。至于圖4中stn、g(n-1)以及gn等信號的輸出波形可以根據(jù)現(xiàn)有技術(shù)得出，此處不再贅述。

在本發(fā)明的其他實施例中，還可以采用如下信號作為預(yù)充下拉信號con，對于與本級goa驅(qū)動單元級聯(lián)的前一級goa驅(qū)動單元來說，在該goa驅(qū)動單元的前面一級goa驅(qū)動單元中，下傳單元26會產(chǎn)生下傳信號st(n1-1)(第二下傳信號)，以st(n1-1)作為預(yù)充下拉信號con。

舉例而言，如果goa驅(qū)動電路采用前后級逐級級聯(lián)的形式，第n級goa驅(qū)動單元的預(yù)充下拉信號con為st(n-2)。但此時應(yīng)保證st(n-2)與q之間的時序關(guān)系滿足st(n-2)的上升沿超前于q的上升沿，st(n-2)的下降沿超前于q的下降沿且滯后于q的上升沿。仍以采用2個時鐘信號(2ck)進(jìn)行驅(qū)動的goa驅(qū)動電路為例，如圖4所示，當(dāng)ck時鐘信號與xck時鐘信號的高電平之間存在一定寬度的交疊部分，即ck時鐘信號的下降沿滯后于xck時鐘信號的上升沿，就可以滿足上述條件。

另外，需要說明的是，上述工作于2ck模式的goa驅(qū)動電路僅用于對本發(fā)明的具體實施例方式進(jìn)行說明，并不構(gòu)成對本發(fā)明的限定。實際上，本發(fā)明實施例的goa驅(qū)動電路可以適用于多種工作模式。例如，當(dāng)采用8ck模式對電路進(jìn)行驅(qū)動時，ck端依次連接ck1、ck3、ck5以及ck7，xck端依次連接ck2、ck4、ck6以及ck8，同時將全部goa驅(qū)動單元分為四組。那么對于第n級goa驅(qū)動單元，可以采用對應(yīng)于第n-4級goa驅(qū)動單元的下傳信號st(n-4)來作為預(yù)充下拉信號，也可以采用對應(yīng)于第n-5級goa驅(qū)動單元的下傳信號st(n-5)來作為預(yù)充下拉信號。容易理解的是，在后面一種情況中，各時鐘信號的高電平之間存在一定寬度的交疊。本領(lǐng)域技術(shù)人員可以根據(jù)需要對goa驅(qū)動電路的工作模式進(jìn)行選擇，此處不再贅述。

本發(fā)明實施例中的goa驅(qū)動電路，由于設(shè)置了預(yù)充下拉單元，使得q點電壓的放電路徑在q點電壓由低電位跳變?yōu)楦唠娢恢熬鸵呀?jīng)被關(guān)閉，因此保證了q點電壓的穩(wěn)定性以及時序的可靠性，提升了goa驅(qū)動電路的整體性能，有利于延長液晶顯示設(shè)備的壽命。

雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。