本公開的實(shí)施例涉及一種陣列基板、顯示面板顯示設(shè)備及驅(qū)動(dòng)方法。

背景技術(shù)：

在顯示領(lǐng)域，有機(jī)發(fā)光二極管(OLED)顯示面板具有自發(fā)光、對(duì)比度高、能耗低、視角廣、響應(yīng)速度快、可用于撓曲性面板、使用溫度范圍廣、制造簡(jiǎn)單等特點(diǎn)，具有廣闊的發(fā)展前景。由于上述特點(diǎn)，有機(jī)發(fā)光二極管(OLED)顯示面板可以適用于手機(jī)、顯示器、筆記本電腦、數(shù)碼相機(jī)、儀器儀表等具有顯示功能的裝置。

隨著顯示技術(shù)的飛速發(fā)展，顯示面板越來越向著高集成度和低成本的方向發(fā)展。柵極驅(qū)動(dòng)電路基板(Gate-driver on Array，GOA)技術(shù)是通過光刻工藝將柵極驅(qū)動(dòng)電路直接集成在顯示裝置的陣列基板上，GOA電路通常包括多個(gè)級(jí)聯(lián)的移位寄存器，每個(gè)移位寄存器均對(duì)應(yīng)一行柵線(例如，每個(gè)移位寄存器給一行柵線提供掃描驅(qū)動(dòng)信號(hào))，以實(shí)現(xiàn)對(duì)顯示面板的掃描驅(qū)動(dòng)。這種集成技術(shù)可以節(jié)省柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的空間，從而實(shí)現(xiàn)顯示面板的窄邊框，同時(shí)可以降低產(chǎn)品成本、提高產(chǎn)品的良率。

技術(shù)實(shí)現(xiàn)要素：

本公開的實(shí)施例提供一種陣列基板，包括：在第一區(qū)域中陣列排布的多個(gè)第一像素單元；第一柵極驅(qū)動(dòng)電路；第二柵極驅(qū)動(dòng)電路；與所述第一柵極驅(qū)動(dòng)電路連接的多條第一柵線；以及與所述第二柵極驅(qū)動(dòng)電路連接的多條第二柵線，其中，所述多個(gè)第一像素單元中的第一部分與所述多條第一柵線連接，且所述第一部分的每個(gè)所述第一像素單元與所述多條第一柵線之一連接；所述多個(gè)第一像素單元中的第二部分與所述多條第二柵線連接，且所述第二部分的每個(gè)所述第一像素單元與所述多條第二柵線之一連接。

例如，本公開實(shí)施例提供的陣列基板，還包括：在第二區(qū)域中陣列排布的多個(gè)第二像素單元；在第三區(qū)域中陣列排布的多個(gè)第三像素單元；與所述第一柵極驅(qū)動(dòng)電路連接的多條第三柵線；以及與所述第二柵極驅(qū)動(dòng)電路連接的多條第四柵線，其中，所述多個(gè)第二像素單元中的第一部分與所述多條第一柵線連接，且所述第一部分的每個(gè)所述第二像素單元與所述多條第一柵線之一連接；所述多個(gè)第二像素單元中的第二部分與所述多條第三柵線連接，且所述第二部分的每個(gè)所述第二像素單元與所述多條第三柵線之一連接；所述多個(gè)第三像素單元中的第一部分與所述多條第二柵線連接，且所述第一部分的每個(gè)所述第三像素單元與所述多條第二柵線之一連接；所述多個(gè)第三像素單元中的第二部分與所述多條第四柵線連接，且所述第二部分的每個(gè)所述第三像素單元與所述多條第四柵線之一連接。

例如，在本公開實(shí)施例提供的陣列基板中，第2n-1行的所述第一像素單元和第2n-1行的所述第二像素單元與第n條所述第一柵線連接；第2n行的所述第一像素單元和第2n行的所述第三像素單元與第n條所述第二柵線連接；第2n行的所述第二像素單元與第n條所述第三柵線連接；第2n-1行的所述第三像素單元與第n條所述第四柵線連接；n為大于0的整數(shù)。

例如，在本公開實(shí)施例提供的陣列基板中，所述第一區(qū)域設(shè)置在所述第二區(qū)域和所述第三區(qū)域之間。

例如，在本公開實(shí)施例提供的陣列基板中，所述第一柵極驅(qū)動(dòng)電路和所述第二柵極驅(qū)動(dòng)電路設(shè)置在所述陣列基板相對(duì)的兩側(cè)。

例如，在本公開實(shí)施例提供的陣列基板中，所述第一柵極驅(qū)動(dòng)電路包括第一移位寄存器組，所述第一移位寄存器組包括級(jí)聯(lián)的多個(gè)第一移位寄存器，除第一級(jí)和最后一級(jí)之外，本級(jí)第一移位寄存器的輸入端與上一級(jí)第一移位寄存器的輸出端連接；所述第二柵極驅(qū)動(dòng)電路包括第二移位寄存器組，所述第二移位寄存器組包括級(jí)聯(lián)的多個(gè)第二移位寄存器，除第一級(jí)和最后一級(jí)之外，本級(jí)第二移位寄存器的輸入端與上一級(jí)第二移位寄存器的輸出端連接；所述第一柵極驅(qū)動(dòng)電路還包括第三移位寄存器組，所述第三移位寄存器組包括級(jí)聯(lián)的多個(gè)第三移位寄存器，除第一級(jí)和最后一級(jí)之外，本級(jí)第三移位寄存器的輸入端與上一級(jí)第三移位寄存器的輸出端連接；所述第二柵極驅(qū)動(dòng)電路還包括第四移位寄存器組，所述第四移位寄存器組包括級(jí)聯(lián)的多個(gè)第一移位寄存器，除第一級(jí)和最后一級(jí)之外，本級(jí)第四移位寄存器的輸入端與上一級(jí)第四移位寄存器的輸出端連接。

例如，在本公開實(shí)施例提供的陣列基板中，各所述第一移位寄存器的輸出端與所述第一柵線之一對(duì)應(yīng)連接，各所述第一移位寄存器被配置為響應(yīng)于第一時(shí)鐘信號(hào)向所述第一柵線之一輸出第一柵極驅(qū)動(dòng)信號(hào)；各所述第二移位寄存器的輸出端與所述第二柵線之一對(duì)應(yīng)連接，各所述第二移位寄存器被配置為響應(yīng)于第二時(shí)鐘信號(hào)向所述第二柵線之一輸出第二柵極驅(qū)動(dòng)信號(hào)；各所述第三移位寄存器的輸出端與第三柵線之一對(duì)應(yīng)連接，各所述第三移位寄存器被配置為響應(yīng)于第三時(shí)鐘信號(hào)向所述第三柵線之一輸出第三柵極驅(qū)動(dòng)信號(hào)；各所述第四移位寄存器的輸出端與第四柵線之一對(duì)應(yīng)連接，各所述第四移位寄存器被配置為響應(yīng)于第四時(shí)鐘信號(hào)向所述第四柵線之一輸出第四柵極驅(qū)動(dòng)信號(hào)。

例如，本公開實(shí)施例提供的陣列基板，還包括第一時(shí)鐘發(fā)生器和第二時(shí)鐘發(fā)生器，其中，所述第一時(shí)鐘發(fā)生器被配置為向所述第一移位寄存器提供所述第一時(shí)鐘信號(hào)；所述第二時(shí)鐘發(fā)生器被配置為向所述第二移位寄存器提供所述第二時(shí)鐘信號(hào)；所述第一時(shí)鐘發(fā)生器還被配置為向所述第三移位寄存器提供所述第三時(shí)鐘信號(hào)；以及所述第二時(shí)鐘發(fā)生器還被配置為向所述第四移位寄存器提供所述第四時(shí)鐘信號(hào)。

例如，本公開實(shí)施例提供的陣列基板，還包括：時(shí)鐘控制器，分別與所述第一時(shí)鐘發(fā)生器和所述第二時(shí)鐘發(fā)生器連接，被配置為控制所述第一時(shí)鐘發(fā)生器提供的第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的時(shí)序、以及控制所述第二時(shí)鐘發(fā)生器提供的第二時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的時(shí)序。

例如，本公開實(shí)施例提供的陣列基板，包括三個(gè)顯示帶，每個(gè)所述顯示帶包括所述第一區(qū)域、所述第二區(qū)域和所述第三區(qū)域，且位于同一個(gè)顯示帶中的所述第一區(qū)域中所述第一像素單元的行數(shù)、所述第二區(qū)域中所述第二像素單元的行數(shù)以及所述第三區(qū)域中所述第三像素單元的行數(shù)相等。

例如，在本公開實(shí)施例提供的陣列基板中，所述第一移位寄存器、所述第二移位寄存器、所述第三移位寄存器以及所述第四移位寄存器中的每個(gè)包括：輸入電路，與所述輸入端和上拉節(jié)點(diǎn)分別連接；復(fù)位電路，與所述上拉節(jié)點(diǎn)、復(fù)位端及第一電源端分別連接；輸出電路，與所述上拉節(jié)點(diǎn)、時(shí)鐘信號(hào)端及所述輸出端分別連接；輸出端下拉電路，與所述輸出端、所述下拉節(jié)點(diǎn)及所述第一電源端分別連接；下拉節(jié)點(diǎn)控制電路，與所述下拉節(jié)點(diǎn)、第二電源端及所述第一電源端分別連接；以及存儲(chǔ)電容，與所述上拉節(jié)點(diǎn)及所述輸出端分別連接。

例如，在本公開實(shí)施例提供的陣列基板中，所述輸入電路包括第一晶體管，所述第一晶體管的第一極與所述輸入端連接，所述第一晶體管的柵極與所述輸入端連接，所述第一晶體管的第二極與所述上拉節(jié)點(diǎn)連接；所述復(fù)位電路包括第二晶體管，所述第二晶體管的第一極與所述上拉節(jié)點(diǎn)連接，所述第二晶體管的柵極與所述復(fù)位端連接，所述第二晶體管的第二極與所述第一電源端連接；所述輸出電路包括第三晶體管，所述第三晶體管的第一極與所述時(shí)鐘信號(hào)端連接，所述第三晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第三晶體管的第二極與所述輸出端連接；所述輸出端下拉電路包括第四晶體管，所述第四晶體管的第一極與所述輸出端連接，所述第四晶體管的柵極與所述下拉節(jié)點(diǎn)連接，所述第四晶體管的第二極與所述第一電源端連接；所述下拉節(jié)點(diǎn)控制電路包括第五晶體管和第六晶體管，所述第五晶體管的第一極與所述第二電源端連接，所述第五晶體管的柵極與所述第二電源端連接，所述第五晶體管的第二極與所述下拉節(jié)點(diǎn)連接，所述第六晶體管的第一極與所述下拉節(jié)點(diǎn)連接，所述第六晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第六晶體管的第二極與所述第一電源端連接；所述存儲(chǔ)電容的第一端與所述上拉節(jié)點(diǎn)連接，所述存儲(chǔ)電容的第二端與所述輸出端連接。

本公開的實(shí)施例還提供一種顯示面板，包括本公開任一實(shí)施例提供的陣列基板。

本公開的實(shí)施例還提供一種顯示設(shè)備，包括本公開任一實(shí)施例提供的顯示面板。

本公開的實(shí)施例還提供一種驅(qū)動(dòng)本公開任一實(shí)施例提供的陣列基板的方法，包括：通過所述第一柵極驅(qū)動(dòng)電路向所述第一像素單元中的第一部分提供第一柵極驅(qū)動(dòng)信號(hào)；以及通過所述第二柵極驅(qū)動(dòng)電路向所述第一像素單元中的第二部分提供第二柵極驅(qū)動(dòng)信號(hào)，其中，當(dāng)所述第一區(qū)域處于高分辨率模式時(shí)，所述第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與所述第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同；當(dāng)所述第一區(qū)域處于低分辨率模式時(shí)，所述第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與所述第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同。

本公開實(shí)施例提供的陣列基板、顯示面板、顯示設(shè)備及驅(qū)動(dòng)方法可以改變顯示分辨率并可以在陣列基板的不同區(qū)域進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)。

附圖說明

為了更清楚地說明本公開實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例或相關(guān)技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本公開的一些實(shí)施例，并非對(duì)本公開的限制。

圖1是本公開實(shí)施例提供的陣列基板的示意圖之一；

圖2是本公開實(shí)施例提供的陣列基板的示意圖之二；

圖3是本公開實(shí)施例提供的陣列基板的示意圖之三；

圖4是本公開實(shí)施例提供的陣列基板的示意圖之四；

圖5是本公開實(shí)施例提供的陣列基板中移位寄存器的示意圖之一；

圖6是本公開實(shí)施例提供的陣列基板中移位寄存器的示意圖之二；

圖7是本公開實(shí)施例提供的如圖6所示的移位寄存器的驅(qū)動(dòng)時(shí)序圖；

圖8A是本公開實(shí)施例提供的陣列基板分區(qū)域進(jìn)行不同分辨率顯示的示意圖之一；

圖8B是本公開實(shí)施例提供的陣列基板進(jìn)行如圖8A所示的分區(qū)域不同分辨率顯示時(shí)的驅(qū)動(dòng)時(shí)序圖；

圖9A是本公開實(shí)施例提供的陣列基板分區(qū)域進(jìn)行不同分辨率顯示的示意圖之二；

圖9B是本公開實(shí)施例提供的陣列基板進(jìn)行如圖9A所示的分區(qū)域不同分辨率顯示時(shí)的驅(qū)動(dòng)時(shí)序圖；

圖10是本公開實(shí)施例提供的顯示設(shè)備的示意圖；以及

圖11是本公開實(shí)施例提供的陣列基板的驅(qū)動(dòng)方法的流程圖。

具體實(shí)施方式

下面將結(jié)合附圖，對(duì)本公開實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述參考在附圖中示出并在以下描述中詳述的非限制性示例實(shí)施例，更加全面地說明本公開的示例實(shí)施例和它們的多種特征及有利細(xì)節(jié)。應(yīng)注意的是，圖中示出的特征不是必須按照比例繪制。本公開省略了已知材料、組件和工藝技術(shù)的描述，從而不使本公開的示例實(shí)施例模糊。所給出的示例僅旨在有利于理解本公開示例實(shí)施例的實(shí)施，以及進(jìn)一步使本領(lǐng)域技術(shù)人員能夠?qū)嵤┦纠龑?shí)施例。因而，這些示例不應(yīng)被理解為對(duì)本公開的實(shí)施例的范圍的限制。

除非另外特別定義，本公開使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本公開所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分。此外，在本公開各個(gè)實(shí)施例中，相同或類似的參考標(biāo)號(hào)表示相同或類似的構(gòu)件。

應(yīng)用傳統(tǒng)的柵極驅(qū)動(dòng)電路的顯示面板的分辨率是固定的，不能根據(jù)實(shí)際需要調(diào)整分辨率，也無法在顯示面板的不同區(qū)域?qū)崿F(xiàn)選擇性驅(qū)動(dòng)。本公開實(shí)施例提供的顯示面板、顯示設(shè)備及驅(qū)動(dòng)方法可以改變顯示分辨率并可以在顯示面板的不同區(qū)域進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)。

例如，本公開的實(shí)施例提供一種陣列基板10，如圖1所示，陣列基板10包括：在第一區(qū)域A1中陣列排布的多個(gè)第一像素單元P1；第一柵極驅(qū)動(dòng)電路110；第二柵極驅(qū)動(dòng)電路120；與第一柵極驅(qū)動(dòng)電路110連接的多條第一柵線G1；以及與第二柵極驅(qū)動(dòng)電路120連接的多條第二柵線G2。多個(gè)第一像素單元P1中的第一部分與多條第一柵線G1連接，且第一部分的每個(gè)第一像素單元P1與多條第一柵線G1之一連接；多個(gè)第一像素單元P1中的第二部分與多條第二柵線G2連接，且第二部分的每個(gè)第一像素單元P1與多條第二柵線G2之一連接。

例如，繼續(xù)參見圖1，在本公開實(shí)施例提供的陣列基板10中，第2n-1行的第一像素單元P1與第一柵線G1之一連接；第2n行的第一像素單元P1與第二柵線G2之一連接，n為大于0的整數(shù)。

又例如，第2n-1行的第一像素單元P1與第n條第一柵線G1連接；第2n行的第一像素單元P1與第n條第二柵線G2連接。

需要說明的是，本公開的實(shí)施例包括但不局限于第2n-1行的第一像素單元P1與第一柵線G1之一連接、第2n行的第一像素單元P1與第二柵線G2之一連接的情形，也可以是第2n-1行的第一像素單元P1與第二柵線G2之一連接、第2n行的第一像素單元P1與第一柵線G1之一連接。

例如，同一列的第一像素單元共用同一條數(shù)據(jù)線(圖中未示出)，也就是說，同一列的第一像素單元與同一條數(shù)據(jù)線連接。在低分辨率模式中，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1提供的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序和第二柵極驅(qū)動(dòng)電路120通過第二柵線G2提供的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同，同一列第2n-1行和第2n行的第一像素單元P1將同時(shí)分別響應(yīng)于第一柵極驅(qū)動(dòng)信號(hào)和第二柵極驅(qū)動(dòng)信號(hào)開啟，即接收相同的數(shù)據(jù)信號(hào)。此時(shí)，第2n-1行和第2n行的第一像素單元P1顯示相同的圖像，從而降低了陣列基板顯示的分辨率。在高分辨率模式中，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1提供的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序和第二柵極驅(qū)動(dòng)電路120通過第二柵線G2提供的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同，同一列的第一像素單元P1可以分別響應(yīng)于第一柵極驅(qū)動(dòng)信號(hào)和第二柵極驅(qū)動(dòng)信號(hào)順序開啟，即進(jìn)行逐行掃描。此時(shí)，第2n-1行和第2n行的第一像素單元P1顯示不同的圖像，從而保持了陣列基板顯示的分辨率。

例如，柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同指的是相對(duì)應(yīng)的柵線提供的柵極驅(qū)動(dòng)信號(hào)均相同，例如，與第2n-1行第一像素單元P1連接的第一柵線提供的第一柵極驅(qū)動(dòng)信號(hào)和與第2n行第一像素單元P1連接的第二柵線提供的第二柵極驅(qū)動(dòng)信號(hào)均相同。

例如，低分辨率模式是FHD(2K像素)模式，高分辨率模式是UD(4K像素)模式。

例如，如圖2所示，本公開實(shí)施例提供的陣列基板10還包括在第二區(qū)域A2中陣列排布的多個(gè)第二像素單元P2；在第三區(qū)域A3中陣列排布的多個(gè)第三像素單元P3；與第一柵極驅(qū)動(dòng)電路110連接的多條第三柵線G3；以及與第二柵極驅(qū)動(dòng)電路120連接的多條第四柵線G4。多個(gè)第二像素單元P2中的第一部分與多條第一柵線G1連接，且第一部分的每個(gè)第二像素單元P2與多條第一柵線G1之一連接；多個(gè)第二像素單元P2中的第二部分與多條第三柵線G3連接，且第二部分的每個(gè)第二像素單元P2與多條第三柵線G3之一連接；多個(gè)第三像素單元P3中的第一部分與多條第二柵線G2連接，且第一部分的每個(gè)第三像素單元P3與多條第二柵線G2之一連接；多個(gè)第三像素單元P3中的第二部分與多條第四柵線G4連接，且第二部分的每個(gè)第三像素單元P3與多條第四柵線G4之一連接。

例如，繼續(xù)參見圖2，在本公開實(shí)施例提供的陣列基板10中，第2n-1行的第一像素單元P1和第2n-1行的第二像素單元P2與第一柵線G1之一連接；第2n行的第一像素單元P1和第2n行的第三像素單元P3與第二柵線G2之一連接；第2n行的第二像素單元P2與第三柵線G3之一連接；第2n-1行的第三像素單元P3與第四柵線G4之一連接；n為大于0的整數(shù)。

又例如，第2n-1行的第一像素單元P1和第2n-1行的第二像素單元P2與第n條第一柵線G1連接；第2n行的第一像素單元P1和第2n行的第三像素單元P3與第n條第二柵線G2連接；第2n行的第二像素單元P2與第n條第三柵線G3連接；第2n-1行的第三像素單元P3與第n條第四柵線G4連接；n為大于0的整數(shù)。例如，當(dāng)n＝1時(shí)，第1行的第一像素單元P1和第1行的第二像素單元P2與第1條第一柵線G1連接；第2行的第一像素單元P1和第2行的第三像素單元P3與第1條第二柵線G2連接；第2行的第二像素單元P2與第1條第三柵線G3連接；第1行的第三像素單元P3與第1條第四柵線G4連接；又例如，當(dāng)n＝2時(shí)，第3行的第一像素單元P1和第3行的第二像素單元P2與第2條第一柵線G1連接；第4行的第一像素單元P1和第4行的第三像素單元P3與第2條第二柵線G2連接；第4行的第二像素單元P2與第2條第三柵線G3連接；第3行的第三像素單元P3與第2條第四柵線G4連接。例如，當(dāng)n為大于0的其它整數(shù)時(shí)，依次類推，在此不再贅述。

例如，當(dāng)?shù)谝粎^(qū)域A1為低分辨率模式時(shí)，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1輸出的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第二柵極驅(qū)動(dòng)電路120通過第二柵線G2輸出的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同；當(dāng)?shù)谝粎^(qū)域A1為高分辨率模式時(shí)，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1輸出的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第二柵極驅(qū)動(dòng)電路120通過第二柵線G2輸出的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同。

例如，當(dāng)?shù)诙^(qū)域A2為低分辨率模式時(shí)，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1輸出的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第一柵極驅(qū)動(dòng)電路110通過第三柵線G3輸出的第三柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同；當(dāng)?shù)诙^(qū)域A2為高分辨率模式時(shí)，第一柵極驅(qū)動(dòng)電路110通過第一柵線G1輸出的第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第一柵極驅(qū)動(dòng)電路110通過第三柵線G3輸出的第三柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同。

例如，當(dāng)?shù)谌齾^(qū)域A3為低分辨率模式時(shí)，第二柵極驅(qū)動(dòng)電路120通過第二柵線G2輸出的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第二柵極驅(qū)動(dòng)電路120通過第四柵線G4輸出的第四柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同；當(dāng)?shù)谌齾^(qū)域A3為高分辨率模式時(shí)，第二柵極驅(qū)動(dòng)電路120通過第二柵線G2輸出的第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序與第二柵極驅(qū)動(dòng)電路120通過第四柵線G4輸出的第四柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同。

例如，通過調(diào)整第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序、第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序、第三柵極驅(qū)動(dòng)信號(hào)的時(shí)序和第四柵極驅(qū)動(dòng)信號(hào)的時(shí)序之間的關(guān)系，可以改變顯示分辨率并可以在陣列基板的不同區(qū)域(例如，第一區(qū)域A1、第二區(qū)域A2和第三區(qū)域A3)進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)，從而可以實(shí)現(xiàn)在不同的區(qū)域顯示不同的分辨率，可以在兼顧用戶觀看體驗(yàn)的同時(shí)節(jié)約電能。

例如，當(dāng)用戶觀看第一區(qū)域A1時(shí)，第一區(qū)域A1為高分辨率模式，第二區(qū)域A1和第三區(qū)域A3為低分辨率模式。

例如，繼續(xù)參見圖2，在本公開實(shí)施例提供的陣列基板10中，第一區(qū)域A1設(shè)置在第二區(qū)域A2和第三區(qū)域A3之間。

例如，本公開的實(shí)施例包括但不局限于陣列基板10包括第一區(qū)域A1、第二區(qū)域A2和第三區(qū)域A3的情形，陣列基板10也可以包括更多數(shù)量的區(qū)域。

例如，在本公開實(shí)施例提供的陣列基板10中，第一柵極驅(qū)動(dòng)電路110和第二柵極驅(qū)動(dòng)電路120設(shè)置在陣列基板10相對(duì)的兩側(cè)。例如，第一柵極驅(qū)動(dòng)電路110和第二柵極驅(qū)動(dòng)電路120設(shè)置在陣列基板10相對(duì)的兩側(cè)可以便于電路設(shè)計(jì)和生產(chǎn)，減少成本。

例如，如圖3所示，在本公開實(shí)施例提供的陣列基板10中，第一柵極驅(qū)動(dòng)電路110包括第一移位寄存器組，第一移位寄存器組包括級(jí)聯(lián)的多個(gè)第一移位寄存器S1。除第一級(jí)和最后一級(jí)之外，本級(jí)第一移位寄存器S1的輸入端IN與上一級(jí)第一移位寄存器S1的輸出端OUT連接。第二柵極驅(qū)動(dòng)電路120包括第二移位寄存器組，第二移位寄存器組包括級(jí)聯(lián)的多個(gè)第二移位寄存器S2，除第一級(jí)和最后一級(jí)之外，本級(jí)第二移位寄存器S2的輸入端IN與上一級(jí)第二移位寄存器S2的輸出端OUT連接。第一柵極驅(qū)動(dòng)電路110還包括第三移位寄存器組，第三移位寄存器組包括級(jí)聯(lián)的多個(gè)第三移位寄存器S3。除第一級(jí)和最后一級(jí)之外，本級(jí)第三移位寄存器S3的輸入端IN與上一級(jí)第三移位寄存器S3的輸出端OUT連接。第二柵極驅(qū)動(dòng)電路120還包括第四移位寄存器組，第四移位寄存器組包括級(jí)聯(lián)的多個(gè)第一移位寄存器S1。除第一級(jí)和最后一級(jí)之外，本級(jí)第四移位寄存器S4的輸入端IN與上一級(jí)第四移位寄存器S4的輸出端OUT連接。

例如，如圖3所示，除第一級(jí)和最后一級(jí)之外，本級(jí)第一移位寄存器S1的復(fù)位端RE與下一級(jí)第一移位寄存器S1的輸出端OUT連接。除第一級(jí)和最后一級(jí)之外，本級(jí)第二移位寄存器S2的復(fù)位端RE與下一級(jí)第二移位寄存器S2的輸出端OUT連接。除第一級(jí)和最后一級(jí)之外，本級(jí)第三移位寄存器S3的復(fù)位端RE與下一級(jí)第三移位寄存器S3的輸出端OUT連接。除第一級(jí)和最后一級(jí)之外，本級(jí)第四移位寄存器S4的復(fù)位端RE與下一級(jí)第四移位寄存器S4的輸出端OUT連接。

例如，如圖3所示，第一級(jí)第一移位寄存器S1的輸入端IN被配置為接收第一觸發(fā)信號(hào)STV1。最后一級(jí)第一移位寄存器S1的復(fù)位端RE被配置為接收第一復(fù)位信號(hào)RST1。第一級(jí)第二移位寄存器S2的輸入端IN被配置為接收第二觸發(fā)信號(hào)STV2。最后一級(jí)第二移位寄存器S2的復(fù)位端RE被配置為接收第二復(fù)位信號(hào)RST2。第一級(jí)第三移位寄存器S3的輸入端IN被配置為接收第三觸發(fā)信號(hào)STV3。最后一級(jí)第三移位寄存器S3的復(fù)位端RE被配置為接收第三復(fù)位信號(hào)RST3。第一級(jí)第四移位寄存器S4的輸入端IN被配置為接收第四觸發(fā)信號(hào)STV4。最后一級(jí)第四移位寄存器S4的復(fù)位端RE被配置為接收第四復(fù)位信號(hào)RST4。

例如，如圖3所示，在本公開實(shí)施例提供的陣列基板10中，各第一移位寄存器S1的輸出端OUT與第一柵線G1之一對(duì)應(yīng)連接，各第一移位寄存器S1被配置為響應(yīng)于第一時(shí)鐘信號(hào)CK1向第一柵線G1之一輸出第一柵極驅(qū)動(dòng)信號(hào)。各第二移位寄存器S2的輸出端OUT與第二柵線G2之一對(duì)應(yīng)連接，各第二移位寄存器S2被配置為響應(yīng)于第二時(shí)鐘信號(hào)CK2向第二柵線G2之一輸出第二柵極驅(qū)動(dòng)信號(hào)。各第三移位寄存器S3的輸出端OUT與第三柵線G3之一對(duì)應(yīng)連接，各第三移位寄存器S3被配置為響應(yīng)于第三時(shí)鐘信號(hào)CK3向第三柵線G3之一輸出第三柵極驅(qū)動(dòng)信號(hào)。各第四移位寄存器S4的輸出端OUT與第四柵線G4之一對(duì)應(yīng)連接，各第四移位寄存器S4被配置為響應(yīng)于第四時(shí)鐘信號(hào)CK4向第四柵線G4之一輸出第四柵極驅(qū)動(dòng)信號(hào)。

例如，如圖3所示，第一時(shí)鐘信號(hào)CK1包括通過不同時(shí)鐘信號(hào)線輸出的在時(shí)序上順次排布的信號(hào)C11、C12、C13和C14。第二時(shí)鐘信號(hào)CK2包括通過不同時(shí)鐘信號(hào)線輸出的在時(shí)序上順次排布的信號(hào)C21、C22、C23和C24。第三時(shí)鐘信號(hào)CK3包括通過不同時(shí)鐘信號(hào)線輸出的在時(shí)序上順次排布的信號(hào)C31、C32、C33和C34。第四時(shí)鐘信號(hào)CK4包括通過不同時(shí)鐘信號(hào)線輸出的在時(shí)序上順次排布的信號(hào)C41、C42、C43和C44。

例如，時(shí)鐘信號(hào)的時(shí)序相同指的是時(shí)鐘信號(hào)中包括的順次排布的信號(hào)均對(duì)應(yīng)相同。例如，第一時(shí)鐘信號(hào)CK1的時(shí)序與第二時(shí)鐘信號(hào)CK2的時(shí)序相同指的是信號(hào)C11的時(shí)序與信號(hào)C21的時(shí)序相同、信號(hào)C12的時(shí)序與信號(hào)C22的時(shí)序相同、信號(hào)C13的時(shí)序與信號(hào)C23的時(shí)序相同、信號(hào)C14的時(shí)序與信號(hào)C24的時(shí)序相同。

例如，兩個(gè)信號(hào)時(shí)序相同是指在該兩個(gè)信號(hào)在同一時(shí)間的電壓相同。

例如，如圖3所示，本公開實(shí)施例提供的陣列基板10還包括第一時(shí)鐘發(fā)生器130和第二時(shí)鐘發(fā)生器140。第一時(shí)鐘發(fā)生器130被配置為向第一移位寄存器S1(例如，第一移位寄存器S1的時(shí)鐘信號(hào)端CLK)提供第一時(shí)鐘信號(hào)CK1；第二時(shí)鐘發(fā)生器140被配置為向第二移位寄存器S2(例如，第二移位寄存器S2的時(shí)鐘信號(hào)端CLK)提供第二時(shí)鐘信號(hào)CK2；第一時(shí)鐘發(fā)生器130還被配置為向第三移位寄存器S3(例如，第三移位寄存器S3的時(shí)鐘信號(hào)端CLK)提供第三時(shí)鐘信號(hào)CK3；以及第二時(shí)鐘發(fā)生器140還被配置為向第四移位寄存器S4(例如，第四移位寄存器S4的時(shí)鐘信號(hào)端CLK)提供第四時(shí)鐘信號(hào)CK4。

例如，第一時(shí)鐘發(fā)生器130和第二時(shí)鐘發(fā)生器140還可以被配置為分別或共同提供第一觸發(fā)信號(hào)STV1、第一復(fù)位信號(hào)RST1、第二觸發(fā)信號(hào)STV2、第二復(fù)位信號(hào)RST2、第三觸發(fā)信號(hào)STV3、第三復(fù)位信號(hào)RST3、第四觸發(fā)信號(hào)STV4和第四復(fù)位信號(hào)RST4等。

例如，如圖3所示，第一時(shí)鐘發(fā)生器130被配置為通過四條時(shí)鐘信號(hào)線向各級(jí)第一移位寄存器S1提供第一時(shí)鐘信號(hào)CK1。第4m-3級(jí)的第一移位寄存器S1被配置為接收第一時(shí)鐘信號(hào)CK1中的信號(hào)C11；第4m-2級(jí)的第一移位寄存器S1被配置為接收第一時(shí)鐘信號(hào)CK1中的信號(hào)C12；第4m-1級(jí)的第一移位寄存器S1被配置為接收第一時(shí)鐘信號(hào)CK1中的信號(hào)C13；第4m級(jí)的第一移位寄存器S1被配置為接收第一時(shí)鐘信號(hào)CK1中的信號(hào)C14，m為大于0的整數(shù)。

例如，如圖3所示，第二時(shí)鐘發(fā)生器140被配置為通過四條時(shí)鐘信號(hào)線向各級(jí)第二移位寄存器S2提供第二時(shí)鐘信號(hào)CK2。第4m-3級(jí)的第二移位寄存器S2被配置為接收第二時(shí)鐘信號(hào)CK2中的信號(hào)C21；第4m-2級(jí)的第二移位寄存器S2被配置為接收第二時(shí)鐘信號(hào)CK2中的信號(hào)C22；第4m-1級(jí)的第二移位寄存器S2被配置為接收第二時(shí)鐘信號(hào)CK2中的信號(hào)C23；第4m級(jí)的第二移位寄存器S2被配置為接收第二時(shí)鐘信號(hào)CK2中的信號(hào)C24，m為大于0的整數(shù)。

例如，如圖3所示，第一時(shí)鐘發(fā)生器130還被配置為通過四條時(shí)鐘信號(hào)線向各級(jí)第三移位寄存器S3提供第三時(shí)鐘信號(hào)CK3。第4m-3級(jí)的第三移位寄存器S3被配置為接收第三時(shí)鐘信號(hào)CK3中的信號(hào)C31；第4m-2級(jí)的第三移位寄存器S3被配置為接收第三時(shí)鐘信號(hào)CK3中的信號(hào)C32；第4m-1級(jí)的第三移位寄存器S3被配置為接收第三時(shí)鐘信號(hào)CK3中的信號(hào)C33；第4m級(jí)的第三移位寄存器S3被配置為接收第三時(shí)鐘信號(hào)CK3中的信號(hào)C34，m為大于0的整數(shù)。

例如，如圖3所示，第二時(shí)鐘發(fā)生器140還被配置為通過四條時(shí)鐘信號(hào)線向各級(jí)第四移位寄存器S4提供第四時(shí)鐘信號(hào)CK4。第4m-3級(jí)的第四移位寄存器S4被配置為接收第四時(shí)鐘信號(hào)CK4中的信號(hào)C41；第4m-2級(jí)的第四移位寄存器S4被配置為接收第四時(shí)鐘信號(hào)CK4中的信號(hào)C42；第4m-1級(jí)的第四移位寄存器S4被配置為接收第四時(shí)鐘信號(hào)CK4中的信號(hào)C43；第4m級(jí)的第四移位寄存器S4被配置為接收第四時(shí)鐘信號(hào)CK4中的信號(hào)C44，m為大于0的整數(shù)。

需要說明的是，本公開的實(shí)施例包括但不局限于圖3所示的情形，第一時(shí)鐘發(fā)生器130也可以被配置為通過兩條時(shí)鐘信號(hào)線向第一移位寄存器S1提供第一時(shí)鐘信號(hào)CK1；第二時(shí)鐘發(fā)生器140也可以被配置為通過兩條時(shí)鐘信號(hào)線向第二移位寄存器S2提供第二時(shí)鐘信號(hào)CK2；第一時(shí)鐘發(fā)生器130也可以被配置為通過兩條時(shí)鐘信號(hào)線向第三移位寄存器S3提供第三時(shí)鐘信號(hào)CK3；第二時(shí)鐘發(fā)生器140也可以被配置為通過兩條時(shí)鐘信號(hào)線向第四移位寄存器S4提供第四時(shí)鐘信號(hào)CK4，在此不再贅述。

例如，如圖3所示，本公開實(shí)施例提供的陣列基板10還包括時(shí)鐘控制器150。時(shí)鐘控制器150分別與第一時(shí)鐘發(fā)生器130和第二時(shí)鐘發(fā)生器140連接。時(shí)鐘控制器150被配置為控制第一時(shí)鐘發(fā)生器130提供的第一時(shí)鐘信號(hào)CK1和第三時(shí)鐘信號(hào)CK3的時(shí)序、以及控制第二時(shí)鐘發(fā)生器140提供的第二時(shí)鐘信號(hào)CK2和第四時(shí)鐘信號(hào)CK4的時(shí)序。

例如，時(shí)鐘控制器150還可以被配置為控制第一時(shí)鐘發(fā)生器130和第二時(shí)鐘發(fā)生器140分別或共同提供的第一觸發(fā)信號(hào)STV1、第一復(fù)位信號(hào)RST1、第二觸發(fā)信號(hào)STV2、第二復(fù)位信號(hào)RST2、第三觸發(fā)信號(hào)STV3、第三復(fù)位信號(hào)RST3、第四觸發(fā)信號(hào)STV4和第四復(fù)位信號(hào)RST4的時(shí)序。

例如，第一時(shí)鐘發(fā)生器130、第二時(shí)鐘發(fā)生器140和時(shí)鐘控制器150可以分別由專用集成電路芯片實(shí)現(xiàn)，也可以由電路或者采用軟件、硬件(電路)、固件或其任意組合方式實(shí)現(xiàn)。例如，第一時(shí)鐘發(fā)生器130和第二時(shí)鐘發(fā)生器140可以由同一塊集成芯片實(shí)現(xiàn)。又例如，時(shí)鐘控制器150可以集成在第一時(shí)鐘發(fā)生器130或第二時(shí)鐘發(fā)生器140中實(shí)現(xiàn)。

又例如，第一時(shí)鐘發(fā)生器130、第二時(shí)鐘發(fā)生器140或時(shí)鐘控制器150可以包括處理器、存儲(chǔ)器。在本公開的實(shí)施例中，處理器可以處理數(shù)據(jù)信號(hào)，可以包括各種計(jì)算結(jié)構(gòu)，例如復(fù)雜指令集計(jì)算機(jī)(CISC)結(jié)構(gòu)、結(jié)構(gòu)精簡(jiǎn)指令集計(jì)算機(jī)(RISC)結(jié)構(gòu)或者一種實(shí)行多種指令集組合的結(jié)構(gòu)。在一些實(shí)施例中，處理器也可以是微處理器，例如X86處理器或ARM處理器，或者可以是數(shù)字處理器(DSP)等。處理器可以控制其它組件以執(zhí)行期望的功能。在本公開的實(shí)施例中，存儲(chǔ)器可以保存處理器執(zhí)行的指令和/或數(shù)據(jù)。例如，存儲(chǔ)器可以包括一個(gè)或多個(gè)計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序產(chǎn)品可以包括各種形式的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，例如易失性存儲(chǔ)器和/或非易失性存儲(chǔ)器。所述易失性存儲(chǔ)器例如可以包括隨機(jī)存取存儲(chǔ)器(RAM)和/或高速緩沖存儲(chǔ)器(cache)等。所述非易失性存儲(chǔ)器例如可以包括只讀存儲(chǔ)器(ROM)、硬盤、閃存等。在所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上可以存儲(chǔ)一個(gè)或多個(gè)計(jì)算機(jī)程序指令，處理器可以運(yùn)行所述程序指令，以實(shí)現(xiàn)本公開實(shí)施例中(由處理器實(shí)現(xiàn))期望的功能。在所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中還可以存儲(chǔ)各種應(yīng)用程序和各種數(shù)據(jù)，例如所述應(yīng)用程序使用和/或產(chǎn)生的各種數(shù)據(jù)等。

例如，如圖4所示，本公開實(shí)施例提供的陣列基板10包括三個(gè)顯示帶B1、B2和B3(例如上下排列的三個(gè)顯示帶)，每個(gè)顯示帶包括第一區(qū)域A1、第二區(qū)域A2和第三區(qū)域A3，且位于同一個(gè)顯示帶中的第一區(qū)域A1中第一像素單元P1的行數(shù)、第二區(qū)域A2中第二像素單元P2的行數(shù)以及第三區(qū)域A3中第三像素單元P3的行數(shù)相等。

需要說明的是，本公開的實(shí)施例包括但不局限于陣列基板包括三個(gè)顯示帶的情形，陣列基板也可以包括其它數(shù)量(例如，4個(gè)，5個(gè)或更多)的顯示帶。

例如，如圖4所示，分別與三個(gè)顯示帶B1、B2和B3對(duì)應(yīng)連接的三個(gè)第一柵極驅(qū)動(dòng)電路110可以連接在一起從而協(xié)同工作；分別與三個(gè)顯示帶B1、B2和B3對(duì)應(yīng)連接的三個(gè)第二柵極驅(qū)動(dòng)電路120可以連接在一起從而協(xié)同工作。例如，與顯示帶B1對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中最后一級(jí)的第一移位寄存器的輸出端可以和與顯示帶B2對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中第一級(jí)的第一移位寄存器的輸入端連接，從而使與顯示帶B1對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中最后一級(jí)的第一移位寄存器的輸出端輸出的信號(hào)作為與顯示帶B2對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中第一級(jí)的第一移位寄存器的第一觸發(fā)信號(hào)STV1。又例如，與顯示帶B1對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中最后一級(jí)的第一移位寄存器的復(fù)位端可以和與顯示帶B2對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中第一級(jí)的第一移位寄存器的輸出端連接，從而使與顯示帶B2對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中第一級(jí)的第一移位寄存器輸出端的輸出信號(hào)作為與顯示帶B1對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路中最后一級(jí)的第一移位寄存器的第一復(fù)位信號(hào)RST1。類似的，與不同顯示帶對(duì)應(yīng)連接的第一柵極驅(qū)動(dòng)電路或第二柵極驅(qū)動(dòng)電路中的其它移位寄存器也可以具有類似的連接關(guān)系，在此不再贅述。

例如，如圖5所示，在本公開實(shí)施例提供的陣列基板10中，第一移位寄存器S1、第二移位寄存器S2、第三移位寄存器S3以及第四移位寄存器S4可以由圖5所示的移位寄存器100實(shí)現(xiàn)。例如，第一移位寄存器S1、第二移位寄存器S2、第三移位寄存器S3以及第四移位寄存器S4中的每個(gè)包括：輸入電路111、復(fù)位電路112、輸出電路113、輸出端下拉電路114、下拉節(jié)點(diǎn)控制電路115和存儲(chǔ)電容Cst。輸入電路111與輸入端IN和上拉節(jié)點(diǎn)PU分別連接；復(fù)位電路112與上拉節(jié)點(diǎn)PU、復(fù)位端RE及第一電源端VGL分別連接；輸出電路113與上拉節(jié)點(diǎn)PU、時(shí)鐘信號(hào)端CLK及輸出端OUT分別連接；輸出端下拉電路114與輸出端OUT、下拉節(jié)點(diǎn)PD及第一電源端VGL分別連接；下拉節(jié)點(diǎn)控制電路115與下拉節(jié)點(diǎn)PD、第二電源端VDD及第一電源端VGL分別連接；存儲(chǔ)電容Cst與上拉節(jié)點(diǎn)PU及輸出端OUT分別連接。

例如，第一電源端VGL提供的第一電源電壓為低電平電壓(例如，-1V，0V)；第二電源端VDD提供的第二電源電壓為高電平電壓(例如，5V，8V)。

例如，參見圖5和圖6，在本公開實(shí)施例提供的陣列基板10中，輸入電路111包括第一晶體管T1，第一晶體管T1的第一極與輸入端IN連接，第一晶體管T1的柵極與輸入端IN連接，第一晶體管T1的第二極與上拉節(jié)點(diǎn)PU連接。復(fù)位電路112包括第二晶體管T2，第二晶體管T2的第一極與上拉節(jié)點(diǎn)PU連接，第二晶體管T2的柵極與復(fù)位端RE連接，第二晶體管T2的第二極與第一電源端VGL連接。輸出電路113包括第三晶體管T3，第三晶體管T3的第一極與時(shí)鐘信號(hào)端CLK連接，第三晶體管T3的柵極與上拉節(jié)點(diǎn)PU連接，第三晶體管T3的第二極與輸出端OUT連接。輸出端下拉電路114包括第四晶體管T4，第四晶體管T4的第一極與輸出端OUT連接，第四晶體管T4的柵極與下拉節(jié)點(diǎn)PD連接，第四晶體管T4的第二極與第一電源端VGL連接。下拉節(jié)點(diǎn)控制電路115包括第五晶體管T5和第六晶體管T6，第五晶體管T5的第一極與第二電源端VDD連接，第五晶體管T5的柵極與第二電源端VDD連接，第五晶體管T5的第二極與下拉節(jié)點(diǎn)PD連接；第六晶體管T6的第一極與下拉節(jié)點(diǎn)PD連接，第六晶體管T6的柵極與上拉節(jié)點(diǎn)PU連接，第六晶體管T6的第二極與第一電源端VGL連接。存儲(chǔ)電容Cst的第一端與上拉節(jié)點(diǎn)PU連接，存儲(chǔ)電容Cst的第二端與輸出端OUT連接。

需要說明的是，本公開的實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)晶體管或其他特性相同的開關(guān)器件。這里采用的晶體管的源極、漏極在結(jié)構(gòu)上可以是對(duì)稱的，所以其源極、漏極在結(jié)構(gòu)上可以是沒有區(qū)別的。在本公開的實(shí)施例中，為了區(qū)分晶體管除柵極之外的兩極，直接描述了其中一極為第一極，另一極為第二極，所以本公開實(shí)施例中全部或部分晶體管的第一極和第二極根據(jù)需要是可以互換的。例如，本公開實(shí)施例所述的晶體管的第一極可以為源極，第二極可以為漏極；或者，晶體管的第一極為漏極，第二極為源極。此外，按照晶體管的特性區(qū)分可以將晶體管分為N型和P型晶體管。當(dāng)晶體管為P型晶體管時(shí)，開啟電壓為低電平電壓(例如，0V)，關(guān)閉電壓為高電平電壓(例如，5V)；當(dāng)晶體管為N型晶體管時(shí)，開啟電壓為高電平電壓(例如，5V)，關(guān)閉電壓為低電平電壓(例如，0V)。本公開的實(shí)施例以第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5和第六晶體管T6均為N型晶體管為例進(jìn)行說明?；诒竟_對(duì)該實(shí)現(xiàn)方式的描述和教導(dǎo)，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下能夠容易想到本公開實(shí)施例采用P型晶體管或N型和P型晶體管組合的實(shí)現(xiàn)方式，因此，這些實(shí)現(xiàn)方式也是在本公開的保護(hù)范圍內(nèi)的。

需要說明的是，本公開的實(shí)施例提供的移位寄存器包括但不局限于圖6所示的情形，根據(jù)實(shí)際需要，移位寄存器還可以包括其它電路，例如具有降噪功能的電路等。

例如，接下來介紹圖6所示的移位寄存器的工作原理，參見圖6和圖7。

在第一時(shí)段t1，輸入端IN接收到高電平的輸入信號(hào)，第一晶體管T1將該高電平信號(hào)輸入上拉節(jié)點(diǎn)PU，第三晶體管T3開啟，第六晶體管T6開啟，第六晶體管T6將第一電源端VGL的低電平電壓輸入到下拉節(jié)點(diǎn)PD，第二晶體管T2和第四晶體管T4關(guān)閉。

在第二時(shí)段t2，時(shí)鐘信號(hào)端CLK接收到高電平的時(shí)鐘信號(hào)，第三晶體管T3將該高電平信號(hào)傳輸?shù)捷敵龆薕UT；由于存儲(chǔ)電容Cst的自舉作用，上拉節(jié)點(diǎn)PU的電壓進(jìn)一步升高，使得第三晶體管T3更充分地開啟，高電平的時(shí)鐘信號(hào)通過第三晶體管T3輸出到輸出端OUT。

在第三時(shí)段t3，復(fù)位端RE接收到高電平的信號(hào)，第二晶體管T2開啟，第二晶體管T2將低電平的第一電源端VGL提供的第一電源電壓傳輸?shù)缴侠?jié)點(diǎn)PU，第六晶體管T6關(guān)閉，第五晶體管T5將高電平的第二電源端VDD提供的第二電源電壓傳輸?shù)较吕?jié)點(diǎn)PD，第四晶體管T4開啟，第四晶體管T4將低電平的第一電源端VGL提供的第一電源電壓傳輸?shù)捷敵龆薕UT。

例如，通過上述工作過程可以看出，在第二時(shí)段t2，輸出端OUT可以與時(shí)鐘信號(hào)端CLK接收到的高電平時(shí)鐘信號(hào)同步或基本同步輸出高電平信號(hào)。

例如，在陣列基板10中，可以通過調(diào)整時(shí)鐘信號(hào)(例如，第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4)來調(diào)整第一柵極驅(qū)動(dòng)電路110和第二柵極驅(qū)動(dòng)電路120輸出的各個(gè)柵極驅(qū)動(dòng)信號(hào)，進(jìn)而實(shí)現(xiàn)改變顯示分辨率并可以在陣列基板的不同區(qū)域進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)。例如，這種設(shè)置方式可以節(jié)省電能。

例如，圖8A是本公開實(shí)施例提供的陣列基板分區(qū)域進(jìn)行不同分辨率顯示的示意圖之一；圖8B是本公開實(shí)施例提供的陣列基板進(jìn)行如圖8A所示的分區(qū)域不同分辨率顯示時(shí)的驅(qū)動(dòng)時(shí)序圖。

例如，參見圖8A和圖8B，三個(gè)顯示帶分別包括三個(gè)區(qū)域，即陣列基板被分為九個(gè)可選擇變更分辨率的區(qū)域。例如，在左上區(qū)域、中中區(qū)域和右下區(qū)域?yàn)楦叻直媛誓Ｊ経D(4K像素)，其它區(qū)域?yàn)榈头直媛誓Ｊ紽HD(2K像素)。在這種情況下，位于上方的第一顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序、第二時(shí)鐘信號(hào)CK2的時(shí)序和第四時(shí)鐘信號(hào)CK4的時(shí)序相同，而且它們與第三時(shí)鐘信號(hào)CK3的時(shí)序不同。即信號(hào)C11的時(shí)序、信號(hào)C21的時(shí)序和信號(hào)C41的時(shí)序相同，而且它們與信號(hào)C31的時(shí)序不同；信號(hào)C12的時(shí)序、信號(hào)C22的時(shí)序和信號(hào)C42的時(shí)序相同，而且它們與信號(hào)C32的時(shí)序不同；信號(hào)C13的時(shí)序、信號(hào)C23的時(shí)序和信號(hào)C43的時(shí)序相同，而且它們與信號(hào)C33的時(shí)序不同；信號(hào)C14的時(shí)序、信號(hào)C24的時(shí)序和信號(hào)C44的時(shí)序相同，而且它們與信號(hào)C34的時(shí)序不同。這樣即可實(shí)現(xiàn)左上區(qū)域?yàn)楦叻直媛誓Ｊ経D、中上區(qū)域和右上區(qū)域?yàn)榈头直媛誓Ｊ紽HD。例如，位于中間的第二顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序和第三時(shí)鐘信號(hào)CK3的時(shí)序相同，第二時(shí)鐘信號(hào)CK2的時(shí)序和第四時(shí)鐘信號(hào)CK4的時(shí)序相同，而且第一時(shí)鐘信號(hào)CK1的時(shí)序與第二時(shí)鐘信號(hào)CK2的時(shí)序不同，這樣即可實(shí)現(xiàn)中中區(qū)域?yàn)楦叻直媛誓Ｊ経D、左中區(qū)域和右中區(qū)域?yàn)榈头直媛誓Ｊ紽HD。例如，位于下方的第三顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序、第二時(shí)鐘信號(hào)CK2的時(shí)序和第三時(shí)鐘信號(hào)CK3的時(shí)序相同，而且它們與第四時(shí)鐘信號(hào)CK4的時(shí)序不同，這樣即可實(shí)現(xiàn)右下區(qū)域?yàn)楦叻直媛誓Ｊ経D、左下區(qū)域和中下區(qū)域?yàn)榈头直媛誓Ｊ紽HD。

例如，圖9A是本公開實(shí)施例提供的陣列基板分區(qū)域進(jìn)行不同分辨率顯示的示意圖之二；圖9B是本公開實(shí)施例提供的陣列基板進(jìn)行如圖9A所示的分區(qū)域不同分辨率顯示時(shí)的驅(qū)動(dòng)時(shí)序圖。

例如，參見圖9A和圖9B，三個(gè)顯示帶分別包括三個(gè)區(qū)域，即陣列基板被分為九個(gè)可選擇變更分辨率的區(qū)域，從而可以實(shí)現(xiàn)九個(gè)區(qū)域幀頻的變換。例如，在左中區(qū)域、中中區(qū)域和右中區(qū)域的幀頻為60Hz，其它區(qū)域的幀頻為30Hz。在這種情況下，位于上方的第一顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序、第二時(shí)鐘信號(hào)CK2的時(shí)序、第三時(shí)鐘信號(hào)CK3的時(shí)序和第四時(shí)鐘信號(hào)CK4的時(shí)序均相同。例如，位于中間的第二顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序和第三時(shí)鐘信號(hào)CK3的時(shí)序不同，第二時(shí)鐘信號(hào)CK2的時(shí)序和第四時(shí)鐘信號(hào)CK4的時(shí)序不同。例如，位于下方的第三顯示帶中，與其對(duì)應(yīng)的第一時(shí)鐘信號(hào)CK1的時(shí)序、第二時(shí)鐘信號(hào)CK2的時(shí)序、第三時(shí)鐘信號(hào)CK3的時(shí)序和第四時(shí)鐘信號(hào)CK4的時(shí)序均相同。

需要說明的是，陣列基板10的顯示方式包括但不局限于圖8A、8B、9A和9B所示的情形，通過調(diào)整各個(gè)時(shí)鐘信號(hào)的時(shí)序，可以實(shí)現(xiàn)更多情況的分辨率的選擇性驅(qū)動(dòng)，在此不再贅述。

本公開的實(shí)施例還提供一種顯示面板2，如圖10所示，顯示面板2包括本公開任一實(shí)施例提供的陣列基板10。

例如，本公開實(shí)施例提供的顯示面板2可以是GOA(gate on array)顯示面板。

本公開的實(shí)施例還提供一種顯示設(shè)備1，如圖10所示，顯示設(shè)備1包括本公開任一實(shí)施例提供的顯示面板2。

例如，顯示設(shè)備1可以為電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

例如，在本公開的至少一個(gè)實(shí)施例中，顯示設(shè)備1還可以包括信號(hào)接收電路、視頻信號(hào)解碼電路等從而可以接收、處理視頻信號(hào)，或者根據(jù)需要還可以包括調(diào)制解調(diào)電路或天線等從而可以通過網(wǎng)絡(luò)、無線信號(hào)等與其他設(shè)備信號(hào)連接。

本公開的實(shí)施例還提供一種驅(qū)動(dòng)本公開任一實(shí)施例提供的陣列基板10的方法，包括如下步驟：

步驟S10：通過第一柵極驅(qū)動(dòng)電路110向第一像素單元P1中的第一部分提供第一柵極驅(qū)動(dòng)信號(hào)；以及

步驟S20：通過第二柵極驅(qū)動(dòng)電路120向第一像素單元P1中的第二部分提供第二柵極驅(qū)動(dòng)信號(hào)。

例如，當(dāng)所述第一區(qū)域處于高分辨率模式時(shí)，所述第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與所述第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序不同；當(dāng)所述第一區(qū)域處于低分辨率模式時(shí)，所述第一柵極驅(qū)動(dòng)信號(hào)的時(shí)序與所述第二柵極驅(qū)動(dòng)信號(hào)的時(shí)序相同。

例如，該驅(qū)動(dòng)方法中，可以通過調(diào)整時(shí)鐘信號(hào)(例如，第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2)來調(diào)整第一柵極驅(qū)動(dòng)電路110和第二柵極驅(qū)動(dòng)電路120輸出的第一和第二柵極驅(qū)動(dòng)信號(hào)，進(jìn)而實(shí)現(xiàn)改變顯示分辨率并可以在陣列基板的不同區(qū)域進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)。

例如，當(dāng)陣列基板還包括第二區(qū)域和第三區(qū)域時(shí)，可以通過調(diào)整時(shí)鐘信號(hào)(例如，第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、第三時(shí)鐘信號(hào)CK3和第四時(shí)鐘信號(hào)CK4)來調(diào)整第一柵極驅(qū)動(dòng)電路110和第二柵極驅(qū)動(dòng)電路120輸出的各個(gè)柵極驅(qū)動(dòng)信號(hào)，進(jìn)而實(shí)現(xiàn)改變顯示分辨率并可以在陣列基板的不同區(qū)域進(jìn)行不同分辨率的選擇性驅(qū)動(dòng)。

雖然上文中已經(jīng)用一般性說明及具體實(shí)施方式，對(duì)本公開作了詳盡的描述，但在本公開實(shí)施例基礎(chǔ)上，可以對(duì)之作一些修改或改進(jìn)，這對(duì)本領(lǐng)域技術(shù)人員而言是顯而易見的。因此，在不偏離本公開精神的基礎(chǔ)上所做的這些修改或改進(jìn)，均屬于本公開要求保護(hù)的范圍。