本發(fā)明涉及像素補償技術(shù)，具體涉及單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路及顯示設(shè)備。

背景技術(shù)：

OLED能夠發(fā)光是由驅(qū)動晶體管DM產(chǎn)生的電流所驅(qū)動，因為輸入相同的灰階電壓時，不同的閾值電壓Vth會產(chǎn)生不同的驅(qū)動電流，造成驅(qū)動電流的不一致性，同時遷移率u也會不均，造成電流的不一致性。

玻璃面板TFT驅(qū)動顯示時，TFT制程上閾值電壓Vth的均勻性非常差，同時閾值電壓Vth也有漂移，遷移率u也不均，工作電壓Vdd的IR-drop（電流乘以電阻引起的壓降）也一直存在，如此傳統(tǒng)的2T1C電路亮度均勻性一直很差。

單晶硅wafer mos驅(qū)動顯示時，也會存在一些輕微的閾值電壓Vth、遷移率u不均，還存在電流不匹配的問題，Vdd的IR-drop也一直存在。如此，傳統(tǒng)的2T1C電路均一性不好，同時PPI一直很低。

玻璃面板受制于成本和制程，采用單一類型的TFT驅(qū)動，如LTPS采用PTFT，IGZO為NTFT。單晶硅wafer的工藝本來就是CMOS工藝，所以通常采用CMOS驅(qū)動。

為此，期望尋求一種技術(shù)方案，以至少減輕上述問題。

技術(shù)實現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是，提供一種能消除驅(qū)動晶體管的閾值電壓不均勻的單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路及顯示設(shè)備。

為解決上述技術(shù)問題，本發(fā)明采用下述技術(shù)方案。

一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路，包括：

驅(qū)動晶體管，其漏極與發(fā)光器件的陽極電氣連接；

電容，其一端與所述驅(qū)動晶體管的源極電氣連接；

第一開關(guān)單元，其第一端用于輸入數(shù)據(jù)信號，其第二端與所述電容的另一端電氣連接；

第二開關(guān)單元，其第一端用于輸入第一基準(zhǔn)電壓，其第二端與所述驅(qū)動晶體管的柵極電氣連接；

第三開關(guān)單元，其第一端用于輸入第二基準(zhǔn)電壓，其第二端與所述驅(qū)動晶體管的漏極電氣連接；

第四開關(guān)單元，其第一端與工作電壓端電氣連接，其第二端與所述驅(qū)動晶體管的源極電氣連接；

第五開關(guān)單元，其第一端與所述第一開關(guān)單元的第二端電氣連接，其第二端與所述第二開關(guān)單元的第二端電氣連接；

其中，第一控制信號從所述第一、二、三開關(guān)單元的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開，第一控制信號從所述第四、五開關(guān)單元的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開或者第二控制信號從所述第四、五開關(guān)單元的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開；所述發(fā)光器件的陰極與公共接地極電氣連接。

所述第一開關(guān)單元包括第一晶體管，該第一晶體管的源極作為該第一開關(guān)單元的第一端，該第一晶體管的漏極作為該第一開關(guān)單元的第二端，該第一晶體管的柵極作為該第一開關(guān)單元的第三端。

所述第二開關(guān)單元包括第二晶體管，該第二晶體管的源極作為該第二開關(guān)單元的第一端，該第二晶體管的漏極作為該第二開關(guān)單元的第二端，該第二晶體管的柵極作為該第二開關(guān)單元的第三端。

所述第三開關(guān)單元包括第三晶體管，該第三晶體管的源極作為該第三開關(guān)單元的第一端，該第三晶體管的漏極作為該第三開關(guān)單元的第二端，該第三晶體管的柵極作為該第三開關(guān)單元的第三端。

所述第四開關(guān)單元包括第四晶體管，該第四晶體管的漏極作為該第四開關(guān)單元的第一端，該第四晶體管的源極作為該第四開關(guān)單元的第二端，該第四晶體管的柵極作為該第四開關(guān)單元的第三端。

所述第五開關(guān)單元包括第五晶體管，該第五晶體管的漏極作為該第五開關(guān)單元的第一端，該第五晶體管的源極作為該第五開關(guān)單元的第二端，該第五晶體管的柵極作為該第五開關(guān)單元的第三端。

所述第一基準(zhǔn)電壓與所述第二基準(zhǔn)電壓相等或不相等。

一種顯示設(shè)備，包括上述單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路。

本發(fā)明具有下述有益技術(shù)效果。

本發(fā)明能補償不同驅(qū)動晶體管柵源電壓/不同驅(qū)動晶體管漏源電壓下的閾值電壓和遷移率，這樣可以針對實際顯示時顯示效果差的灰階段進(jìn)行精確補償，即在普通補償?shù)幕A(chǔ)上再消除驅(qū)動晶體管漏源電壓的影響及驅(qū)動晶體管初始柵源電壓的影響，這樣使發(fā)光器件的驅(qū)動電流達(dá)到一致以及遷移率均勻，避免閾值電壓在發(fā)光過程中的漂移對發(fā)光器件造成影響，以達(dá)到顯示均勻、亮度一致的目的，顯示效果更好。

附圖說明

圖1為本發(fā)明的一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖2為圖1所示像素補償電路中各信號的時序圖。

圖3為圖1在圖2所示時序圖中的T1時間段的等效電路圖。

圖4為圖1在圖2所示時序圖中的T2時間段的等效電路圖。

圖5為本發(fā)明的另一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖6為圖5所示像素補償電路中各信號的時序圖。

圖7為圖5在圖6所示時序圖中開機上電時間段的電路圖。

圖8為圖5在圖6所示時序圖中的T1時間段的等效電路圖。

圖9為圖5在圖6所示時序圖中的T2時間段的等效電路圖。

圖10為本發(fā)明的再一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖11為圖10所示像素補償電路中各信號的時序圖。

圖12為本發(fā)明的再再一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖13為圖12所示像素補償電路中各信號的時序圖。

圖14為本發(fā)明的第五種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖15為圖14所示像素補償電路中各信號的時序圖。

圖16為本發(fā)明的第六種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。

圖17為圖16所示像素補償電路中各信號的時序圖。

具體實施方式

為能詳細(xì)說明本發(fā)明的技術(shù)特征及功效，并可依照本說明書的內(nèi)容來實現(xiàn)，下面對本發(fā)明的實施方式進(jìn)一步說明。

圖1示例性示出本發(fā)明眾多實施例中的一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的實施例。該單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路包括驅(qū)動晶體管DM、電容C、第一開關(guān)單元1、第二開關(guān)單元2、第三開關(guān)單元3、第四開關(guān)單元4、第五開關(guān)單元5。

驅(qū)動晶體管DM的漏極與發(fā)光器件L的陽極電氣連接。

電容C的一端與驅(qū)動晶體管DM的源極電氣連接。

第一開關(guān)單元1包括第一、二、三端11、12、13，數(shù)據(jù)信號從第一開關(guān)單元1的第一端11輸入，第一開關(guān)單元1的第二端12與電容C的另一端電氣連接。Vdt表示數(shù)據(jù)信號的電壓。

第二開關(guān)單元2包括第一、二、三端21、22、23，第一基準(zhǔn)電壓Vi從第二開關(guān)單元2的第一端21輸入，第二開關(guān)單元2的第二端22與驅(qū)動晶體管DM的柵極電氣連接。

第三開關(guān)單元3包括第一、二、三端31、32、33，第二基準(zhǔn)電壓Vf從第三開關(guān)單元3的第一端31輸入，第三開關(guān)單元3的第二端32與驅(qū)動晶體管DM的漏極電氣連接。

第四開關(guān)單元4包括第一、二、三端41、42、43，第四開關(guān)單元4的第一端41與工作電壓端電氣連接，第四開關(guān)單元4的第二端42與驅(qū)動晶體管DM的源極電氣連接。Vdd表示工作電壓。

第五開關(guān)單元5包括第一、二、三端51、52、53，第五開關(guān)單元5的第一端51與第一開關(guān)單元1的第二端12電氣連接，第五開關(guān)單元5的第二端52與第二開關(guān)單元2的第二端22電氣連接。

第一控制信號Scan從第一開關(guān)單元1的第三端13輸入控制第一開關(guān)單元1的第一端11、第二端12連通或斷開，第一控制信號Scan從第二開關(guān)單元2的第三端23輸入控制第二開關(guān)單元2的第一端21、第二端22連通或斷開，第一控制信號Scan從第三開關(guān)單元3的第三端33輸入控制第三開關(guān)單元3的第一端31、第二端32連通或斷開，即第一控制信號Scan從第一、二、三開關(guān)單元1、2、3的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開，也就是說，第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3開啟或關(guān)閉。第一控制信號Scan從第四開關(guān)單元4的第三端43輸入控制第四開關(guān)單元4的第一端41、第二端42連通或斷開，第一控制信號Scan從第五開關(guān)單元5的第三端53輸入控制第五開關(guān)單元5的第一端51、第二端52連通或斷開，即第一控制信號Scan從第四、五開關(guān)單元4、5的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開，也就是說，第一控制信號Scan控制第四、五開關(guān)單元4、5開啟或關(guān)閉。發(fā)光器件L的陰極與公共接地極Vss電氣連接。

第一開關(guān)單元1包括第一晶體管M1，第一晶體管M1的源極作為第一開關(guān)單元1的第一端11，第一晶體管M1的漏極作為第一開關(guān)單元1的第二端12，第一晶體管M1的柵極作為第一開關(guān)單元1的第三端13。

第二開關(guān)單元2包括第二晶體管M2，第二晶體管M2的源極作為第二開關(guān)單元2的第一端21，第二晶體管M2的漏極作為第二開關(guān)單元2的第二端22，第二晶體管M2的柵極作為第二開關(guān)單元2的第三端23。

第三開關(guān)單元3包括第三晶體管M3，第三晶體管M3的源極作為第三開關(guān)單元3的第一端31，第三晶體管M3的漏極作為第三開關(guān)單元3的第二端32，第三晶體管M3的柵極作為該第三開關(guān)單元3的第三端33。

第四開關(guān)單元4包括第四晶體管M4，第四晶體管M4的漏極作為第四開關(guān)單元4的第一端41，第四晶體管M4的源極作為第四開關(guān)單元4的第二端42，第四晶體管M4的柵極作為第四開關(guān)單元4的第三端43。

第五開關(guān)單元5包括第五晶體管M5，第五晶體管M5的漏極作為第五開關(guān)單元5的第一端51，第五晶體管M5的源極作為第五開關(guān)單元5的第二端52，第五晶體管M5的柵極作為第五開關(guān)單元5的第三端53。

第一基準(zhǔn)電壓Vi與第二基準(zhǔn)電壓Vf可以相等，也可以不相等。

后文結(jié)合圖2-4對圖1所呈現(xiàn)的實施例進(jìn)行說明。

圖2為圖1所示像素補償電路中各信號的時序圖。圖3為圖1在圖2所示時序圖中的T1時間段的等效電路圖。圖4為圖1在圖2所示時序圖中的T2時間段的等效電路圖。

參見圖2、3，在T1時間段，該時間段發(fā)光器件L不發(fā)光，為抓取閾值電壓Vth階段。第一控制信號Scan為低電平，第一、二、三開關(guān)單元1、2、3相應(yīng)第一端、第二端連通，第四開關(guān)單元4的第一端41、第二端42斷開，第五開關(guān)單元5的第一端51、第二端52斷開，即第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3開啟，第一控制信號Scan控制第四、五開關(guān)單元4、5關(guān)閉。此時，數(shù)據(jù)信號的電壓Vdt寫入A點，第一基準(zhǔn)電壓Vi寫入G點控制驅(qū)動晶體管DM的柵極，第二基準(zhǔn)電壓Vf寫入D點控制驅(qū)動晶體管DM的漏極?；蛘哒f，即當(dāng)?shù)谝豢刂菩盘朣can控制第一、二、三開關(guān)單元1、2、3開啟以及第一控制信號Scan控制第四、五開關(guān)單元4、5關(guān)閉時，數(shù)據(jù)信號的電壓Vdt寫入A點，第一基準(zhǔn)電壓Vi寫入G點控制驅(qū)動晶體管DM的柵極，第二基準(zhǔn)電壓Vf寫入D點控制驅(qū)動晶體管DM的漏極。驅(qū)動晶體管DM的源極的電壓為Vdd，在第一基準(zhǔn)電壓Vi的控制下向第二基準(zhǔn)電壓Vf放電，最終S點的電壓Vs為Vi-Vth。改變第一基準(zhǔn)電壓Vi的大小可以調(diào)整驅(qū)動晶體管DM的柵源電壓Vgs初始值大小，改變第二基準(zhǔn)電壓Vf或者第一基準(zhǔn)電壓Vi大小可以抓取驅(qū)動晶體管DM的不同漏源電壓Vds下的閾值電壓Vth。這樣為后續(xù)發(fā)光階段，消除閾值電壓Vth或驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth，以達(dá)到對特定灰階段的閾值電壓Vth優(yōu)化補償。同理，改變改變第一基準(zhǔn)電壓Vi和第一基準(zhǔn)電壓Vi的大小，可以抓取驅(qū)動晶體管DM的不同漏源電壓Vds下的遷移率u，以達(dá)到對特定灰階的遷移率u的優(yōu)化補償。此時，A點的電壓Va=Vdt， Va-Vs=Vdt-Vi+Vth，改變數(shù)據(jù)信號的電壓Vdt的大小，即為不同灰階。且在此時間段，第二基準(zhǔn)電壓Vf可以清除發(fā)光器件L陽極的電壓。且在此時間段適當(dāng)調(diào)低第一基準(zhǔn)電壓Vi的值可以消除抓取閾值電壓Vth過程中的工作電壓端Vdd的IR-drop（電流乘以電阻引起的壓降）。

在T2時間段，該時間段為發(fā)光器件L發(fā)光階段。第一控制信號Scan為高電平，第一、二、三開關(guān)單元1、2、3相應(yīng)第一端、第二端斷開，第四開關(guān)單元4的第一端41、第二端42連通，第五開關(guān)單元5的第一端51、第二端52連通，即第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3關(guān)閉，第一控制信號Scan控制第四、五開關(guān)單元4、5開啟。此時，參見圖4，電容C的二端分別接在驅(qū)動晶體管DM的柵極和源極，該柵極處于懸置（floating）狀態(tài)，S點的電壓Vs的任何變化，都會反饋到G點，即電容C的二端電壓差不會變化。即當(dāng)?shù)谝豢刂菩盘朣can控制第一、二、三開關(guān)單元1、2、3關(guān)閉以及第二控制信號Em控制第四、五開關(guān)單元4、5開啟時，電容C的兩端分別接在驅(qū)動晶體管DM的柵極和源極，該柵極處于懸置（floating）狀態(tài)，S點的電壓Vs的任何變化，都會反饋到G點，電容C兩端的電壓差不會變化。該時間段，驅(qū)動晶體管DM的柵源電壓Vgs滿足下述公式（1）。

Vgs-Vth=Vdt-Vi （1）

在T2時間段，若驅(qū)動晶體管DM工作在飽和區(qū)，根據(jù)飽和區(qū)電流公式，流過發(fā)光器件L的驅(qū)動電流I1滿足下述公式（2），根據(jù)公式（2），流過發(fā)光器件L的電流I1與驅(qū)動晶體管DM的閾值電壓Vth無關(guān)，消除了閾值電壓Vth的影響，并且消除了驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth和抓取閾值電壓Vth過程中工作電壓Vdd的IR-drop及特定驅(qū)動晶體管DM的特定漏源電壓Vds下的遷移率u的影響，使發(fā)光器件的驅(qū)動電流達(dá)到一致以及遷移率u均勻，避免閾值電壓Vth在發(fā)光過程中的漂移對發(fā)光器件造成影響，以達(dá)到顯示均勻、亮度一致的目的。

I1=K(Vgs-Vth)^2= K((Vdt-Vi)^2 （2）

其中，K為飽和區(qū)的電流公式中的常數(shù)項，后面公式同理。

在T2時間段，若驅(qū)動晶體管DM工作在亞閾區(qū)，根據(jù)亞閾值區(qū)電流公式，流過發(fā)光器件L的驅(qū)動電流I2滿足下述公式（3），根據(jù)公式（3），流過發(fā)光器件L的電流I2與驅(qū)動晶體管DM的閾值電壓Vth無關(guān)，消除了閾值電壓Vth的影響，并且消除了驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth和抓取閾值電壓Vth過程中工作電壓Vdd的IR-drop及特定驅(qū)動晶體管DM的特定漏源電壓Vds下的遷移率u的影響，使發(fā)光器件的驅(qū)動電流達(dá)到一致以及遷移率u均勻，避免閾值電壓Vth在發(fā)光過程中的漂移對發(fā)光器件造成影響，以達(dá)到顯示均勻、亮度一致的目的。

I2 =I₀*(W/L)*e^{(q*(Vgs-Vth)/kT)} = I₀*(W/L)*e^{(q*(Vdt-Vi)/kT)} （3）

其中，k為玻爾茲曼常數(shù)，后面公式同理。

另外，在T2時間段，上述電容C的二端分別接在驅(qū)動晶體管DM的柵極和源極，該柵極處于懸置（floating）狀態(tài)，S點的電壓Vs的任何變化，都會反饋到G點，即電容C的二端電壓差不會變化，能夠進(jìn)一步確保流過發(fā)光器件L的驅(qū)動電流穩(wěn)定，提高顯示均勻性、亮度一致性。

圖5為本發(fā)明的另一種單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路的電路圖。圖5所呈現(xiàn)的實施例與圖1所呈現(xiàn)的實施例不同之處在，第二控制信號Em從第四、五開關(guān)單元4、5的第三端輸入控制相應(yīng)的第一端、第二端連通或斷開，也就是說，第二控制信號Em控制第四、五開關(guān)單元4、5關(guān)閉或開啟。除此之外，其他均與圖1所呈現(xiàn)的實施例相同。

后文結(jié)合圖6-9對圖5所呈現(xiàn)的實施例進(jìn)行說明。

圖6為圖5所示像素補償電路中各信號的時序圖。圖7為圖5在圖6所示時序圖中開機上電時間段的電路圖。圖8為圖5在圖6所示時序圖中的T1時間段的等效電路圖。圖9為圖5在圖6所示時序圖中的T2時間段的等效電路圖。

參見圖6、8，開機上電時間段，第二控制信號Em被置位成高電平， 第一控制信號scan被置位成低電平，第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3開啟，第二控制信號Em控制第四、五開關(guān)單元4、5開啟，此時，數(shù)據(jù)信號的電壓Vdt被置位成高電平，第一基準(zhǔn)電壓Vi被置位成高電平，第二基準(zhǔn)電壓Vf被置位成L低電平，即當(dāng)?shù)谝豢刂菩盘朣can控制第一、二、三開關(guān)單元1、2、3開啟以及第二控制信號Em控制第四、五開關(guān)單元4、5開啟時，數(shù)據(jù)信號的電壓Vdt被置位成高電平，第一基準(zhǔn)電壓Vi被置位成高電平以及第二基準(zhǔn)電壓Vf被置位成L低電平，這種情況下，所有像素中的S點被充成Vdd，為補償T1時間段服務(wù)。若無此開機上電時間段，在實際顯示中，第一幀中的補償階段，像素中的S點電壓不可知，會造成補償異常，造成顯示異常。且在此時間段，第二基準(zhǔn)電壓Vf為L低電平，其寫入驅(qū)動晶體管DM的漏極，把Vss電壓抬高，使得發(fā)光器件L反偏，優(yōu)化oled性能，抑制OLED的老化。

參見圖6、9，在T1時間段，該時段發(fā)光器件L不發(fā)光，為抓取閾值電壓Vth階段。第一控制信號Scan為低電平，第二控制信號Em為低電平，第一、二、三開關(guān)單元1、2、3相應(yīng)第一端、第二端連通，第四、五開關(guān)單元M4的第一端、第二端斷開，即第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3開啟，第二控制信號Em控制第四、五開關(guān)單元4、5關(guān)閉，此時，數(shù)據(jù)信號的電壓Vdt寫入A點，第一基準(zhǔn)電壓Vi寫入G點控制驅(qū)動晶體管DM的柵極，第二基準(zhǔn)電壓Vf寫入D點控制驅(qū)動晶體管DM的漏極。即當(dāng)?shù)谝豢刂菩盘朣can控制第一、二、三開關(guān)單元1、2、3開啟以及第二控制信號Em控制第四、五開關(guān)單元4、5關(guān)閉時，數(shù)據(jù)信號的電壓Vdt寫入A點，第一基準(zhǔn)電壓Vi寫入G點控制驅(qū)動晶體管DM的柵極，第二基準(zhǔn)電壓Vf寫入D點控制驅(qū)動晶體管DM的漏極。驅(qū)動晶體管DM的源極的電壓為Vdd，在第一基準(zhǔn)電壓Vi的控制下向第二基準(zhǔn)電壓Vf放電，最終S點的電壓Vs為Vi-Vth。改變第一基準(zhǔn)電壓Vi的大小可以調(diào)整驅(qū)動晶體管DM的柵源電壓Vgs初始值大小，改變第二基準(zhǔn)電壓Vf或者第一基準(zhǔn)電壓Vi大小可以抓取驅(qū)動晶體管DM的不同漏源電壓Vds下的閾值電壓Vth。這樣為后續(xù)發(fā)光階段，消除閾值電壓Vth或驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth，以達(dá)到對特定灰階段的閾值電壓Vth優(yōu)化補償。同理，改變第一基準(zhǔn)電壓Vi和第一基準(zhǔn)電壓Vi的大小，可以抓取驅(qū)動晶體管DM的不同漏源電壓Vds下的遷移率u，以達(dá)到對特定灰階的遷移率u的優(yōu)化補償。此時，A點的電壓Va=Vdt， Va-Vs=Vdt-Vi+Vth，改變數(shù)據(jù)信號的電壓Vdt的大小，即為不同灰階。且在此時間段，第二基準(zhǔn)電壓Vf可以清除發(fā)光器件L陽極的電壓。且在此時間段適當(dāng)調(diào)低第一基準(zhǔn)電壓Vi的值可以消除抓取閾值電壓Vth過程中的工作電壓端Vdd的IR-drop（電流乘以電阻引起的壓降）。

在T2時間段，該時段為發(fā)光器件L發(fā)光階段。第一控制信號Scan為高電平，第二控制信號Em為高電平，第一、二、三開關(guān)單元M1、M2、M3相應(yīng)第一端、第二端斷開，第四、五開關(guān)單元M4的相應(yīng)第一端、第二端連通，即第一控制信號Scan控制第一、二、三開關(guān)單元1、2、3關(guān)閉，第二控制信號Em控制第四、五開關(guān)單元4、5開啟，此時，參見圖8，電容C的兩端分別接在驅(qū)動晶體管DM的柵極和源極，該柵極處于懸置（floating）狀態(tài)，S點的電壓Vs的任何變化，都會反饋到G點，電容C兩端的電壓差不會變化。即當(dāng)?shù)谝豢刂菩盘朣can控制第一、二、三開關(guān)單元1、2、3關(guān)閉以及第二控制信號Em控制第四、五開關(guān)單元4、5開啟時，電容C的兩端分別接在驅(qū)動晶體管DM的柵極和源極，該柵極處于懸置（floating）狀態(tài)，S點的電壓Vs的任何變化，都會反饋到G點，電容C兩端的電壓差不會變化。該時間段，驅(qū)動晶體管DM的柵源電壓Vgs滿足下述公式（4）。

Vgs-Vth=Vdt-Vi （4）

在T2時間段，若驅(qū)動晶體管DM工作在飽和區(qū)，根據(jù)飽和區(qū)電流公式，流過發(fā)光器件L的驅(qū)動電流I1滿足下述公式（5），根據(jù)公式（5），流過發(fā)光器件L的電流I1與驅(qū)動晶體管DM的閾值電壓Vth無關(guān)，消除了閾值電壓Vth的影響，并且消除了驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth和抓取閾值電壓Vth過程中工作電壓Vdd的IR-drop及特定驅(qū)動晶體管DM的特定漏源電壓Vds下的遷移率u的影響，使發(fā)光器件的驅(qū)動電流達(dá)到一致以及遷移率u均勻，避免閾值電壓Vth在發(fā)光過程中的漂移對發(fā)光器件造成影響，以達(dá)到顯示均勻、亮度一致的目的。

I1=K(Vgs-Vth)^2= K((Vdt-Vi)^2 （5）

在T2時間段，若驅(qū)動晶體管DM工作在亞閾區(qū)，根據(jù)亞閾值區(qū)電流公式，流過發(fā)光器件L的驅(qū)動電流I2滿足下述公式（6），根據(jù)公式（6），流過發(fā)光器件L的電流I2與驅(qū)動晶體管DM的閾值電壓Vth無關(guān)，消除了閾值電壓Vth的影響，并且消除了驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓Vth和抓取閾值電壓Vth過程中工作電壓Vdd的IR-drop及特定驅(qū)動晶體管DM的特定漏源電壓Vds下的遷移率u的影響，使發(fā)光器件的驅(qū)動電流達(dá)到一致以及遷移率u均勻，避免閾值電壓Vth在發(fā)光過程中的漂移對發(fā)光器件造成影響，以達(dá)到顯示均勻、亮度一致的目的。

I2 =I₀*(W/L)*e^{(q*(Vgs-Vth)/kT)} = I₀*(W/L)*e^{(q*(Vdt-Vi)/kT)} （6）

圖10所呈現(xiàn)的實施例與圖1所呈現(xiàn)的實施例不同之處在于：圖1中，第一、二、三開關(guān)單元1、2、3為PMOS管，第四、五開關(guān)單元為NMOS管；而圖10中，第一、二、三開關(guān)單元為NMOS管，第四、五開關(guān)單元為PMOS管。圖12、14、16所呈現(xiàn)的實施例參見相應(yīng)圖能夠得出，此處不再累述。圖10-17為本發(fā)明的其他幾種實施例及相對應(yīng)的時序圖，具體工作過程參照上述得出。

可見，本發(fā)明使用第一基準(zhǔn)電壓Vi提供驅(qū)動晶體管DM柵電壓和第二基準(zhǔn)電壓Vf提供驅(qū)動晶體管DM柵漏端電壓來消除抓取閾值電壓Vth過程中的Vdd的IR-drop。改變Vi能改變驅(qū)動晶體管DM柵源電壓 Vgs大小，消除其初始柵源電壓Vgs的影響消除，改變第二基準(zhǔn)電壓Vf的大小，能抓取驅(qū)動晶體管DM的不同漏源電壓Vds下的閾值電壓，這樣不僅能消除閾值電壓，還能進(jìn)一步控制消除驅(qū)動晶體管DM的特定漏源電壓Vds下的閾值電壓，以達(dá)到更好的補償效果。本發(fā)明能補償驅(qū)動晶體管DM不同Vgs/不同漏源電壓Vds下的閾值電壓，能補償不同Vgs/不同漏源電壓Vds下的遷移率u，這樣能針對實際顯示時顯示效果差的灰階段，對其實現(xiàn)精確補償，即在普通補償?shù)幕A(chǔ)上再消除漏源電壓Vds的影響、消除初始柵源電壓Vgs的影響，實現(xiàn)更好的顯示效果。

第二基準(zhǔn)電壓Vf還能清除發(fā)光器件L陽極電壓。

本發(fā)明還描述一種顯示設(shè)備，包括上述單晶硅晶體管CMOS驅(qū)動顯示的像素補償電路。

需要說明的是，上述具體實施方式中所描述的各個具體技術(shù)特征，在不矛盾的情況下，可以通過任何適合的方式進(jìn)行組合。為了避免不必要的重復(fù)，本發(fā)明對各種可能的組合方式不再進(jìn)行描述。

上面參照實施例對本發(fā)明進(jìn)行了詳細(xì)描述，是說明性的而不是限制性的，在不脫離本發(fā)明總體構(gòu)思下的變化和修改，均在本發(fā)明的保護(hù)范圍之內(nèi)。