本發(fā)明涉及一種薄膜晶體管液晶顯示器的測試裝置，尤其涉及一種基于單片機和轉(zhuǎn)換器的薄膜晶體管液晶顯示器的測試裝置。

背景技術(shù)：

薄膜晶體管液晶顯示器（tft-lcd）的測試，需要用到高低電平變換的交流信號，頻率需要達到60hz以上，最高電壓需要達到±30v左右。目前常用的薄膜晶體管液晶顯示器（tft-lcd）的測試裝置只能輸出最大5v的輸出電壓，且無法滿足特定工作頻率的要求，故重新設(shè)計開發(fā)出新的薄膜晶體管液晶顯示器（tft-lcd）的測試裝置來滿足現(xiàn)有的需要。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于：針對現(xiàn)有技術(shù)的缺陷，提出了一種薄膜晶體管液晶顯示器的測試裝置，能夠有效的滿足現(xiàn)有的需要。

本發(fā)明所采用的技術(shù)方案是：一種薄膜晶體管液晶顯示器的測試裝置，包括主控芯片、2個12位的dac芯片、電源電路、高壓電路和2個運算放大器線路，所述的電源電路分別連通主控芯片和高壓電路，高壓電路分別與2個運算放大器相連，通過高壓電路產(chǎn)生運算放大器所需要的高壓，通過電源電路產(chǎn)生主控芯片所需的電源，通過主控芯片輸出片選信號使能需要工作的dac芯片，并通過主控芯片的spi接口配置dac的輸出電壓，通過主控芯片的定時器中斷功能，配置dac輸出電壓的頻率和占空比，通過運算放大器將dac的輸出電壓進行放大10倍-20倍，輸出給tft-lcd，實現(xiàn)lcd的紅、綠、藍畫面顯示。

在本發(fā)明中：所述的主控芯片采用p89v51rd2、震蕩頻率為22.1184mhz的芯片，使用spi接口進行控制。

在本發(fā)明中：所述的電源電路使用rt8272，輸入電壓范圍為4.75v-24v，通過feedback端電阻分壓，產(chǎn)生一個+5v的穩(wěn)定電壓；最大的輸出電流可以達到3a，滿足最小2a電流的輸出負載。

在本發(fā)明中：所述的高壓電路通過lt1615和lt1617產(chǎn)生+-33v和-5v的電壓，供lcd驅(qū)動使用。

在本發(fā)明中：所述的dac芯片包括dac1和dac2，dac1控制data電壓，dac2控制gate及com電壓；其中dac的vrefl和vrefh最大輸入電壓為+2.5v和-2.5v；故先通過ref3112，產(chǎn)生+1.25v的電壓，再通過njm4562，產(chǎn)生一個最大值為+2.5v和一個最小-2.5v的電壓，供dac的vrefh和vrefl使用。

采用上述技術(shù)方案后，本發(fā)明的有益效果為：本發(fā)明系統(tǒng)簡單、設(shè)計合理，能夠滿足不同規(guī)格電壓的輸出要求，各路電壓可以正負振幅轉(zhuǎn)換，且各路電壓訊號不可互相干擾，整機電流負載最小要求2a，測試裝置留有外部程序下載接口，可以實現(xiàn)在系統(tǒng)可編程功能。

附圖說明

圖1為本發(fā)明的系統(tǒng)原理圖；

圖2為本發(fā)明中主控芯片周邊線路圖；

圖3為本發(fā)明中的電源電路圖；

圖4為本發(fā)明中的高壓電路圖；

圖5為本發(fā)明中的又一高壓電路圖；

圖6為本發(fā)明中的dac芯片線路圖；

圖7為本發(fā)明中的又一dac芯片線路圖；

圖8為本發(fā)明中運算放大器線路圖。

具體實施方式

下面將結(jié)合附圖對本發(fā)明作進一步的說明。

由圖1所示，一種薄膜晶體管液晶顯示器的測試裝置，包括主控芯片、2個12位的dac芯片、電源電路、高壓電路和2個運算放大器線路，所述的電源電路分別連通主控芯片和高壓電路，高壓電路分別與2個運算放大器相連，通過高壓電路產(chǎn)生運算放大器所需要的高壓，通過電源電路產(chǎn)生主控芯片所需的電源，通過主控芯片輸出片選信號使能需要工作的dac芯片，并通過主控芯片的spi接口配置dac的輸出電壓，通過主控芯片的定時器中斷功能，配置dac輸出電壓的頻率和占空比，通過運算放大器將dac的輸出電壓進行放大10倍-20倍，輸出給tft-lcd，實現(xiàn)lcd的紅、綠、藍畫面顯示。

如圖2所示，所述的主控芯片采用p89v51rd2、震蕩頻率為22.1184mhz的芯片，使用spi接口進行控制。

如圖3所示，所述的電源電路使用rt8272，輸入電壓范圍為4.75v-24v，通過feedback端電阻分壓，產(chǎn)生一個+5v的穩(wěn)定電壓；最大的輸出電流可以達到3a，滿足最小2a電流的輸出負載。

如圖4-5所示，所述的高壓電路通過lt1615和lt1617產(chǎn)生+-33v和-5v的電壓，供lcd驅(qū)動使用。

如圖6所示，dac的vrefl和vrefh最大輸入電壓為+2.5v和-2.5v；故先通過ref3112，產(chǎn)生+1.25v的電壓，再通過njm4562，產(chǎn)生一個最大值為+2.5v和一個最小-2.5v的電壓，供dac的vrefh和vrefl使用。-vref=-vr1/r7*1.25+vref=vr2/r8*1.25，通過電阻調(diào)整，使+vrefl=+2.048v,-vrefl=-2.048v。12-bit的dac共有4096階，這樣dac每一階電壓的變化量為0.001v，即1mv。

如圖7所示，所述的dac芯片包括dac1和dac2，dac1控制data電壓，dac2控制gate及com電壓；由于r_sel設(shè)置為高電平，故dac的12bit寄存器上電復(fù)位后，初始值為800h。由地址選擇器a1a0選擇dac的四個通道，故dacregister的16位數(shù)據(jù)為：0800h—選擇va通道、4800h—選擇vb通道、

8800h—選擇vc通道、c800h—選擇vd通道。

如圖8所示，因為+vrefl和-vrefl分別設(shè)定在+2.048v和-2.048v，故dac的輸出最大值和最小值為+2.048v和-2.048v，因此驅(qū)動lcd需要對dac的輸出電壓進行放大。以vgg電壓為例，vg=(vr15//r51)/r22*gate。其中vgg通過op將電壓放大20倍，其余電壓通過op放大10倍。

具體實施時，dac的vrefh和vrefl分別調(diào)到+2.048v和-2.048v，dac輸出的峰峰值為4.096v，針對12bit的dac，總共是2¹²=4096階，故1階電壓調(diào)整為1mv。當dac的r_sel設(shè)置為高電平時，dac上電復(fù)位后，register值為800h，輸出電壓為vrefh和vrefl的中心值，即0v。故若要輸出一定的電壓，只要在800h上對應(yīng)加減相應(yīng)的電壓值即可（mv）。如讓vcom輸出4v，就可以在dac2的va通道，其中寫入命令如下：

movdptr,#0800h+0400;vcomdac2a

callspi_wr2

其中數(shù)值說明如下：

movdptr,#0800h+0400

va通道dac初值

在dac初值基礎(chǔ)上增加400階，即400mv

增加的400mv電壓，再通過運算放大器將電壓放大10倍，op會輸出一個4v的電壓。

測機晶振采用22.1184mhz，每個機器周期為45.2ns。在程序中將mod置1，故每個指令的運行時間為6個機器周期，及45.2*6=271.2ns。

故定時器定時時間可以依照以下計算：

movth0,#(65536-1000000/273)/256

movtl0,#(65536-1000000/273).mod.256

這是定時1000000ns，即1ms。通過對256取整得到th0的高8位，對256取余得到th0的低8位。

同理，如果要定時1.6ms，程序計算如下：

movth0,#(65536-1600000/273)/256

movtl0,#(65536-1600000/273).mod.256

程序通過定時器中斷來控制每個電壓的周期，并配合旗標flag.0來判斷中斷程序結(jié)束。

以上對本發(fā)明的具體實施方式進行了描述，但本發(fā)明并不限于以上描述。對于本領(lǐng)域的技術(shù)人員而言，任何對本技術(shù)方案的同等修改和替代都是在本發(fā)明的范圍之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。