本發(fā)明涉及顯示領(lǐng)域，特別涉及一種電路驅(qū)動方法及裝置、電子裝置、存儲介質(zhì)和顯示設(shè)備。

背景技術(shù)：

在顯示設(shè)備中，柵極驅(qū)動器主要用來控制柵線上的電壓，進而控制柵極與柵線相連的晶體管的打開與關(guān)閉。以n型晶體管為例，其柵源電壓大于閾值電壓時晶體管打開，反之關(guān)閉。由此，當晶體管的柵極連接柵線所提供的低電平的柵極關(guān)閉電壓時，柵極電壓減去源極電壓(即數(shù)據(jù)線上的數(shù)據(jù)電壓，與柵線上的電壓同屬于晶體管的驅(qū)動電壓)通常為負值，小于晶體管的閾值電壓，因此可使晶體管保持關(guān)閉狀態(tài)。對于顯示設(shè)備來說，晶體管的關(guān)態(tài)漏電流(晶體管在關(guān)閉狀態(tài)下的源漏電流)會對產(chǎn)品性能很大影響，關(guān)態(tài)漏電流過大可能導致串擾(crosstalk)、殘像、亮度不均(mura)等各種顯示異常，并產(chǎn)生大量的無效功耗。通常情況下，對關(guān)態(tài)漏電流起決定性作用的晶體管的器件參數(shù)會受工藝方面的限制而無法對其有大幅度的改善，而且經(jīng)過設(shè)計的驅(qū)動電壓又會把晶體管在關(guān)閉狀態(tài)下的電壓電流特性固定在一個很小的范圍內(nèi)，使得目前的產(chǎn)品中晶體管的關(guān)態(tài)漏電流很難被減小。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種電路驅(qū)動方法及裝置、電子裝置、存儲介質(zhì)和顯示設(shè)備，可以減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流。

第一方面，本發(fā)明提供了一種用于顯示設(shè)備的電路驅(qū)動方法，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述電路驅(qū)動方法包括：

獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動器；所述根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，包括：

根據(jù)所述參考值計算將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標值；

根據(jù)所述目標值向所述柵極驅(qū)動器發(fā)送控制信號，以使所述柵極驅(qū)動器在所述目標時段內(nèi)向至少一條所述柵線輸出大小與所述目標值對應(yīng)的柵極關(guān)閉電壓。

在一種可能的實現(xiàn)方式中，所述根據(jù)所述參考值計算將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標值，包括：

基于柵源電壓等于柵極電壓減去源極電壓的運算關(guān)系，根據(jù)所述參考值和預先獲取的晶體管參數(shù)計算所述目標值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預設(shè)閾值時柵源電壓。

在一種可能的實現(xiàn)方式中，所述目標時段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線的下一行柵線輸出柵極開啟電壓的時間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開啟電壓的時間段，所述n1為大于1的整數(shù)；

當前顯示幀之后的n2個顯示幀所對應(yīng)的時間段，所述n2為大于0的整數(shù)；

至少一個從預定時刻開始經(jīng)過預定時長的時間段；

從所述顯示設(shè)備下一次開機到所述顯示設(shè)備下一次關(guān)機的時間段。

第二方面，本發(fā)明還提供了一種用于顯示設(shè)備的電路驅(qū)動裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述電路驅(qū)動裝置包括：

獲取模塊，被配置為獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

調(diào)整模塊，被配置為根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動器；所述調(diào)整模塊包括：

計算單元，被配置為根據(jù)所述參考值計算將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標值；

發(fā)送單元，被配置為根據(jù)所述目標值向所述柵極驅(qū)動器發(fā)送控制信號，以使所述柵極驅(qū)動器在所述目標時段內(nèi)向至少一條所述柵線輸出大小與所述目標值對應(yīng)的柵極關(guān)閉電壓。

在一種可能的實現(xiàn)方式中，所述計算單元進一步被配置為：

基于柵源電壓等于柵極電壓減去源極電壓的運算關(guān)系，根據(jù)所述參考值和預先獲取的晶體管參數(shù)計算所述目標值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預設(shè)閾值時柵源電壓。

在一種可能的實現(xiàn)方式中，所述目標時段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線的下一行柵線輸出柵極開啟電壓的時間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開啟電壓的時間段，所述n1為大于1的整數(shù)；

當前顯示幀之后的n2個顯示幀所對應(yīng)的時間段，所述n2為大于0的整數(shù)；

至少一個從預定時刻開始經(jīng)過預定時長的時間段；

從所述顯示設(shè)備下一次開機到所述顯示設(shè)備下一次關(guān)機的時間段。

第三方面，本發(fā)明還提供了一種用于顯示設(shè)備的電子裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述電子裝置包括：

處理器；

用于存儲處理器可執(zhí)行的指令的存儲器；

其中，所述處理器被配置為：

獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

第四方面，本發(fā)明還提供了一種用于顯示設(shè)備的可讀存儲介質(zhì)，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述可讀存儲介質(zhì)包括：

用于獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值的指令；

用于根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小的指令。

第五方面，本發(fā)明還提供了一種顯示設(shè)備，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，其特征在于，所述顯示設(shè)備還包括上述任意一種的用于顯示設(shè)備的電路驅(qū)動裝置、上述任意一種的用于顯示設(shè)備的電子裝置，或者上述任意一種的用于顯示設(shè)備的可讀存儲介質(zhì)。

由上述技術(shù)方案可知，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，這些附圖的合理變型也都涵蓋在本發(fā)明的保護范圍中。

圖1是本發(fā)明一個實施例提供的一種用于顯示設(shè)備的電路驅(qū)動方法的步驟流程示意圖；

圖2是本發(fā)明一個實施例提供的顯示設(shè)備的結(jié)構(gòu)示意圖；

圖3是本發(fā)明一個實施例提供的晶體管的源漏電流與柵源電壓之間的關(guān)系圖；

圖4是本發(fā)明一個實施例提供的電路驅(qū)動方法中調(diào)整柵極關(guān)閉電壓的步驟流程示意圖；

圖5是本發(fā)明一個實施例所提供的電路驅(qū)動方法所實現(xiàn)的顯示驅(qū)動時序的示意圖；

圖6是本發(fā)明一個實施例提供的一種用于顯示設(shè)備的電路驅(qū)動裝置的結(jié)構(gòu)框圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。

圖1是本發(fā)明一個實施例提供的一種用于顯示設(shè)備的電路驅(qū)動方法的步驟流程示意圖。該顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接柵線，源極和漏極中的一個連接數(shù)據(jù)線。參見圖1，該電路驅(qū)動方法包括：

101、獲取將要在目標時段內(nèi)加載在若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值。

102、根據(jù)參考值調(diào)整將要在目標時段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的大小，以使若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

需要說明的是，上述步驟101和步驟102總體上是在對柵線上的柵極關(guān)閉電壓的大小進行調(diào)整，所述調(diào)整在時間上的范圍即上述目標時段——在步驟101的當前時刻之后的一個或多個時間段(開始時刻可以是步驟101的當前時刻；在為多個時間段時，不同時間段之間可以彼此連續(xù)或彼此分離，并可以周期性排列)。所述目標時段可以基于所在的數(shù)字電路的時鐘，比如以顯示幀或時鐘信號的周期為單位，也可以基于時間，比如以毫秒或秒為單位。作為一種示例性的設(shè)置方式，目標時段在所述顯示設(shè)備的工作時間內(nèi)進行設(shè)置(可選地，可以從顯示設(shè)備的工作時間內(nèi)篩選出容易被單元晶體管的關(guān)態(tài)漏電流影響性能的一個或多個時間段分別作為一個或多個調(diào)整過程中的目標時段)，任一個時間段的開始和/或終止都可以被用戶操作、出廠設(shè)置、外部輸入的信號、配置在內(nèi)部的控制邏輯、存儲在內(nèi)部的數(shù)據(jù)中一個或一個以上的因素觸發(fā)，并藉此完成對目標時段的預先配置。

在一個示例中，上述步驟101中的目標時段可以包括：當前顯示幀之后的n2個顯示幀所對應(yīng)的時間段，所述n2為大于0的整數(shù)。在一種示例性的實現(xiàn)方式中，時序控制器在每一顯示幀之前根據(jù)對該顯示幀的圖像數(shù)據(jù)的采樣結(jié)果確定該顯示幀內(nèi)為柵極驅(qū)動器提供的柵極關(guān)閉電壓的大小。該實現(xiàn)方式中，上述n2＝1，目標時段以顯示幀為單位，調(diào)整過程在顯示設(shè)備的工作時間內(nèi)以顯示幀的時長為周期反復進行，這一配置可以例如是通過設(shè)置在時序控制器中的控制邏輯實現(xiàn)的，并可以結(jié)合時序控制器與其他部件或設(shè)備之間的交互。

在又一示例中，上述目標時段為下述的至少一種：在若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線的下一行柵線輸出柵極開啟電壓的時間段；在若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開啟電壓的時間段，n1為大于1的整數(shù)；當前顯示幀之后的n2個顯示幀所對應(yīng)的時間段，n2為大于0的整數(shù)；至少一個從預定時刻開始經(jīng)過預定時長的時間段；從顯示設(shè)備下一次開機到顯示設(shè)備下一次關(guān)機的時間段。在一種示例性的實現(xiàn)方式中，顯示設(shè)備根據(jù)得到的所述參考值確定下一次開機后柵極關(guān)閉電壓的基準值，比如-14.2v；而在顯示設(shè)備下一次開機之后，時序控制器又根據(jù)每一行掃描的時段內(nèi)數(shù)據(jù)電壓的參考值在上述基準值的基礎(chǔ)上調(diào)整每一行掃描的時段內(nèi)柵極關(guān)閉電壓的大小，比如在-14.2v±3v的范圍內(nèi)調(diào)整柵極關(guān)閉電壓的大小，直至下一次柵極關(guān)閉電壓的基準值發(fā)生變化。

還需要說明的是，上述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值作為調(diào)整的基準，指的是(至少在一定程度上)能反映單元晶體管與數(shù)據(jù)線所連接的一端處的電壓大小的總體水平的數(shù)值。在一種實現(xiàn)方式中，參考值通過計算若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的平均值得到；在又一實現(xiàn)方式中，參考值通過對目標時段內(nèi)的圖像數(shù)據(jù)的估計和/或采樣，結(jié)合一些相關(guān)參數(shù)推算得到；在又一實現(xiàn)方式中，參考值通過接收來自外部設(shè)備的數(shù)據(jù)信號獲取得到。當然，上述參考值的計算方式以及相應(yīng)的獲取方式可以不僅限于此。

還需要說明的是，上述使若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和上述使若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小均能夠抑制關(guān)態(tài)漏電流的不良影響。當顯示設(shè)備中所有單元晶體管的關(guān)態(tài)漏電流的總和減小時，由關(guān)態(tài)漏電流所導致的無效功耗能夠隨之減小，而且有助于在整體上提升每個像素點內(nèi)部電壓的穩(wěn)定性。而當若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小時，顯示設(shè)備的所有單元晶體管的關(guān)態(tài)漏電流的最大值受到抑制，由此可以幫助減少局部位置處因關(guān)態(tài)漏電流過大而引發(fā)的顯示異常。由于關(guān)態(tài)漏電流的大小在不同單元晶體管之間的分布可能并不夠均勻，因此上述兩方面的目標可能無法同時實現(xiàn)。在此情況下，可以選取其中一方面作為調(diào)整的目標，或者將上述兩方面彼此結(jié)合，例如按照在滿足關(guān)態(tài)漏電流的最大值小于預設(shè)閾值(預設(shè)閾值可以參照所應(yīng)用的場景下對關(guān)態(tài)漏電流的最大容許值設(shè)定)的前提條件下使關(guān)態(tài)漏電流的總和最小的方式調(diào)整柵極關(guān)閉電壓的大小，并可以不僅限于此。

還需要說明的是，視各方面條件的不同，目標時段內(nèi)若干條柵線中可能并不是每一條柵線都連接柵極關(guān)閉電壓，而調(diào)整柵極關(guān)閉電壓的過程可能獨立于控制哪些柵線連接柵極關(guān)閉電壓的過程，因此上文中以“至少一條柵線”代表涉及所連接的柵極關(guān)閉電壓的大小被調(diào)整的柵線。在一個示例中，上述步驟102中所提供的柵極關(guān)閉電壓可以例如作用于顯示設(shè)備的柵極驅(qū)動器，而柵極驅(qū)動器控制著柵極關(guān)閉電壓與柵線之間的連接，此時雖然每一條柵線上的波形是隨電路的時序設(shè)計而預先確定的，但柵線與柵極關(guān)閉電壓之間的連接控制獨立于調(diào)整柵極關(guān)閉電壓大小的過程之外。當然，涉及所連接的柵極關(guān)閉電壓的大小被調(diào)整的柵線可以是全部的柵線，控制柵線與柵極關(guān)閉電壓之間的連接也可以包含在調(diào)整柵極關(guān)閉電壓大小的過程中，因而可以不僅限于該示例。

還需要說明的是，上述目標時段、上述參考值及其獲取方式，以及上述調(diào)整柵極關(guān)閉電壓的大小的方式等方面是作為一個整體實現(xiàn)上述抑制關(guān)態(tài)漏電流的不良影響的效果的，因此在實施時需要在可能的范圍內(nèi)考慮彼此之間的聯(lián)系的情況下進行相應(yīng)的設(shè)置。

可以看出，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明實施例能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

圖2是本發(fā)明一個實施例提供的顯示設(shè)備的結(jié)構(gòu)示意圖。參見圖2，本實施例中的顯示設(shè)備包括時序控制器21、柵極驅(qū)動器22、源極驅(qū)動器23和顯示區(qū)電路24，還包括各自與柵極驅(qū)動器22相連的若干條柵線sl(圖2中以4條為例)，和各自與源極驅(qū)動器22相連的若干條數(shù)據(jù)線dl(圖2中以6條為例)。其中，顯示區(qū)電路24包括陣列設(shè)置的若干個單元晶體管t0，每一行的單元晶體管t0連接同一條柵線sl，每一列的單元晶體管t0連接同一條數(shù)據(jù)線dl。根據(jù)單元晶體管具體類型的不同，可以設(shè)置其源極和漏極分別所具有的連接關(guān)系，以與流過單元晶體管的電流的方向相匹配；在晶體管具有源極與漏極對稱的結(jié)構(gòu)時，源極和漏極可以視為不作特別區(qū)分的兩個電極。為方便說明，下文均以單元晶體管t0與數(shù)據(jù)線dl相連的一極為源極作為示例。需要說明的是，顯示區(qū)電路24可以還包括例如電容、晶體管、電極等等的結(jié)構(gòu)并按照相應(yīng)的連接關(guān)系來參與顯示功能的實現(xiàn)，但顯示功能的實現(xiàn)總會或多或少地受到單元晶體管t0的關(guān)態(tài)漏電流的影響，因此通過調(diào)整柵極關(guān)閉電壓來減小關(guān)態(tài)漏電流的影響的過程并不以顯示區(qū)電路24具有哪種具體的電路結(jié)構(gòu)或顯示設(shè)備具體為哪種顯示類型為基礎(chǔ)，因此本發(fā)明對其不做限制。

在一種示例性的顯示驅(qū)動方式中，時序控制器21根據(jù)接收到的圖像數(shù)據(jù)向源極驅(qū)動器23輸出控制信號，使得源極驅(qū)動器23按照指定的時序和電壓大小在若干條數(shù)據(jù)線dl上輸出數(shù)據(jù)電壓。而且，時序控制器21還向柵極驅(qū)動器輸出控制信號，使得柵極驅(qū)動器22按照與源極驅(qū)動器23相同步的時序在若干條柵線sl上輸出柵極驅(qū)動信號。在一種示例性的信號時序中，若干行柵線sl逐行地輸出柵極開啟電壓，使得單元晶體管t0逐行地處于打開狀態(tài)。在任一行單元晶體管t0打開的時段內(nèi)，若干列數(shù)據(jù)線dl上分別加載與每一處于打開狀態(tài)的單元晶體管t0對應(yīng)的數(shù)據(jù)電壓，以將與圖像數(shù)據(jù)對應(yīng)的灰階值寫入到該行單元晶體管t0所對應(yīng)的每一個像素或者子像素中。由此，隨著若干行柵線sl逐行地輸出柵極開啟電壓，像素或子像素的灰階值不斷被更新，實現(xiàn)畫面的顯示。

在上述過程中，所連接的柵線sl上不是柵極開啟電壓的單元晶體管t0會在所連接的柵線sl上的柵極關(guān)閉電壓的作用下處于關(guān)閉狀態(tài)，例如在圖2中最上面一行柵線sl上為柵極開啟電壓時下面三行柵線sl上均為柵極關(guān)閉電壓，使得最上面一行的單元晶體管t0打開的同時下面三行的單元晶體管t0均關(guān)閉。而處于關(guān)閉狀態(tài)下的單元晶體管t0的源極與漏極之間實際存在有數(shù)值可能很微小的電流，即關(guān)態(tài)漏電流，影響關(guān)態(tài)漏電流大小的因素包括晶體管的類型、制作材料、工藝步驟等晶體管制作工藝方面的因素，以及晶體管的柵極與源極之間的電壓vgs的大小。

圖3是本發(fā)明一個實施例提供的晶體管的源漏電流與柵源電壓之間的關(guān)系圖，即圖3中的曲線反映了一種晶體管的電壓電流特性。圖3中，橫坐標是晶體管的柵源電壓vgs的大小，縱坐標是晶體管的源漏電流ids的大小。其中，上述關(guān)閉狀態(tài)主要指的是晶體管的柵源電壓vgs低于一定限度時源漏電流ids相對較小的狀態(tài)。從圖3中可以看出，關(guān)閉狀態(tài)下晶體管的源漏電流ids仍會隨著柵源電壓vgs的變化而變化，并會在柵源電壓vgs等于一個與晶體管制作工藝方面的因素有關(guān)的數(shù)值vb時達到最小值。即，在源極所連接的數(shù)據(jù)電壓的大小確定的情況下，單元晶體管t0的源極電壓vs是確定的，此時如果單元晶體管t0的柵極電壓vg(由柵線所連接的柵極關(guān)閉電壓提供)滿足vgs＝vg-vs＝vb的關(guān)系，單元晶體管t0的源漏電流ids就會達到相對于其他柵極電壓vg的大小而言最小的狀態(tài)，即單元晶體管t0的關(guān)態(tài)漏電流最小的狀態(tài)。亦即，存在一個最佳的柵極關(guān)閉電壓的大小，能在數(shù)據(jù)電壓為固定數(shù)值時使單元晶體管t0的關(guān)態(tài)漏電流相對最小。

類似于圖3所示出的晶體管特性，對于顯示設(shè)備中每個單元晶體管來說，柵極關(guān)閉電壓存在能使其關(guān)態(tài)漏電流最小的最佳數(shù)值或最佳數(shù)值范圍，而這一最佳數(shù)值或最佳數(shù)值范圍可以通過例如實驗測定的手段在顯示設(shè)備出廠之前測量得到。比如，可以針對顯示設(shè)備中的單元晶體管整體或者分區(qū)域地測量上述數(shù)值vb的大小作為一項晶體管參數(shù)進行記錄，以在通過上述數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓的大小時使用。

圖4是本發(fā)明一個實施例提供的電路驅(qū)動方法中調(diào)整柵極關(guān)閉電壓的步驟流程示意圖。如圖4所示，上述步驟102、根據(jù)參考值調(diào)整將要在目標時段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的大小，以使若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小，包括：

1021、根據(jù)參考值計算將要在目標時段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的目標值。

1022、根據(jù)目標值向柵極驅(qū)動器發(fā)送控制信號，以使柵極驅(qū)動器在目標時段內(nèi)向至少一條柵線輸出大小與目標值對應(yīng)的柵極關(guān)閉電壓。

在一個示例中，上述步驟1021根據(jù)參考值計算將要在目標時段內(nèi)提供給至少一條柵線的柵極關(guān)閉電壓的目標值具體包括：基于柵源電壓等于柵極電壓減去源極電壓的運算關(guān)系，根據(jù)所述參考值和預先獲取的晶體管參數(shù)計算所述目標值。其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預設(shè)閾值時柵源電壓。

在一種示例性的實現(xiàn)方式中，顯示設(shè)備在出廠前以抽樣的方式進行上述晶體管參數(shù)的標定，比如對于抽樣得到的單元晶體管測量其在不同柵源電壓下的關(guān)態(tài)漏電流的大小，以確定關(guān)態(tài)漏電流最低時的柵源電壓或者關(guān)態(tài)漏電流小于預設(shè)閾值時的柵源電壓(數(shù)值范圍或者數(shù)值范圍的中心值，抽樣數(shù)量多于一個時可以將測量結(jié)果的平均值作為標定結(jié)果)作為上述晶體管參數(shù)，固化存儲在顯示設(shè)備的上述時序控制器21中。

參見圖2，基于該晶體管參數(shù)，時序控制器21可以在例如最上面一行的柵線sl輸出柵極開啟電壓的時段(目標時段)開始之前，通過圖像數(shù)據(jù)獲取目標時段內(nèi)數(shù)據(jù)線dl上加載的數(shù)據(jù)電壓的參考值，比如：從預先存儲的灰階-數(shù)據(jù)電壓表中根據(jù)與目標時段對應(yīng)的圖像數(shù)據(jù)0、100、100、100、100、255(灰階值)得到對應(yīng)的數(shù)據(jù)電壓3v、7v、7v、7v、7v、15v，從而通過取平均值的方式得到上述參考值7.7v。接下來，基于柵源電壓等于柵極電壓減去源極電壓的運算關(guān)系，參考值(源極電壓)與晶體管參數(shù)(柵源電壓)之和即等于目標時段內(nèi)的柵極關(guān)閉電壓的目標值(柵極電壓)。比如在所記錄的晶體管參數(shù)為-14.2v時，參考值7.7v對應(yīng)的柵極關(guān)閉電壓的目標值即為-14.2v+7.7v＝-6.5v。

在計算得到目標值之后，時序控制器21可以在目標時段的開始時刻到來時，通過向柵極驅(qū)動器22發(fā)送對應(yīng)的控制信號來讓柵極驅(qū)動器22開始輸出大小為-6.5v的柵極關(guān)閉電壓，即在圖2中最上面一行柵線sl輸出柵極開啟電壓的時段內(nèi)，使下面三行柵線sl輸出大小為-6.5v柵極關(guān)閉電壓?？衫斫獾氖牵藭r數(shù)據(jù)線dl上的數(shù)據(jù)電壓即上述3v、7v、7v、7v、7v、15v，而除第一行以外的單元晶體管t0均處于關(guān)閉狀態(tài)。下面三行中的每一行單元晶體管t0的柵源電壓從左至右分別是-9.5v、-13.5v、-13.5v、-13.5v、-13.5v、-21.5v，即平均值非常接近晶體管參數(shù)-14.2v(例如在圖3中柵源電壓接近于數(shù)值vb)，因此總體上處于關(guān)閉狀態(tài)的單元晶體管t0都處于關(guān)態(tài)漏電流相對小的工作狀態(tài)下，即關(guān)態(tài)漏電流的總和相比于調(diào)整前會減小。而如果考慮到-9.5v或-21.5v的柵源電壓可能會使得單元晶體管t0的關(guān)態(tài)漏電流過大，則可以預先配置容許調(diào)整上限和/或容許調(diào)整下限，比如通過將柵極關(guān)閉電壓的容許調(diào)整范圍限制在[-5v,0v]的范圍內(nèi)，使得單元晶體管t0的柵源電壓不會高于-3v(柵極關(guān)閉電壓的上限值0v與0灰階值所對應(yīng)的數(shù)據(jù)電壓3v之差)，也不會低于-20v(柵極關(guān)閉電壓的下限值0v與255灰階值所對應(yīng)的數(shù)據(jù)電壓15v之差)，由此可以限制關(guān)態(tài)漏電流的最大值，使其不會因柵源電壓過大或過小而超過所規(guī)定的限度。由此，即實現(xiàn)了上述在滿足關(guān)態(tài)漏電流的最大值小于預設(shè)閾值的前提條件下使關(guān)態(tài)漏電流的總和最小的調(diào)整方式。

圖5是本發(fā)明一個實施例所提供的電路驅(qū)動方法所實現(xiàn)的顯示驅(qū)動時序的示意圖。參見圖5，上述若干條數(shù)據(jù)線dl在時段t1、t2、t3內(nèi)所輸出的數(shù)據(jù)電壓的平均值分別為v1、v2和v3，通過上述電路驅(qū)動方法柵極驅(qū)動器22將會分別在時段t1、t2、t3內(nèi)分別輸出大小經(jīng)過調(diào)整的柵極關(guān)閉電壓vgl1、vgl2和vgl3。而隨著若干條柵線sl中的柵線g1、柵線g2和柵線g3逐行地輸出柵極開啟電壓vgh，時段t1、t2、t3中每個時段都是其中一條柵線輸出柵極開啟電壓vgh而其他兩條柵線輸出與所在時段對應(yīng)的柵極關(guān)閉電壓。可以看出，由于時段t1、t2、t3內(nèi)數(shù)據(jù)電壓的平均值v1、v2和v3依次降低，因此按照柵極關(guān)閉電壓的目標值等于上述參考值與上述晶體管參數(shù)之和的運算關(guān)系，柵極關(guān)閉電壓vgl1、vgl2和vgl3也會依次降低。由此，在柵線g1輸出柵極開啟電壓vgh的時段t1內(nèi)柵線g2和柵線g3將會輸出柵極關(guān)閉電壓vgl1，在柵線g2輸出柵極開啟電壓vgh的時段t2內(nèi)柵線g1和柵線g3將會輸出柵極關(guān)閉電壓vgl2，在柵線g3輸出柵極開啟電壓vgh的時段t3內(nèi)柵線g1和柵線g2將會輸出柵極關(guān)閉電壓vgl3，由此形成了如圖5所示出的波形。需要說明的是，圖5所示出的電平高低關(guān)系僅是一種示意，實際電路的波形圖并不需要與圖5所示出的波形完全一致。

在上述示例中可以看出的是，通過根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓的大小，能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

需要說明的是，上述示例中減小關(guān)態(tài)漏電流所造成的不良影響是對于顯示設(shè)備的所有晶體管的整體水平而言的，因而可能會在調(diào)整過程中出現(xiàn)個別晶體管的關(guān)態(tài)漏電流反而在調(diào)整后增大的情況。其主要是由于數(shù)據(jù)線之間的數(shù)據(jù)電壓差異過大導致的，而且并不會影響關(guān)態(tài)漏電流在總體水平上的優(yōu)化，因此并不能作為無法取得相應(yīng)技術(shù)效果的證據(jù)。而且，對于需要精細控制關(guān)態(tài)漏電流的應(yīng)用場景，還可以分區(qū)域地進行上述調(diào)整過程，比如針對每一行(或者每m行，m≥2)柵線所連接的單元晶體管，分別記錄其晶體管參數(shù)并分別進行目標值的計算，以在調(diào)整時分別輸出不同大小的柵極關(guān)閉電壓，以使不同行之間的單元晶體管之間的差異能夠在調(diào)整時得以體現(xiàn)。而且，上述晶體管參數(shù)還可以隨時間進行更新或優(yōu)化(比如人工更新、服務(wù)器下發(fā)，或者通過顯示設(shè)備與人工操作的配合完成測量更新)，以使調(diào)整效果在時間上得以持續(xù)。

還需要說明的是，上述參考值與數(shù)據(jù)電壓之間的關(guān)系可以不僅限于取平均值的關(guān)系，根據(jù)應(yīng)用需求的不同，還可以結(jié)合伽馬校正、數(shù)據(jù)線電阻、耦合電容等各個可能影響數(shù)據(jù)電壓大小的因素來改變參考值的設(shè)置和計算方式，來實現(xiàn)不同應(yīng)用場景下所需要的調(diào)整效果，本發(fā)明對此不做限制。類似地，上述根據(jù)目標值和晶體管參數(shù)計算目標值的過程也可以不僅限于上述直接相加的計算方式，還可以通過理論或者經(jīng)驗上的數(shù)值校正來實現(xiàn)所需要的調(diào)整效果。

還需要說明的是，上述柵極驅(qū)動器具備根據(jù)接收到的控制信號改變柵極關(guān)閉電壓的大小的功能，在柵極驅(qū)動器以芯片形式存在時可以通過例如放大電路、分壓電路等等的結(jié)構(gòu)實現(xiàn)這一功能，在柵極驅(qū)動器以goa(gatedriveronarray，陣列基板行驅(qū)動)電路形式存在時可以通過改變從外部連接點(pad)處輸入的工作電壓的大小的方式實現(xiàn)這一功能，并可以不僅限于此。在一種實現(xiàn)方式中，計算得到的目標值通過標識符來表示，比如計算目標值的過程包括通過判斷參考值位于哪個數(shù)據(jù)區(qū)間來得到與參考值所處的數(shù)據(jù)區(qū)間對應(yīng)的電壓等級標識符，而根據(jù)目標值發(fā)送控制信號的過程包括將電壓等級標識符以電信號的形式傳遞給柵極驅(qū)動器，以使柵極驅(qū)動器根據(jù)該電壓等級標識符將輸出的柵極關(guān)閉電壓配置到相應(yīng)的電壓等級上。此外，柵極驅(qū)動器除了可以根據(jù)控制信號實時地改變柵極關(guān)閉電壓的大小之外，還可以具備根據(jù)控制信號在所規(guī)定的目標時段內(nèi)將柵極關(guān)閉電壓置為規(guī)定的大小的功能，并可以不僅限于此。

還需要說明的是，上述示例中以時序控制器作為上述電路驅(qū)動方法的執(zhí)行主體，可以例如通過在時序控制器中配置相應(yīng)的程序來實現(xiàn)，也可以通過在時序控制器中添加相應(yīng)的數(shù)據(jù)處理電路來實現(xiàn)，還可以是兩者的結(jié)合。而在其他實現(xiàn)方式中，上述電路驅(qū)動方法還可以由任意一個能夠獲取到圖像數(shù)據(jù)或數(shù)據(jù)電壓，并能夠直接或間接地改變柵極關(guān)閉電壓大小的結(jié)構(gòu)或結(jié)構(gòu)的組合來實現(xiàn)，例如顯示設(shè)備的總控芯片或可與顯示設(shè)備相連的外部設(shè)備等等，并可以不僅限于此。

圖6是本發(fā)明一個實施例提供的一種用于顯示設(shè)備的電路驅(qū)動裝置的結(jié)構(gòu)框圖，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，其示例可參見圖2及其相關(guān)說明。參見圖6，所述電路驅(qū)動裝置包括：

獲取模塊31，被配置為獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；

調(diào)整模塊32，被配置為根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

在一種可能的實現(xiàn)方式中，所述顯示設(shè)備還包括與所述若干條柵線相連的柵極驅(qū)動器；所述調(diào)整模塊32包括：

計算單元，被配置為根據(jù)所述參考值計算將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的目標值；

發(fā)送單元，被配置為根據(jù)所述目標值向所述柵極驅(qū)動器發(fā)送控制信號，以使所述柵極驅(qū)動器在所述目標時段內(nèi)向至少一條所述柵線輸出大小與所述目標值對應(yīng)的柵極關(guān)閉電壓。

在一種可能的實現(xiàn)方式中，所述計算單元進一步被配置為：

基于柵源電壓等于柵極電壓減去源極電壓的運算關(guān)系，根據(jù)所述參考值和預先獲取的晶體管參數(shù)計算所述目標值；

其中，所述晶體管參數(shù)是所述單元晶體管的關(guān)態(tài)漏電流最低時的柵源電壓，或者所述單元晶體管的關(guān)態(tài)漏電流小于預設(shè)閾值時柵源電壓。

在一種可能的實現(xiàn)方式中，所述目標時段為下述的至少一種：

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線的下一行柵線輸出柵極開啟電壓的時間段；

在所述若干條柵線在每一顯示幀內(nèi)逐行地輸出柵極開啟電壓的過程中，當前輸出柵極開啟電壓的一行柵線之后的n1行的柵線逐行地輸出柵極開啟電壓的時間段，所述n1為大于1的整數(shù)；

當前顯示幀之后的n2個顯示幀所對應(yīng)的時間段，所述n2為大于0的整數(shù)；

至少一個從預定時刻開始經(jīng)過預定時長的時間段；

從所述顯示設(shè)備下一次開機到所述顯示設(shè)備下一次關(guān)機的時間段。

關(guān)于本實施例中的裝置，其中各個模塊及單元執(zhí)行操作的具體方式已經(jīng)在上文的方法的實施例中進行了詳細描述，此處不再詳細闡述說明。

基于同樣的發(fā)明構(gòu)思，本發(fā)明還提供了一種用于顯示設(shè)備的電子裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述電子裝置包括：處理器和用于存儲處理器可執(zhí)行的指令的存儲器；其中，所述處理器被配置為：獲取將要在目標時段內(nèi)加載在所述若干條數(shù)據(jù)線上的數(shù)據(jù)電壓的參考值；根據(jù)所述參考值調(diào)整將要在所述目標時段內(nèi)提供給至少一條所述柵線的柵極關(guān)閉電壓的大小，以使所述若干個單元晶體管的關(guān)態(tài)漏電流的總和減小，和/或使所述若干個單元晶體管的關(guān)態(tài)漏電流的最大值減小。

其中，所述電子裝置中的上述處理器可以包括：微處理器，特定應(yīng)用集成電路(application-specificintegratedcircuit，asic)，數(shù)字信號處理器(dsp)、數(shù)字信號處理設(shè)備(dspd)、可編程邏輯器件(pld)、現(xiàn)場可編程門陣列(fpga)、控制器、微控制器，或者多個用于控制程序執(zhí)行的集成電路。所述電子裝置中的上述存儲器可以包括只讀存儲器(read-onlymemory，rom)或可存儲靜態(tài)信息和指令的其他類型的靜態(tài)存儲設(shè)備，隨機存取存儲器(randomaccessmemory，ram)或者可存儲信息和指令的其他類型的動態(tài)存儲設(shè)備，也可以包括電可擦可編程只讀存儲器(electricallyerasableprogrammableread-onlymemory，eeprom)、磁盤存儲介質(zhì)或者其他磁存儲設(shè)備、或者能夠用于攜帶或存儲具有指令或數(shù)據(jù)結(jié)構(gòu)形式的期望的程序代碼并能夠由計算機存取的任何其他介質(zhì)，但不限于此。存儲器可以是獨立設(shè)置的，也可以和處理器集成在一起。在一個示例中，所述電子裝置為顯示設(shè)備中的時序控制器或者包括時序控制器的電路板、陣列基板或顯示面板。

本發(fā)明的實施例還提供了一種計算機可讀存儲介質(zhì)，用于包含用于執(zhí)行上述方法的指令或程序。通過執(zhí)行存儲的指令或程序，可以實現(xiàn)本申請?zhí)峁┑碾娐夫?qū)動方法。

基于同樣的發(fā)明構(gòu)思，本發(fā)明實施例提供了一種顯示裝置，所述顯示設(shè)備包括若干條柵線、若干條數(shù)據(jù)線和若干個單元晶體管，所述單元晶體管的柵極連接所述柵線，源極和漏極中的一個連接所述數(shù)據(jù)線，所述顯示設(shè)備還包括上述任意一種的用于顯示設(shè)備的電路驅(qū)動裝置、上述任意一種的用于顯示設(shè)備的電子裝置，或者上述任意一種的用于顯示設(shè)備的可讀存儲介質(zhì)。需要說明的是，本發(fā)明實施例中的顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。

可以看出，基于根據(jù)數(shù)據(jù)電壓的參考值調(diào)整柵極關(guān)閉電壓，本發(fā)明實施例的電路驅(qū)動方法及裝置、電子裝置、計算機可讀存儲介質(zhì)和顯示設(shè)備均能夠使單元晶體管的電壓電流特性向著減小關(guān)態(tài)漏電流所造成的不良影響的方向上變化，因而能夠減小顯示產(chǎn)品中晶體管的關(guān)態(tài)漏電流，有助于改善由其所引發(fā)的各種缺陷，提升產(chǎn)品性能。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。