本公開涉及顯示領(lǐng)域，尤其涉及一種像素電路、驅(qū)動(dòng)方法、顯示面板及電子設(shè)備。

背景技術(shù)：

1、目前，像素電路在顯示畫面的過程中，用于驅(qū)動(dòng)發(fā)光元件發(fā)光的晶體管存在遲滯效應(yīng)。晶體管的遲滯效應(yīng)會(huì)使顯示面板出現(xiàn)殘像和閃爍的問題，導(dǎo)致畫面顯示的效果差。

技術(shù)實(shí)現(xiàn)思路

1、為克服相關(guān)技術(shù)中存在的問題，本公開提供了一種像素電路、驅(qū)動(dòng)方法、顯示面板及電子設(shè)備。

2、根據(jù)本公開的第一方面，提供了一種像素電路，所述像素電路包括：

3、發(fā)光元件；

4、第一晶體管，所述第一晶體管具有背柵結(jié)構(gòu)，所述第一晶體管與所述發(fā)光元件耦接，所述第一晶體管用于驅(qū)動(dòng)所述發(fā)光元件發(fā)光；

5、第二晶體管，所述第二晶體管具有背柵結(jié)構(gòu)，所述第二晶體管的第一端用于與第一信號(hào)線耦接，所述第二晶體管的第二端與所述第一晶體管的柵極耦接形成第一節(jié)點(diǎn)，所述第二晶體管用于對(duì)所述第一晶體管的柵極進(jìn)行初始化；

6、第三晶體管，所述第三晶體管具有背柵結(jié)構(gòu)，所述第三晶體管的第一端與所述第一節(jié)點(diǎn)耦接，所述第三晶體管的第二端耦接于所述第一晶體管和所述發(fā)光元件之間；

7、其中，所述第一晶體管、所述第二晶體管和所述第三晶體管的背柵結(jié)構(gòu)構(gòu)成的背柵極均用于與第二信號(hào)線耦接，所述第二信號(hào)線的第二信號(hào)用于對(duì)所述第一晶體管、所述第二晶體管和所述第三晶體管進(jìn)行復(fù)位。

8、本公開的一些實(shí)施例中，所述第一晶體管、所述第二晶體管和所述第三晶體管共用背柵結(jié)構(gòu)。

9、本公開的一些實(shí)施例中，所述第一晶體管、所述第二晶體管和所述第三晶體管均為p型晶體管，在對(duì)所述第一晶體管、所述第二晶體管和所述第三晶體管進(jìn)行復(fù)位的過程中，所述第二信號(hào)的電壓為負(fù)電壓；或，

10、所述第一晶體管、所述第二晶體管和所述第三晶體管均為n型晶體管，在對(duì)所述第一晶體管、所述第二晶體管和所述第三晶體管進(jìn)行復(fù)位的過程中，所述第二信號(hào)的電壓為正電壓。

11、本公開的一些實(shí)施例中，所述第二晶體管的柵極用于與第一掃描信號(hào)線耦接，所述第三晶體管的柵極用于與第二掃描信號(hào)線耦接。

12、本公開的一些實(shí)施例中，所述像素電路還包括：

13、第四晶體管，所述第四晶體管的第一端用于與第三信號(hào)線耦接，所述第四晶體管的第二端與所述第一晶體管的第一端耦接，所述第四晶體管的柵極用于與所述第二掃描信號(hào)線耦接，所述第四晶體管用于將所述第三信號(hào)線的數(shù)據(jù)寫入所述第一晶體管的柵極。

14、本公開的一些實(shí)施例中，所述像素電路還包括：

15、第五晶體管，所述第五晶體管的第一端用于與第四信號(hào)線耦接，所述第五晶體管的第二端與所述發(fā)光元件的陽(yáng)極耦接，所述第五晶體管的柵極用于與所述第二掃描信號(hào)線耦接，所述第五晶體管用于對(duì)所述發(fā)光元件進(jìn)行初始化。

16、本公開的一些實(shí)施例中，所述像素電路還包括：

17、第六晶體管，所述第六晶體管的第一端用于與第一電源耦接，所述第六晶體管的第二端與所述第一晶體管的第一端耦接；

18、第七晶體管，所述第七晶體管的第一端與所述第一晶體管的第二端耦接，所述第七晶體管的第二端與所述發(fā)光元件的陽(yáng)極耦接；

19、其中，所述第六晶體管和所述第七晶體管用于控制所述第一電源與所述發(fā)光元件導(dǎo)通和斷開。

20、本公開的一些實(shí)施例中，所述像素電路還包括：

21、存儲(chǔ)電容，所述存儲(chǔ)電容的第一端用于與第一電源耦接，所述存儲(chǔ)電容的第二端與所述第一晶體管的柵極耦接，所述存儲(chǔ)電容用于調(diào)整所述第一晶體管的柵極的電壓。

22、本公開的一些實(shí)施例中，在對(duì)所述第一晶體管、所述第二晶體管和所述第三晶體管進(jìn)行復(fù)位的過程中，所述第二信號(hào)為恒壓信號(hào)；或，所述第二信號(hào)為脈沖信號(hào)；或，所述第二信號(hào)為交流信號(hào)。

23、根據(jù)本公開的第二方面，提供了一種像素電路的驅(qū)動(dòng)方法，所述像素電路的驅(qū)動(dòng)方法包括至少一個(gè)寫入幀，所述寫入幀的執(zhí)行過程包括數(shù)據(jù)寫入階段，在所述數(shù)據(jù)寫入階段，將第三信號(hào)線的數(shù)據(jù)寫入第一晶體管的柵極；

24、在所述數(shù)據(jù)寫入階段之前和/或所述數(shù)據(jù)寫入階段之后，所述寫入幀的執(zhí)行過程還包括復(fù)位階段，在所述復(fù)位階段，通過第二信號(hào)線向所述第一晶體管、第二晶體管以及第三晶體管的背柵極輸入第二信號(hào)，以對(duì)所述第一晶體管、所述第二晶體管以及所述第三晶體管復(fù)位。

25、本公開的一些實(shí)施例中，所述寫入幀的執(zhí)行過程還包括在所述數(shù)據(jù)寫入階段之前執(zhí)行的初始化階段和在所述數(shù)據(jù)寫入階段之后執(zhí)行的發(fā)光階段，在所述復(fù)位階段，所述第二信號(hào)的電壓為第一預(yù)設(shè)電壓，在所述數(shù)據(jù)寫入階段、所述初始化階段和所述發(fā)光階段，所述第二信號(hào)的電壓為第二預(yù)設(shè)電壓；

26、當(dāng)所述第一晶體管、所述第二晶體管以及所述第三晶體管均為p型晶體管時(shí)，所述第一預(yù)設(shè)電壓為負(fù)電壓，所述第二預(yù)設(shè)電壓為正電壓；

27、當(dāng)所述第一晶體管、所述第二晶體管以及所述第三晶體管均為n型晶體管時(shí)，所述第一預(yù)設(shè)電壓為正電壓，所述第二預(yù)設(shè)電壓為負(fù)電壓。

28、本公開的一些實(shí)施例中，當(dāng)所述第二晶體管、所述第三晶體管、第四晶體管和第五晶體管均為p型晶體管時(shí)，

29、在初始化階段，控制第一掃描信號(hào)線向所述第二晶體管輸入第一電平，在所述復(fù)位階段、所述數(shù)據(jù)寫入階段以及發(fā)光階段，控制所述第一掃描信號(hào)線向所述第二晶體管輸入第二電平；

30、在所述數(shù)據(jù)寫入階段，控制第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管以及所述第五晶體管均輸入第一電平，在所述初始化階段、所述復(fù)位階段以及所述發(fā)光階段，控制所述第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管以及所述第五晶體管均輸入第二電平；或，

31、當(dāng)所述第二晶體管、所述第三晶體管、第四晶體管和第五晶體管均為n型晶體管時(shí)，

32、在初始化階段，控制第一掃描信號(hào)線向所述第二晶體管輸入第二電平，在所述復(fù)位階段、所述數(shù)據(jù)寫入階段以及發(fā)光階段，控制所述第一掃描信號(hào)線向所述第二晶體管輸入第一電平；

33、在所述數(shù)據(jù)寫入階段，控制第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管以及所述第五晶體管均輸入第二電平，在所述初始化階段、所述復(fù)位階段以及所述發(fā)光階段，控制所述第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管以及所述第五晶體管均輸入第一電平。

34、本公開的一些實(shí)施例中，所述像素電路的驅(qū)動(dòng)方法還包括位于至少一個(gè)所述寫入幀之后的至少一個(gè)保持幀。

35、本公開的一些實(shí)施例中，當(dāng)所述第二晶體管、所述第三晶體管、第四晶體管和第五晶體管均為p型晶體管時(shí)，在所述保持幀的執(zhí)行過程中，控制第一掃描信號(hào)線向所述第二晶體管持續(xù)輸入第二電平，并控制第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管和所述第五晶體管持續(xù)輸入第二電平；

36、當(dāng)?shù)诙w管、第三晶體管、第四晶體管和第五晶體管均為n型晶體管時(shí)，在所述保持幀的執(zhí)行過程中，控制第一掃描信號(hào)線向所述第二晶體管持續(xù)輸入第一電平，并控制第二掃描信號(hào)線向所述第三晶體管、所述第四晶體管和所述第五晶體管持續(xù)輸入第一電平。

37、根據(jù)本公開的第三方面，提供了一種顯示面板，所述顯示面板包括如上所述的像素電路以及第一陣列基板柵極驅(qū)動(dòng)電路，所述第一陣列基板柵極驅(qū)動(dòng)電路包括所述第二信號(hào)線，所述第一陣列基板柵極驅(qū)動(dòng)電路通過所述第二信號(hào)線與所述第一晶體管、所述第二晶體管以及所述第三晶體管的背柵極耦接。

38、本公開的一些實(shí)施例中，所述顯示面板包括多個(gè)陣列排布的所述像素電路，每一行所述像素電路對(duì)應(yīng)一個(gè)所述第二信號(hào)線，所述第二信號(hào)線的第二信號(hào)用于使得對(duì)應(yīng)行所述像素電路的所述第一晶體管、所述第二晶體管以及所述第三晶體管復(fù)位；

39、其中，同一行的所述像素電路中，各所述第一晶體管、各所述第二晶體管以及各所述第三晶體管的背柵結(jié)構(gòu)相連構(gòu)成一個(gè)背柵結(jié)構(gòu)組；不同行所述像素電路對(duì)應(yīng)的所述背柵結(jié)構(gòu)組相互分離。

40、根據(jù)本公開的第四方面，提供了一種電子設(shè)備，所述電子設(shè)備包括如上所述的顯示面板。

41、本公開的實(shí)施例提供的技術(shù)方案可以包括以下有益效果：

42、像素電路包括發(fā)光元件、第一晶體管、第二晶體管和第三晶體管，第一晶體管與發(fā)光元件耦接，用于驅(qū)動(dòng)發(fā)光元件發(fā)光。第二晶體管與第一晶體管的柵極耦接，用于對(duì)第一晶體管的柵極進(jìn)行初始化，以消除第一晶體管的柵極的殘壓。第三晶體管耦接于第一晶體管和發(fā)光元件之間，用于改變第一晶體管的柵極電壓，以消除第一晶體管的閾值電壓對(duì)發(fā)光元件的驅(qū)動(dòng)電流的影響。第一晶體管、第二晶體管和第三晶體管具有背柵結(jié)構(gòu)，通過將第二信號(hào)線的第二信號(hào)輸入第一晶體管、第二晶體管和第三晶體管的背柵極，以對(duì)第一晶體管、第二晶體管和第三晶體管進(jìn)行復(fù)位。由于以第二信號(hào)通過背柵極對(duì)第一晶體管、第二晶體管和第三晶體管進(jìn)行復(fù)位時(shí)，第一晶體管、第二晶體管和第三晶體管溝道內(nèi)被陷阱態(tài)捕獲的電荷能夠快速釋放。電荷的快速釋放減小了第一晶體管、第二晶體管和第三晶體管的遲滯，改善了顯示面板殘像和閃爍的問題，從而提高了畫面顯示的效果。

43、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本公開。