本申請涉及顯示，尤其涉及一種顯示裝置。

背景技術：

1、在設計顯示裝置時，時序控制器與電源管理芯片等通過i2c總線(inter-integrated?circuit)實現(xiàn)通信。然而，在采用i2c總線的情況下，顯示裝置在顯示過程中可能存在顯示異常的問題。

2、因此，需要提出一種技術方案以改善顯示裝置使用i2c總線時存在的顯示異常問題。

技術實現(xiàn)思路

1、有鑒于此，本申請?zhí)峁┮环N顯示裝置，以改善顯示裝置的顯示效果。

2、第一方面，本申請?zhí)峁┮环N顯示裝置，顯示裝置包括顯示面板、印刷電路板、時序控制器、存儲器、i2c總線以及毛刺消除電路。印刷電路板與顯示面板連接。時序控制器設置于印刷電路板上。存儲器設置于印刷電路板上。i2c總線設置于印刷電路板上，且連接時序控制器與存儲器。毛刺消除電路連接于i2c總線上。

3、在一些實施例中，所述顯示裝置還包括：外部接口，設置于所述印刷電路板上，并通過所述i2c總線與所述時序控制器以及所述存儲器連接。

4、在一些實施例中，所述毛刺消除電路包括串擾抑制單元，所述串擾抑制單元連接于所述i2c總線上。

5、在一些實施例中，所述i2c總線包括：

6、串行數(shù)據(jù)線，包括第一分段、第二分段以及第三分段，所述第一分段、第二分段以及第三分段中的每一者包括相對的一端和另一端，所述第一分段的一端與所述時序控制器連接，所述第二分段的一端與所述存儲器連接，所述第三分段的一端與所述外部接口連接，所述第一分段的另一端、所述第二分段的另一端以及所述第三分段的另一端相互連接；

7、串行時鐘線，包括第四分段、第五分段以及第六分段，所述第四分段、所述第五分段以及所述第六分段中的每一者包括相對的一端和另一端，所述第四分段的一端與所述時序控制器連接，所述第五分段的一端與所述存儲器連接，所述第六分段的一端與所述外部接口連接，所述第四分段的另一端、所述第五分段的另一端以及所述第六分段的另一端相互連接；

8、其中，所述串擾抑制單元包括連接于所述第一分段上的第一電阻，和/或，所述串擾抑制單元包括連接于所述第四分段上的第二電阻。

9、在一些實施例中，所述串擾抑制單元還包括連接于所述第三分段上的第三電阻，和/或，所述串擾抑制單元還包括連接于所述第六分段上的第四電阻。

10、在一些實施例中，所述毛刺消除電路還包括第一上拉電阻以及第一上拉電源信號端，所述第一上拉電阻的一端與所述第二分段連接，所述第一上拉電阻的另一端與所述第一上拉電源信號端連接；和/或，

11、所述毛刺消除電路還包括第二上拉電阻以及第二上拉電源信號端，第二上拉電阻的一端與所述第五分段連接，第二上拉電阻的另一端與所述第二上拉電源信號端連接。

12、在一些實施例中，所述i2c總線包括串行數(shù)據(jù)線和串行時鐘線；

13、所述顯示裝置還包括位于所述印刷電路板上的接地線，所述接地線在所述印刷電路板上的正投影至少位于所述串行數(shù)據(jù)線在所述印刷電路板上的正投影與所述串行時鐘線在所述印刷電路板上的正投影之間。

14、在一些實施例中，所述接地線的線寬大于所述串行數(shù)據(jù)線和所述串行時鐘線中至少一者的線寬。

15、在一些實施例中，所述串行數(shù)據(jù)線與所述串行時鐘線分別位于不同的膜層，和/或，所述串行數(shù)據(jù)線的至少部分與所述串行時鐘線的至少部分錯開設置。

16、在一些實施例中，所述顯示裝置還包括：

17、電源管理芯片，設置于所述印刷電路板上，并通過所述i2c總線與所述時序控制器以及所述外部接口連接。

18、在本申請的一些實施例中，毛刺消除電路對時序控制器與存儲器之間通過i2c總線通信時可能出現(xiàn)的毛刺起到消除作用，提高信號在時序控制器與存儲器之間通過i2c總線傳輸?shù)馁|量和穩(wěn)定性，進而改善顯示裝置的顯示效果。

技術特征：

1.一種顯示裝置，其特征在于，包括：

2.根據(jù)權利要求1所述的顯示裝置，其特征在于，所述顯示裝置還包括：

3.根據(jù)權利要求2所述的顯示裝置，其特征在于，所述毛刺消除電路包括串擾抑制單元，所述串擾抑制單元連接于所述i2c總線上。

4.根據(jù)權利要求3所述的顯示裝置，其特征在于，所述i2c總線包括：

5.根據(jù)權利要求4所述的顯示裝置，其特征在于，所述串擾抑制單元還包括連接于所述第三分段上的第三電阻，和/或，所述串擾抑制單元還包括連接于所述第六分段上的第四電阻。

6.根據(jù)權利要求4所述的顯示裝置，其特征在于，所述毛刺消除電路還包括第一上拉電阻以及第一上拉電源信號端，所述第一上拉電阻的一端與所述第二分段連接，所述第一上拉電阻的另一端與所述第一上拉電源信號端連接；和/或，

7.根據(jù)權利要求1所述的顯示裝置，其特征在于，所述i2c總線包括串行數(shù)據(jù)線和串行時鐘線；

8.根據(jù)權利要求7所述的顯示裝置，其特征在于，所述接地線的線寬大于所述串行數(shù)據(jù)線和所述串行時鐘線中至少一者的線寬。

9.根據(jù)權利要求7所述的顯示裝置，其特征在于，所述串行數(shù)據(jù)線與所述串行時鐘線分別位于不同的膜層，和/或，所述串行數(shù)據(jù)線的至少部分與所述串行時鐘線的至少部分錯開設置。

10.根據(jù)權利要求2-6任一項所述的顯示裝置，其特征在于，所述顯示裝置還包括：

技術總結
本申請?zhí)峁┮环N顯示裝置。顯示裝置包括顯示面板、印刷電路板、時序控制器、存儲器、I<supgt;2</supgt;C總線以及毛刺消除電路。印刷電路板與顯示面板連接。時序控制器設置于印刷電路板上。存儲器設置于印刷電路板上。I<supgt;2</supgt;C總線設置于印刷電路板上，且連接時序控制器與存儲器。毛刺消除電路連接于I<supgt;2</supgt;C總線上。如此，毛刺消除電路對時序控制器與存儲器之間通過I<supgt;2</supgt;C總線通信時可能出現(xiàn)的毛刺起到消除作用，提高信號在時序控制器與存儲器之間通過I<supgt;2</supgt;C總線傳輸?shù)馁|量和穩(wěn)定性，進而改善顯示裝置的顯示效果。

技術研發(fā)人員：張?zhí)m斌
受保護的技術使用者：廣州華星光電半導體顯示技術有限公司
技術研發(fā)日：20240430
技術公布日：2025/1/2