專利名稱：用于驅(qū)動電子顯示器的方法與裝置的制作方法
一般來說，本發(fā)明涉及電子顯示器，更為具體地講，是涉及用于驅(qū)動高信息量、直接相乘、均方根值(rms)響應(yīng)電子顯示器的方法與裝置。
直接相乘、rms響應(yīng)電子顯示器的一個例子是已知的液晶顯示器(LCD)。在這種顯示器中，在兩個平行玻璃平板之間放置一種向例液晶材料，這些平板具有加到每個表面與液晶材料接觸的電極。通常，這些電極是在一個平板上以垂直的一些行和在另一個平板上以水平的一些列來安排的，用來驅(qū)動一個行電極與一個列電極相重疊的一個圖象單元(象素)。一種高信息量顯示器，例如，在便攜式折疊計算機中用做監(jiān)視器的顯示器要求大量的象素，去顯示任意信息的圖形。在目前的計算機中廣泛地利用了具有480行和640列形成307200個象素矩陣的LCD，不久的將來則希望有具有數(shù)百萬個象素矩陣的LCD。
在稱為rms響應(yīng)的顯示器中，一個象素的光的狀態(tài)基本上響應(yīng)于施加在該象素上電平的平方，即施加在該象素相對各側(cè)面的電極電壓的差。LCD具有一個固有的時間常數(shù)，該時間常數(shù)的特點還在通過改變所施加到象素的電壓光狀態(tài)已被修改以后，象素的光狀態(tài)要返回到一種平衡狀態(tài)。近來技術(shù)的進步，已經(jīng)生產(chǎn)出了具有接近用于許多視頻顯示器幀周期的常數(shù)(約為16.7ms)。這種短的時間常數(shù)使LCD能夠快速響應(yīng)并對于顯示運動圖象不出現(xiàn)可以察覺的顯示圖象模糊是特別有優(yōu)點的。
當顯示時間常數(shù)接近幀周期時，常規(guī)直接相乘尋址的方法對于LCD會遇到一個問題。這個問題是由于常規(guī)的直接相乘尋址方法每幀使每個象素經(jīng)受一個短持續(xù)期“選擇”脈沖而引起的。選擇脈沖的電壓電平通常高于整個幀周期平均rms電平的1-13倍。在LCD中象素光狀態(tài)具有的短時間常數(shù)導致在各選擇脈沖之間向著平衡狀態(tài)返回，從而產(chǎn)生較低的圖象對比度，因為人的眼睛在一個感覺的中等水平上累計各瞬間的合成的亮度。另外，高電平的選擇脈沖在某些類型的LCD中能夠引起對準的不穩(wěn)定性。
為了克服上述的一些問題，已經(jīng)開發(fā)出了一種主動尋址(activeaddressing)的方法。該主動尋址方法利用由具有相應(yīng)于幀周期的公共周期T的周期性脈沖串組成的信號連續(xù)地驅(qū)動列電極。該列信號是與將要顯示的圖象無關(guān)的、和最好是正交的和標準的，即標準化的。術(shù)語正交表示，若施加到各列中的一行的信號幅度被施加到各列中的另外一行的信號幅度相乘，則在整個幅周期中這個乘積的累積為零。術(shù)語標準化表示在整個幀周期T中累積的行信號具有相同的rms電壓。
在每個幀周期期間，對于列電極的多個信號是由各列中的每一列的象素收集的狀態(tài)來計算的和產(chǎn)生的。在幀周期期間任何時間t的列電壓是與由該列中視為各個象素的和，乘以通過在時間t上的那個象素的行信號的值所代表的該象素的光狀態(tài)(-1代表全“接通”、+1代表全“關(guān)斷”、和-1和+1之間的各值按比例地代表相應(yīng)的各種灰度)，和加上由該和獲得的各個積成比例。如果正交行信號僅在兩個行電壓電平之間(+1和-1)轉(zhuǎn)換，上述和可以以具有第一行電壓電平的相應(yīng)的各行的象素位之和減去具有第二行電壓電平的各行的象素之和。
如果在如上所述的主動尋址方式中進行驅(qū)動的話，則可以用數(shù)學方式表示為施加到每個顯示象素的在整個幀周期平均的一個rms電壓。主動尋址的優(yōu)點是它對所顯示的圖象復原高的對比度，由于在幀周期期間取代施加的單個高電平的選擇脈沖到每個象素，主動尋址在整幀周期期間施加分散的多個十分低電平(2-5倍的rms電壓)選擇脈沖。此外，這種十分低電平的選擇脈沖實質(zhì)上減少了對準不穩(wěn)定性的概率。
與主動尋址有關(guān)的問題還顯然要求在每秒進行大量的計算。例如，一種具有480列和640行的灰度顯示器，和每秒60幀的幀速率，則要求每秒100億次計算。當然，利用目前的技術(shù)在該速率實現(xiàn)計算是可能，但是乞今為止，從減小功耗來講，用于主動尋址顯示的計算機內(nèi)所建議的結(jié)構(gòu)是最有利的。功率消耗問題在便攜式應(yīng)用中是特別重要的，諸如電池供電折疊式計算機(laptopcomputer)，在這種計算機中電池壽命是一個主要的設(shè)計考慮。
因此，人們所需要的是一種用于以減小計算機器要求的功耗的方式驅(qū)動主動尋址顯示器的方法與裝置。
本發(fā)明的一個方面是在一個用于驅(qū)動主動尋址顯示器的連續(xù)處理所發(fā)送的數(shù)據(jù)幀的處理系統(tǒng)的方法。該顯示器包括由多個第一和第二電極控制的多個象素，和該處理系統(tǒng)包括第一和第二處理器，該第一和第二處理器包括一個數(shù)字緩沖存儲器和一個驅(qū)動信號發(fā)生器。該方法包括步驟(a)由第一處理器將表示多個象素值的第一數(shù)據(jù)幀裝入數(shù)字緩沖存儲器，和步驟(b)由第二處理器利用步驟(a)為預定數(shù)目的時隙中的一個時隙、為多個第一電極中的一個電極連續(xù)計算多個第一電極驅(qū)動信號的一信號。該多個第一電極驅(qū)動信號中的一個信號是作為該時隙的多個預定的第二電極驅(qū)動信號和為由多個第一電極之一集中控制的各象素選擇的多個象素值的函數(shù)進行計算的。該選擇的多個象素值是來自于在先前的傳送期間裝入的第二數(shù)據(jù)幀。
本發(fā)明的另一個方面是用于驅(qū)動主動尋址顯示器的用來連續(xù)處理傳送的數(shù)據(jù)幀的處理系統(tǒng)。該顯示器包括由多個第一和第二電極控制的多個象素。該處理系統(tǒng)包括一個第一處理器，該處理器由用于裝入和存儲代表第一多個象素值的第一數(shù)據(jù)幀的第一數(shù)字緩沖存儲器所組成。該處理系統(tǒng)還包括與第一處理器相連接用來與之共同操作的第二處理器。該第二處理器由用于裝入和存儲代表第二多個象素值的第二數(shù)據(jù)幀的第二數(shù)字緩沖存儲器所組成。該第一和第二處理器還包括一個驅(qū)動信號發(fā)生器，該發(fā)生器包括一個連接到第一和第二數(shù)字緩沖存儲器的計算機器，用于為多個第一電極中的一個電極計算含在數(shù)據(jù)幀中的多個第一電極驅(qū)動信號中的一個信號。驅(qū)動信號是對于預定數(shù)目時隙中的一個時隙進行的。多個第一電極驅(qū)動信號中的一個信號是作為對于該時隙的多個預的第二電極驅(qū)動信號和對于由多個第一電極中的一個電極集中控制的各象素的選擇的多個象素值的函數(shù)來計算的。
本發(fā)明的另一個方面是一種電子裝置，該裝置包括用于產(chǎn)生包含有連續(xù)傳送的數(shù)據(jù)幀的信息的電子電路，和一個連到該電子電路用于支撐和保護該電子電路的一個外殼。電子裝置還包括連到電子電路用于顯示其中的信息的一個主動尋址顯示器，和該主動尋址顯示器包括由多個第一和第二電極控制的象素。電子裝置還包括連接到電子電路的一個處理系統(tǒng)，用來處理驅(qū)動主動尋址顯示器的信息。處理系統(tǒng)包括一個第一處理器，該處理器包括用于裝入和存儲代表第一多個象素值的第一數(shù)據(jù)幀的第一數(shù)字緩沖存儲器，和與第一處理器相連接用來與之協(xié)調(diào)操作的第二處理器。第二處理器包括一個用于裝入和存儲代表第二多個象素值的第二數(shù)據(jù)幀的第二數(shù)字緩沖存儲器。第一和第二處理器還包括一個驅(qū)動信號發(fā)生器，該發(fā)生器包括連到第一和第二數(shù)字緩沖存儲器為多個第一電極的一個電極從數(shù)據(jù)幀中計算出在其中的多個第一電極驅(qū)動信號的一個信號。各驅(qū)動信號是對于預定數(shù)目的時隙的一個時隙進行計算的。多個第一電極驅(qū)動信號中的一個信號被計算，而作為對于該時隙多個預定第二電極驅(qū)動信號和選擇的由多個第一電極的一個電極集中控制的各象素多個象素值的函數(shù)。


圖1是常規(guī)的液晶顯示器的部分前正視圖。
圖2是常規(guī)的液晶顯示器的部分按圖1沿線2-2的正視剖面圖。
圖3是按照本發(fā)明的優(yōu)選實施例的沃爾什(Walsh)函數(shù)的8×8矩陣。
圖4是描述按照本發(fā)明優(yōu)選實施例對應(yīng)于圖3沃爾什函數(shù)的驅(qū)動信號。
圖5是按照本發(fā)明優(yōu)選實施例的一種顯示系統(tǒng)的電氣方框圖。
圖6是按照本發(fā)明優(yōu)選實施例的一種處理系統(tǒng)的電氣方框圖。
圖7是按照本發(fā)明優(yōu)選實施例的處理系統(tǒng)的rms校正因子計算器的電氣方框圖。
圖8是按照本發(fā)明優(yōu)選實施例的處理系統(tǒng)的一種計算器的電氣方框圖。
圖9是按照本發(fā)明實施例的處理系統(tǒng)的一種控制器的電氣方框圖。
圖10是按照本發(fā)明優(yōu)選實施例的一種個人計算機的電氣方框圖。
圖11是按照本發(fā)明優(yōu)選實施例的個人計算機的前正視圖。
圖12是描述按照本發(fā)明優(yōu)選實施例的顯示系統(tǒng)的操作的流程圖。
圖13是描述按照本發(fā)明優(yōu)選實施例的rms校正因子計算器操作的流程圖。
圖14是描述按照本發(fā)明優(yōu)選實施例的計算機器操作的流程圖。
參照圖1和圖2，“一種常規(guī)的液晶顯示器(LCD)100的部分前正視圖與剖視圖描述了在其間的空間中填充了一層液晶材料202的第一和第二透明基片102、206。周邊的密封層204防止液晶材料從LCD100中掉出來。LCD100還包括許多透明的電極，這些電極包括位于第二透明基片206上的行電極106，和位于第一透明基片102上的列電極104。在列電極104重疊行電極106的每個點上，諸如重疊區(qū)108，施加到重疊電極104、106上的電壓能夠控制它們之間的液晶材料202的光狀態(tài)，因此形成一種可控的圖象單元(象素)。雖然LDC可以是按照本發(fā)明優(yōu)選實施例的優(yōu)選顯示元件，但是十分明顯，同樣可以利用其他類型的顯示元件，類似于LCD的rms響應(yīng)，所提供那些類型的顯示元件呈現(xiàn)響應(yīng)于施加到每個象素的電壓平方的光學特性。
參照圖3和圖4，其中表示出了按照本發(fā)明優(yōu)選實施例的一個8×8(3階)沃爾什矩陣300和相應(yīng)的沃爾什波形400。沃爾什函數(shù)是正交的和因此適于利用在主動尋址顯示系統(tǒng)，正如在本發(fā)明說明書上文的背景技術(shù)中所描述的。當在這樣一種顯示系統(tǒng)使用時，由沃爾什波形400表示的電平的電壓唯一地加到LCD100的多個電極的一個選擇的電極上。例如，沃爾什波形404、406和408可以分別加到第一(最上面)、第二和第三行電極106上，以及以此類推。在這種方式中每個沃爾什波形400，可以唯一地加到各行電極106的一個相應(yīng)的電極上。在LCD應(yīng)用情況下最好不利用沃爾什波形402，因為沃爾什波形402將會偏置不希望有直流電壓的LCD。
人們會感興趣地注意到在每個時隙t期間沃爾什波形400的值是恒定不變的。對于八個沃爾什波形400的時隙t的持續(xù)期是從開始410到結(jié)束412的一個完整的沃爾什波形400的周期的八分之一。在利用沃爾什波形用于顯示器的主動尋址時，沃爾什波形400的一個完整周期的持續(xù)設(shè)置為等于幀持續(xù)期，即接收用于控制顯示器100的全部象素108的一組完整收據(jù)的時間。
八個沃爾什波形400能夠唯一地驅(qū)動多達八個的行電極106(即使未利用沃爾什波形402)。十分清楚，實際的顯示器具有非常多的行。例如，具有480行和列的顯示器廣泛地用于當前的折疊計算機(Laptop Computer)中。因為沃爾什函數(shù)矩陣在由2的冪確定的完全的數(shù)集是有效的，和因為正交性的要求不允許由每個沃爾什波形去驅(qū)動多于一個的電極，512×512(29×29)沃爾什函數(shù)矩陣將需要驅(qū)動一個具有480行電極106的顯示器。對于這種情況時隙t的持續(xù)期是幀持續(xù)期的1/512。480個沃爾什波將用于驅(qū)動480個行電極106，而多余的32個未被利用，最好是包括具有直流偏置的第一沃爾什波形402。
參照圖5，按照本發(fā)明優(yōu)選實施例的顯示系統(tǒng)500的電氣方框圖包括連接到數(shù)據(jù)輸入線508的多個處理系統(tǒng)510，該輸入線最好是8比特寬，用于接收將要顯示的數(shù)據(jù)幀。為了減少對每個數(shù)據(jù)處理系統(tǒng)的510的計算要求，LCD100已經(jīng)被分割為五個區(qū)域511，每個區(qū)域由一個處理系統(tǒng)510服務(wù)，和每個區(qū)域含有160個列電極104和240個行電極106。
處理系統(tǒng)510通過行輸出線512，最好是八比特寬的輸出線，連接到視頻數(shù)模變換器(DAC)502，諸如由索尼公司(sonycorporation)制造的型號為C×D1178QDAC，用于將處理系統(tǒng)510的數(shù)字輸出信號變換為相應(yīng)的模擬的列驅(qū)動信號。DAC502被連接到諸如由SeikoEpson公司制造的型號為SED1779DOA驅(qū)動器的模擬型的列驅(qū)動元件504，用于利用模擬列驅(qū)動信號來驅(qū)動LCD100的列電極104。兩個處理系統(tǒng)510還可以通過列輸出線514連接諸如由SeikoEpson公司制造的SED1704型驅(qū)動器的行驅(qū)動元件506，用于以預定的沃爾什波形集驅(qū)動LCD100較高和較低部分的行電極106。十分明顯，對于DAC502、列驅(qū)動元件504、和行驅(qū)動元件506，同樣可以利用其他類似的元件。
行和列驅(qū)動元件506、504接收和存信者的時隙t期間(圖4)指定送給行和列電極106、104的每一個電極的一批驅(qū)動電平信息。而后，行和列驅(qū)動元件504、506基本上是同時按照所接收的驅(qū)動電平信息，為每個行和列電極106、104施加和保持驅(qū)動電平直至下一批，例如直至相應(yīng)于下一個時隙t由行和列驅(qū)動元件506、504接收的一批。在這種方式中，所有的行和列電極106、104的驅(qū)動信號的變換基本上是彼此同步地發(fā)生的。
參照圖6，按照本發(fā)明的優(yōu)選實施例的顯示系統(tǒng)的一種處理系統(tǒng)的電氣方框圖包括數(shù)據(jù)輸入線508連接到第一和第二為控制邏輯元件602、604。該第一和第二為控制元件602、604包括一個常規(guī)的串-顯變換器、一個常規(guī)的計數(shù)器、和一個常規(guī)的隨機存取存儲器(RAM)控制邏輯。第一和第二為控制邏輯元件602、604的功能是接收包括來自數(shù)據(jù)輸入線508的象素狀態(tài)的數(shù)據(jù)，并變換接收的數(shù)據(jù)為各個數(shù)據(jù)字節(jié)，和通過并行總線630發(fā)送這些字節(jié)到第一和第二緩沖RAM606、608，以便進行存儲。在第一和第二緩沖RAM606、608中的數(shù)據(jù)字節(jié)是由第一和第二為控制邏輯元件602、604組織成數(shù)據(jù)塊的，每個數(shù)據(jù)塊基本上對應(yīng)于由單一列電極104控制的象素108和落入由處理系統(tǒng)510服務(wù)的區(qū)域511之中。
控制器622通過控制總線624連接到第一和第二為控制邏輯元件602、604以及連接到第一和第二緩沖存儲器RAM606、608，以便控制它們的操作。控制器622還通過控制總線624、通過虛擬值線636，和通過第一時隙線637連接到第一和第二計算機器610、612，以便控制它們的操作?？刂破?22還通過控制總線624連接到第一和第二行驅(qū)動移位寄存器614、616，也用于控制它們的操作?？刂破?22還通過控制總線624連接到rms校正因子計算器632，用于控制rms校正因子計算器632和用于接收和存儲由rms校正因子計算器計算的并由rms校正因子發(fā)送來的校正因子。rms校正因子計算器632還連接到數(shù)據(jù)輸入線508，用于監(jiān)視各數(shù)據(jù)幀和數(shù)據(jù)幀中的計算的校正因子，正如下文中涉及圖7予以說明的那樣。幀內(nèi)步線638和時鐘線642也連接到控制器622，對控制器622提供同步。
控制器622與第一和第二寫控制邏輯元件602、604協(xié)同操作，以使第一和第二寫控制邏輯元件602、604交替處理從數(shù)據(jù)輸入線508接收的各數(shù)據(jù)幀。就是說，第一為控制邏輯單元602接收一個數(shù)據(jù)幀和傳送該數(shù)據(jù)幀到第一緩沖RAM606。而后第二寫控制邏輯單元604接收下一個數(shù)據(jù)幀和傳送該數(shù)據(jù)幀到第二緩沖RAM608。而后第一寫控制邏輯單元602再接收下一個數(shù)據(jù)幀和傳送該數(shù)據(jù)幀到第一緩沖RAM606，和以此類推，交替地接收和發(fā)送數(shù)據(jù)幀。
第一和第二緩沖RAM606和608通過并行數(shù)據(jù)總線634連接到第一和第二計算機器610、612，以便計算用于每個沃爾什波形時隙t的為驅(qū)動各列電極104的值。并行數(shù)據(jù)總線634對于同時傳送由一個單獨列電極104控制的和溶入由處理系統(tǒng)510服務(wù)分配的區(qū)域511的基本上全部的象素108的象素值是足夠?qū)挼?。例如，在處理?10服務(wù)的240行和具有8比特象素值的情況下，第一和第二并行數(shù)據(jù)總線634每條必須具有1920個并行通路。第一和第二計算機器610、612的結(jié)構(gòu)和操作在下文中予以更為詳細的描述。
第一和第二計算機器610、612還通過并行轉(zhuǎn)移總線636連接到第一和第二行驅(qū)動移位寄存器614、616，用于將沃爾什函數(shù)值轉(zhuǎn)移到第一和第二計算機器610、612。并行轉(zhuǎn)移總線636對于所轉(zhuǎn)移的由處理系統(tǒng)510服務(wù)的每一行的一比特沃爾什函數(shù)值必須是足夠?qū)挼?。例如，在處理?10服務(wù)的240行中，并行轉(zhuǎn)移總線636必須具有240條并行通路。十分清楚，在最好是沃爾什函數(shù)的同時，其他正交函數(shù)同樣也可以用于第一和第二計算機器610、612執(zhí)行計算。
第一和第二行驅(qū)動移位寄存器614、616的功能是從控制器622接收對于每個時隙t相應(yīng)于由處理器510服務(wù)的各行的沃爾什函數(shù)值，具有接收到的對于時隙t的各沃爾什函數(shù)值，則第一和第二行驅(qū)動移位寄存器614、616在該時隙轉(zhuǎn)移該所接收到的沃爾什函數(shù)值到第一和第二計算機器610、612，用于計算該時隙的列驅(qū)動信號，正如在下文予以描述的那樣。第一和第二行驅(qū)動移位寄存器614、616還以對于每個時隙t由處理器510服務(wù)的相對應(yīng)的各行的沃爾什值驅(qū)動列輸出線514。
控制器622與第一和第二計算機器610、612以及第一和第二行驅(qū)動移位寄存器614、616協(xié)同操作，以便使第一和第二計算機器610、612以及第一和第二行驅(qū)動移位寄存器614、616交換地處理從第一和第二緩沖RAM606、608讀出的各數(shù)據(jù)幀。就是說，第一計算機器610和第一行驅(qū)動移位寄存器614處理一個數(shù)據(jù)幀和按照該數(shù)據(jù)幀計算出的值驅(qū)動列輸出線512和行輸出線514。而后第二計算器612和第二行驅(qū)動移位寄存器616處理下一個數(shù)據(jù)幀和按照該下一個數(shù)據(jù)幀計算的值驅(qū)動列輸出線512和行輸出線514。然后第一計算機器610和第一行驅(qū)動移位寄存器614處理下一個數(shù)據(jù)幀和按照該數(shù)據(jù)幀計算的值驅(qū)動列輸線512和行輸出線514，和依此類推，交替地處理各數(shù)據(jù)值。
在處理系統(tǒng)510之中進行交替處理的原因是使當?shù)谝痪彌_RAM606接收到一個新的數(shù)據(jù)幀時，第二緩沖RAM608可以傳送前次接收到的數(shù)據(jù)幀到第二計算機器612，以使輸出，和反之亦然。十分清楚，因為第一和第二計算機器610、612和第一和第二行驅(qū)動移位寄存器614、616每個僅在交替的數(shù)據(jù)幀期間是有效的，第一和第二計算機器610、612中的一個以及第一和第二行驅(qū)動移位寄存器614、616中的一個可以被排除。當然這將要求附加控制和數(shù)據(jù)的路由電路，允許單個的計算機器從第一和第二兩個RAM606、608交替地接收數(shù)據(jù)。為簡單的原因，第一和第二為控制邏輯單元602、604可以組合到一個單個的寫控制邏輯單元。然而，出于集成電路的制造的原因，理想的結(jié)構(gòu)是如圖6所示的全雙份的結(jié)構(gòu)。
參照圖7，按照本發(fā)明的優(yōu)選實施例的rms校正因子計算器632的電氣方框圖包括數(shù)據(jù)輸入線508，用于接收輸入和控制信號，和控制總線624，用于控制rms校正因子計算器。對于顯示器，利用+1代表一個象素的完全“關(guān)斷”和-1代表一個象素的完全“接通”，和利用具有僅為+1和-1的值的沃爾什函數(shù)，該顯示器的每一列的校正因子為1NN-Σi=1NIi2(1)]]>其中N是有效的行的數(shù)目，和Ii是該列的第ⅰ行的象素值。
對于具有0～255范圍的八比特象素值進行調(diào)整和假設(shè)具有240有效行，方程(1)變?yōu)?240240-Σi=1240(Ii-127.5127.5)2,(2)]]>
可簡化為1127.5240225Σi=1240Ii-Σi=1240Ii2(3)]]>該公式進一步簡化為255Σi=1240Ii-Σi=1240Ii21975(4)]]>該公式是為每一列由通過數(shù)據(jù)輸入端508得到的數(shù)據(jù)進行計算這一校正因子的rms校正因子計算器632的函數(shù)。
rms校正因子計算器632還包括一個與數(shù)據(jù)輸入線508相連接的第一累加器710，用來相加接收的各象素值。第一累加器710的輸出端連接到第一減法器712的兩個輸入端，其中被減輸入數(shù)據(jù)是該被減輸入數(shù)據(jù)乘以256向左移位的第一個八比特，因此產(chǎn)生一個255∑Ⅰ的輸出值。
數(shù)據(jù)輸入線508還連接到一個第一查表單元704的輸入端，用于確定該象素的平方。第一查表單元704的輸出端還連接到第二累加器706，用于相加各個象素的平方。第二累加器706的輸輸出端，連接到第二減法器708的減數(shù)輸入端，第一減法器712的輸出端連接到該減法器的被減數(shù)輸入端，以獲得差255∑Ⅰ-∑Ⅰ2。第二減法器708的輸出端連接到一個第二查表單元714，用于確定方根值±K255∑I-∑I2]]>第二查表單元714的輸出端連接到一個乘法器單元716的輸入端。乘法器716另外的輸入端被預編程為常量K。K值是由方程(4)得到的1975除法因子，同樣可以是LCD100要求的其他驅(qū)動電平校正值。乘法單元716的輸出端通過控制總線624連接到控制器622，用于存儲所計算的校正因子。十分明顯，一個運算邏輯單元或者一個微計算機可以代替一部分或全部的第一和第二查表單元704、714以及乘法器716。還將十分清楚，一臺微計算機還可以取代rms校正因子計算器632的全部單元。
參照圖8，按照本發(fā)明的優(yōu)選實施例的處理系統(tǒng)510計算機器610、612之一的電氣方框圖包括多個8比特的異或(XOR)單元802、804、806。XOR單元802、804、806連接到并行數(shù)據(jù)總線634，用于在控制器622的控制之下從緩沖RAM606、608之一中接收各象素數(shù)據(jù)。XOR單元802、804、806還連接到并行轉(zhuǎn)移總線836，用于還在控制器622的控制之下從行驅(qū)動移位寄存器614、616之一接收象素值。XOR單元802、804、806的功能是每當相應(yīng)的行值是邏輯1時互補各象素值的二進制比特，和每當相當?shù)男兄凳沁壿?時無變化地發(fā)送該象素值。1值必須被相加到每個互補的象素值上(正如在下文要予以說明的那樣)以便從由計算機器610、612中正被累加的和中正確地減去該象素值。
XOR單元802、804、806的輸出端連接到加法器單元808、810、812，這些加法器單元互相連接，用于產(chǎn)生未由XOR單元802、804、806互補的各象素值的和，和用于以已經(jīng)互補的各象素值的和中進行相減。第一加法器單元808的輸入端連接到由單元816、818、820組成的一個校正因子調(diào)整系統(tǒng)的輸出端822，用于按照對于正被計算的列相應(yīng)的虛擬行單元的，該時隙的沃爾什函數(shù)值來調(diào)整校正因子的符號，和用于向每個互補的象素值加上一個必需值1。最后一個加法器單元812的輸出端連接到一個并行驅(qū)動器814，最好是8比特寬度，以便驅(qū)動行輸出線512。
校正因子調(diào)整系統(tǒng)包括一個通過控制總線624連接到控制622的XOR單元816，用于接收作為由控制器622的預先存儲的對于該行的校正因子，和用于通過虛擬值線636接收對于相應(yīng)于正在計算的列的虛擬行單元的沃爾什函數(shù)的虛擬行值。XOR單元816的輸出端連接到加法器單元818的一個輸入端。加法器單元818的另一輸入端連接到虛擬值線636。XOR單元816與加法器單元818如此連接的作用是每當虛擬行值為邏輯1時產(chǎn)生的校正因子的符號為負，和每當虛擬行值為邏輯0時為正。加法器818的輸出端連接到加法器820的一個輸入端。加法器820的另一輸入端除了第一時隙以外對于全部時隙卻編程為一個120的常數(shù)值，而該第一時隙加法器820被編程為一個240的值。這是由控制器622每當通過來自第一時隙線637啟動×2單元824使120的預編程值向左移位一比特來實現(xiàn)的。
對于相加該各常數(shù)值的原因是實現(xiàn)對每個互補象素值加1的要求。對于240有效行的預定沃爾什因子除第一時隙外在每個時隙中具有精確的120個邏輯1，而該第一時隙具有240個邏輯1。這意味著除第一時隙以外對于每個時隙都將是由計算機器610、612的XOR單元802、804、806互補的120個象素值。對于第一時隙來說，全部240個象素值都是被互補的。如上文所示，一個1值必須加到每個互補的象素值，以便校正從和中減去各象素值。加法器820和×2單元824實現(xiàn)這一目的。
參照圖9，按照本發(fā)明的優(yōu)選實施例的處理系統(tǒng)510的控制器622的電氣方框圖包括一個連接到一個含有系統(tǒng)操作軟件的只讀存儲器(ROM)902的微處理器901。該ROM902還含有預定的沃爾什函數(shù)值904，例如，用于240個有效行電極106的每一個電極加上一個虛擬行的256個時隙的值。該ROM902還利用指示數(shù)據(jù)幀位置，即顯示器的位置的一個分配的幀位置值912予以預編程，該處理系統(tǒng)510包括的控制器622被指定進行處理。微處理器901還連接到一個隨機取存存儲器(RAM)906，該存儲器包括一個用于存儲交替操作處理系統(tǒng)510的各功能單元的各功能單元的功能交替符908的存儲區(qū)，正如上文所描述的那樣。RAM906還包括用于存儲通過控制總線624從rms校正因子計算器632接收的160個列校正因子。
微處理器901還連接到幀同步線638和時鐘線642，用于從一個數(shù)據(jù)幀的源，例如一臺個人計算機的處理器分別接收幀同步和時鐘信號。微處理器901通過控制總線624、虛擬值線636、和第一時隙線637連接到處理系統(tǒng)，以便控制處理系統(tǒng)510。
參照圖10，按照本發(fā)明的優(yōu)選實施例的個人計算機1000的電氣方框圖包括通過數(shù)據(jù)輸入線508連接到微計算機1002用于從微計算機1002接收各個數(shù)據(jù)幀的顯示系統(tǒng)500。顯示系統(tǒng)500還通過幀同步線638和時鐘線642連接到微計算機1002，用來從微計算機1002接收幀同步和時鐘。微計算機1002連接到鍵盤1004，用于接收來自用戶的輸入。
參照圖11，按照本發(fā)明的優(yōu)選實施例的個人計算機1000的前正視圖描述了一個由機殼1102支撐和保護的顯示系統(tǒng)500。其中還描述了鍵盤1004。個人計算機，諸如個人計算機1000，通常是以便攜式的電池供電的單元構(gòu)成的。顯示系統(tǒng)500特別的優(yōu)點是在于這種電池供電單元，因為對于主動尋址顯示器而言與常規(guī)處理系統(tǒng)相比較顯示系統(tǒng)500的處理系統(tǒng)510減小了計算速率，從而大大地減少了電源消耗，因此延長了電池壽命。
為了討論顯示系統(tǒng)500的操作的目的，必須定義某些術(shù)語。如用于下文的術(shù)語“第一處理器”是指多個處理系統(tǒng)510中的第一部分。該第一部分集中地包括多個處理系統(tǒng)的第一寫控制邏輯單元602、第一緩沖RAM606、第一計算機器610、和第一行驅(qū)動移位寄存器614。如用下文的術(shù)語“第二處理器”是指多個處理系統(tǒng)510的第二部分。該第二部分集中地包括多個處理系統(tǒng)的第二寫控制邏輯單元604、第二緩沖RAM608、第二計算機器612、和第二行驅(qū)動移動寄存器616。rms校正因子計算器632和控制器622對于第一和第二處理器兩者集中地是公共的。
系統(tǒng)的操作是這樣的，當接收到幀同步時，多個處理系統(tǒng)510的每個控制器622從所分配的幀的部分值912中確定哪部分數(shù)據(jù)幀是分配給包含有該控制器622的該處理系統(tǒng)來進行處理的。而后控制器622通過相應(yīng)的處理系統(tǒng)510延遲處理的開始，直至該數(shù)據(jù)幀到達所分配的位置?？刂破?22還訪問功能交替符908，在第一和第二處理器之間控制各處理功能的交替。
參照圖12，描述按照本發(fā)明的優(yōu)選實施例的顯示系統(tǒng)500操作的流程圖開始了利用第一和第二處理器的控制器622等待幀同步1202的操作。當幀同步到達時，第一處理器加載當前的數(shù)據(jù)幀的同步1204，rms校正因子計算器632為分配給相應(yīng)于每個rms校正因子計算器632的各自的處理系統(tǒng)510的數(shù)據(jù)幀的那部分計算行校正因子。隨之由控制器622在用于存儲行校正因子910的存儲單元中在RAM906中存儲計算出來的行校正因子。
與此同時，第二處理器在第二計算機器612中利用由控制器622加到第二行驅(qū)動移位寄存器616中的沃爾什函數(shù)值同時地從前一次存儲在第二緩沖RAM608中的一個數(shù)據(jù)幀計算行信號1206。而后該第二處理器分別利用所計算的列信號和各沃爾什函數(shù)值驅(qū)動列輸出線512和行輸出線514?？刂破?22協(xié)同處理系統(tǒng)510在相應(yīng)于其各自的數(shù)據(jù)幀的位置的各精確的時間上計算和驅(qū)動列與行輸出線512、514。
接下來，第一和第二處理器再次等待幀同步1208。當幀同步到達時，第一處理器在第一計算機器610中利用控制器622加到第一行驅(qū)動移位寄存器614的沃爾什函數(shù)值從前一次存儲在第一緩沖RAM606中的數(shù)據(jù)幀計算行信號1210。第一處理器而后分別利用計算的列信號和沃爾什函數(shù)值驅(qū)動列輸出線512和行輸出線514?？刂破?22與處理系統(tǒng)510協(xié)同操作在相應(yīng)其各自的數(shù)據(jù)幀的位置的精確的時間上，計算和驅(qū)動列和行輸出線512、514。
與此同時，第二處理器同時地裝入1212當前的數(shù)據(jù)幀的同時，rms校正因子計算器632為分配給相應(yīng)于每個rms校正因子計算器632的各自的處理系統(tǒng)510的數(shù)據(jù)幀部分計算列校正因子。隨之由控制器622在RAM906的用于存儲列校正因子910的單元中存儲計算的列校正因子。此后，該流程返回步驟1202，和重復這種處理。
由于在處理系統(tǒng)510進行處理數(shù)據(jù)幀之前將全數(shù)據(jù)幀交替地裝入第一和第二緩沖RAM606、608，所以顯示系統(tǒng)500有優(yōu)越性地允許以并行方式進行處理數(shù)據(jù)，從而與常規(guī)的主動尋址顯示系統(tǒng)相比較顯著地降低計算速率，例如降低為240這樣一個因子。通過如上文所述進一步將LCD100分為八個區(qū)域以便進行處理，處理的加載通過一個為八的附加因子而被降低。因此，該處理系統(tǒng)510能夠工作在約為2和1.5MHz的時鐘速率。計算速率的降低顯著地降低了顯示系統(tǒng)500的功耗，因此能夠明顯地改善包括有顯示系統(tǒng)500的便攜式電子設(shè)備的電池壽命。
參照圖13，描述按照本發(fā)明的優(yōu)選實施例的rms校正因子計算器632的操作的流程圖是從控制器622在幀同步以后等待1302分配給它的時間開始的，以便使其分配的開始處理時間對應(yīng)于LCD100分配給該控制器622的區(qū)域511。當開始處理時間到時，由控制器622將第一和第二累加器單元710、706初始化1304到零。接下來，第一查表單元704平方1310該象素值，和而后該被平方的象素值相加到1314第二累加器單元706得到∑Ⅰ2。同時，該象素值被相加到1312第一累加器710得到∑Ⅰ。如果，在1316步，用于該行的所有有效行進行計算的象素有效值未被接收到，則流程返回到1306步，接收下一個象素。
另一方面，如果在1316步，用該列的所有有效行進行計算的象素值已被接收到，則如在上文討論圖7時所描述的那樣，∑Ⅰ被255相乘1318。接下來，從在步1318中獲得的值中減去∑Ⅰ2，該減運算是由第二減法單元708進行的。然后，由第二查表單元確定1322在1320步獲得的值的平方根。在1322步確定的值而后在乘法器單元716中由常數(shù)k相乘(1323)。接下來，該列的列校正因子值(K255∑I-∑I2)]]>通過控制總線624從rms校正因子計算器632傳送到控制器622，在此以后，控制器622將該值存儲在(1324)RAM906的用于存儲對應(yīng)于所計算的列的列校正因子910的存儲單元中。
在1326步，如果控制器622確定的該所計算的列不是分配給處理系統(tǒng)510的最后一列，則控制器622使rms校正因子計算器632返回，在1304步開始處理數(shù)據(jù)的下一列。在另一方面，如果控制器622確定該所計算的列是分配給處理系統(tǒng)510的最后一列，則控制器622使rms校正因子計算器632返回，在1302步等待下一個開始處理時間到來。
參照圖14，描述按照本發(fā)明的優(yōu)選實施例的計算器610、612的操作流程圖是從控制器622在幀同步以后等待(1402)為對應(yīng)于分配給控制器622的LCD100的區(qū)域511的指定其開始處理的時間。當該開始處理時間到達時，控制器622選擇(1404)下一個時隙，用于以分配給控制器622每一行的該時隙的沃爾什函數(shù)值，加上該虛擬行，例如對于該時隙的241個沃爾什函數(shù)值，來處理和初始化行驅(qū)動移位寄存器614、616。
然后控制器622選擇(1406)下一列和從RAM906中檢索，并且而后將為該所選擇的列前次所計算的校正因子值傳送到計算機器610、612。接下來，控制器622控制緩沖RAM606、608以并行方式將對應(yīng)于所選擇的各行的各象素值轉(zhuǎn)移(1408)到計算機器610、612。同時，計算機器610、612從行驅(qū)動移位寄存器614、616接收(1410)分配給控制器622的每一行的該時隙的沃爾什函數(shù)值。計算機器610、612按照虛擬行驅(qū)動信號為所選擇的列和所選擇的時隙調(diào)整(1412)該校正因子值，這種調(diào)整是按照上文參照圖8所描述的方式進行的。
接下來，計算機器610、612通過將經(jīng)調(diào)整的校正因子值與對應(yīng)于具有列驅(qū)動信號為1的各有效行的所選擇的列的各象素值彼此相加，和從這個和中減去對應(yīng)于具有行驅(qū)動信號為0的各有效行的列的各象素值來得到的。然后，計算機器610、612和行驅(qū)動移位寄存器614、616在該時隙期間分別利用(經(jīng)計算的)列和(預定的)行驅(qū)動信號驅(qū)動(1416)列和行輸出線512、514。
應(yīng)當注意到，1406、1408、1410、1412和1414步最好是基本上同時執(zhí)行和以并行方式實現(xiàn)最佳的計算速度是重要的。另外，正如上文參照圖5所描述的那樣，在本發(fā)明的優(yōu)選實施例中僅僅兩個處理系統(tǒng)510被用于驅(qū)動到驅(qū)動單元506。十分清楚，甚至于一個單元的處理系統(tǒng)510對于驅(qū)動行驅(qū)動單元506也是足夠的，因為行驅(qū)動信號對于LCD100的上下的一半的每組240行的行驅(qū)動信號是預定的和彼此相同的。
在步(1418)中，控制器622檢查是否針對所選擇的時隙是否最后一列已被處理過。如果不是，則流程返回到步(1406)，選擇和處理下一列。另一方面，如果在步(1418)對于所選擇的時隙最后一列已被處理過，則控制器622檢查(1422)對于該數(shù)據(jù)幀的最后一個時隙是否已被處理過。如果否，則流程返回到步(1404)，在該步控制器622選擇下一個時隙以便進行處理。另一方面，如果在步(1422)對于該數(shù)據(jù)幀的最后的時隙已被處理過，則流程返回到步(1402)，在該步控制器622將等待處理下一個數(shù)據(jù)幀。
本發(fā)明的該優(yōu)選實施例的前面的討論與分析應(yīng)用于由八比特數(shù)據(jù)代表的象素數(shù)據(jù)。十分明顯，本發(fā)明能夠調(diào)整到由更小一些或更大一些比特，例如，十六比特或四比特象素代表的累加的象素值。
因此，本發(fā)明的優(yōu)選實施例提供了一種用于驅(qū)動主動尋址顯示器的方法和設(shè)備，該方法和設(shè)備是以有優(yōu)越性地減小所要求的計算機器的功耗的方式實現(xiàn)的。通過代替每次計算一個象素，而執(zhí)行以并行的方式同時計算一列的所有象素，本發(fā)明的優(yōu)選實施例顯著地減小了所要的計算速度，和從而顯著地降低了執(zhí)行計算所要求的功率。與對于主動尋址顯示器的常規(guī)驅(qū)動相比較，降低功率在便攜的電池供電的應(yīng)用，諸如在折疊計算機(laptopComputer)的應(yīng)用中是一個特別重要的優(yōu)點，在那，長的電池壽命是最希望的特性。
權(quán)利要求
1.一種用于驅(qū)動主動尋址顯示器(100)而連續(xù)處理所傳送代表各象素值的數(shù)據(jù)幀的處理系統(tǒng)(510)，該顯示器包括受多個第一和第二電極(104、106)控制的象素(108)，該處理系統(tǒng)包括第一處理器，包括第一數(shù)字緩沖存儲器(606)，用于裝入和存儲來自連續(xù)發(fā)送的數(shù)據(jù)幀的一個數(shù)幀的象素值；和與第一處理器相連接與其協(xié)同操作的第二處理器，該第二處理器包括第二數(shù)字緩沖存儲器(608)，用于裝入和存儲來自連續(xù)發(fā)送的數(shù)據(jù)幀的下一個數(shù)據(jù)幀的象素值；其中第一和第二處理器還包括驅(qū)動信號發(fā)生器，該發(fā)生器包括連續(xù)到第一和第二數(shù)據(jù)緩沖存儲器(606、608)的計算機器(610、612)，用于在預定數(shù)目時隙中的一個時隙期間，從含在存儲器中的象素值中為施加到多個第一電極(104)之一個電極計算一個驅(qū)動信號；其中預定數(shù)目是與多個第二電極(106)的電極數(shù)目有關(guān)的；和其中驅(qū)動信號是作為在與所選擇的象素值相結(jié)合的時隙期間施加到多個第二電極(106)多個預定驅(qū)動信號的函數(shù)進行計算的，該所選擇的象素值對應(yīng)于由多個第一電極(104)之一個電極集中控制的各象素(108)。
2.一種電子設(shè)備(1000)，包括用于產(chǎn)生包括連續(xù)發(fā)送代表各象素值的數(shù)據(jù)幀的信息的電子電路(1002、1004);與電子電路(1002、1004)相連，用于支撐和保護電子電路(1002、1004)的一個外殼;與電子電路(1002、1004)相連接的主動尋址顯示器(100)，用于顯示電子電路的信息，其中主動尋址顯示器(100)包括受多個第一和第二電極(104、106)控制的象素(108);和連接到電子電路(1002、1004)的處理系統(tǒng)(510)，用于處理驅(qū)動主動尋址顯示器(100)的信息，其中處理系統(tǒng)(510)包括第一處理器，包括第一數(shù)字緩沖存儲器(606)，該存儲器用于裝入和存儲連續(xù)發(fā)送的數(shù)據(jù)幀的一個數(shù)據(jù)幀的各象素值;和連接到第一處理器并與之協(xié)調(diào)操作的第二處理器，該第二處理器包括第二數(shù)字緩沖存儲器(608)，用于裝入和存儲連續(xù)傳送的數(shù)據(jù)幀中的下一個數(shù)據(jù)幀的各象素;其中第一和第二處理器還包括一個驅(qū)動信號發(fā)生器，該發(fā)生器包括與第一和第二數(shù)字緩沖存儲器(606、608)相連接的計算機器(610、612)，用于在預定數(shù)目時隙的一個時隙期間為施加到多個第一電極(104)中的一個電極計算含在驅(qū)動信號中的各個象素值;其中該預定數(shù)目是與多個第二電極(106)的電極數(shù)目有關(guān)的;和其中驅(qū)動信號是作為在與所選擇的象素值相組合的時隙期間施加到多個第二電極(106)的多個預定驅(qū)動信號的函數(shù)計算的，該所選擇的象素值對應(yīng)于由多個第一電極(104)中的一個電極集中控制的象素(108)。
3.權(quán)利要求1的處理系統(tǒng)(510)或權(quán)利要求2的電子設(shè)備(1000)還包括連接到第一和第二處理器的控制器(622)，用于控制和與之協(xié)同操作。
4.權(quán)利要求1的處理系統(tǒng)(510)或權(quán)利要求2的電子設(shè)備(1000)還包括一個驅(qū)動單元(614、616)，用于在該時隙期間利用所計算的驅(qū)動信號驅(qū)動多個第一電極(104)中的一個電極，和同時用于利用預定的驅(qū)動信號驅(qū)動第二電極(106)。
5.權(quán)利要求4的處理系統(tǒng)(510)或電子設(shè)備(1000)，其中第一和第二處理器還包括連接到計算機器(610、612)的電極選擇器單元，用于在該時隙期間為施加到多個第一電極(104)的多個附加電極計算附加的驅(qū)動信號，直至在已經(jīng)被計算和被驅(qū)動的時隙期間各驅(qū)動信號基本上可施加到全部多個第一電極(104)上。
6.權(quán)利要求5的處理系統(tǒng)(510)或電子設(shè)備(1000)，其中第一和第二處理器還包括一個連接到電極選擇器單元(624)的時隙中繼器單元(904)，用于為預定數(shù)目的時隙的各附加時隙計算附加的驅(qū)動信號，直至在基本上所有的已經(jīng)被計算和被用于驅(qū)動相應(yīng)的多個第一電極(104)的各個電極的預定數(shù)目的時隙期間各驅(qū)動信號可能基本上施加到全部多個第一電極(104)。
7.權(quán)利要求6的處理系統(tǒng)(510)或電子設(shè)備(1000)還包括一個處理器交替符單元(908)，用于控制第一和第二處理器對每一個連續(xù)的數(shù)據(jù)幀執(zhí)行交替操作，第一處理器裝入和存儲一個數(shù)據(jù)幀的同時，第二處理器轉(zhuǎn)移和處理在驅(qū)動信號發(fā)生器(610、612)中前次存儲的數(shù)據(jù)幀，計算相應(yīng)的多個驅(qū)動信號，和此后第二處理器裝入和存儲下一個數(shù)據(jù)幀的同時，第一處理器轉(zhuǎn)移和處理在驅(qū)動信號發(fā)生器中前次存儲的數(shù)據(jù)幀，計算下一個相應(yīng)的多個驅(qū)動信號。
8.權(quán)利要求1的處理系統(tǒng)(510)或權(quán)利要求2的電子設(shè)備(1000)，其中第一和第二處理器還包括連接到計算器(610、612)和連接到第一和第二數(shù)字緩沖存儲器(606、608)的并行轉(zhuǎn)移單元(634)，用于以第一和第二數(shù)字緩沖存儲器(606、608)中將各象素值轉(zhuǎn)移和基本上同時并行選擇到計算機器(610、612);和連接到計算機器(610、612)的并行處理單元(802、804、806)，用于以并行方式處理所選擇的各象素值，計算驅(qū)動信號。
9.權(quán)利要求8的處理系統(tǒng)(510)或電子設(shè)備(1000)還包括rms校正因子計算器(632)，用于以所選擇的多個象素值的函數(shù)計算校正因子，其中rms校正因子計算成±2(2p-1)N(2p-1)Σi=1NIi-Σi=1NIi2,]]>其中P是用于代表每個象素的比特的數(shù)目，N是多個第二電極(106)的數(shù)目，Ii是由多個第二電極(106)中的第ⅰ個電極控制的所選擇的象素值中的一個象素值，和rms校正因子的符號是由多個預定驅(qū)動信號中的一個附加的信號確定的，當該附加的信號為1時該符號是正的，和當該附加的信號為0時是負的;和其中對于該時隙的多個預定的驅(qū)動信號和信號值由各個邏輯1和邏輯0組成;和其中預定的驅(qū)動信號的附加的信號對應(yīng)于多個虛擬象素;和其中并行處理單元(802、804、806)包括與rms校正因子計算器(632)相連接的加法器/減法器單元(808、810、812、816、818、820)，用于將相應(yīng)于具有分配給該時隙的1信號值的多個預定驅(qū)動信號的各象素控制信號，由多個第一電極(104)中的一個電極集中控制的象素(108)的所選擇的各象素值彼此相加得到一個第一部分和，和從該第一部分和中減去相應(yīng)于分配給該時隙的具有0信號值的多個預定驅(qū)動信號的象素控制信號的、由多個第一電極(104)中的一個電極集中控制的象素(108)所選擇的各個象素得到的第二部分和，和進一步將該校正因子相加到該第二部分和上得到驅(qū)動信號的值。
全文摘要
一種驅(qū)動具有由第一和第二組電極控制的主動尋址顯示器處理數(shù)據(jù)幀的方法和設(shè)備。該設(shè)備包括由數(shù)字緩沖存儲器和驅(qū)動信號發(fā)生器組成的第一和第二處理器。在由第一處理器將代表象素值的第一數(shù)據(jù)幀裝入數(shù)字緩沖存儲器的同時，第二處理器同時為一個時隙計算第一電極的驅(qū)動信號。第一電極驅(qū)動信號是作為對該時隙的第二電極驅(qū)動信號的函數(shù)計算器和對于象素的所選擇的象素值是集中地受一個相應(yīng)的第一電極控制的。
文檔編號G09G3/36GK1096882SQ94103799
公開日1994年12月28日 申請日期1994年3月30日 優(yōu)先權(quán)日1993年3月31日
發(fā)明者巴里·W·希羅德 申請人:莫托羅拉公司