專利名稱：智能型儲蓄利率顯示屏的制作方法
技術領域：
本實用新型涉及一種儲蓄利率顯示屏，屬于G09F 15/00類通告牌裝置。
目前，我國各類金融儲蓄單位普遍用字牌或紙表格的方式顯示各種儲蓄利率。這些顯示方式功能單一，且不具有可修改性，使得每次利率變化都需要重新制做，既費時又費力。特別是保值率，每月變化一次，很少有儲蓄單位能及時公告顯示保值率。因而給儲戶帶來很大的不便。
鑒于上述，本實用新型的目的是設計一種便利儲戶、可隨時修改顯示數(shù)據(jù)的儲蓄利率顯示屏。
本實用新型的目的是這樣實現(xiàn)的智能型儲蓄利率顯示屏有機箱和電源，機箱內裝有由單片機、地址鎖存器、程序存儲器、數(shù)據(jù)存儲器、時鐘芯片、譯碼器、數(shù)據(jù)鎖存器、移位寄存器、顯示驅動電路、顯示發(fā)光器件、功能鍵組成的單片微機電路。其中單片機的數(shù)據(jù)口接地址鎖存器和數(shù)據(jù)鎖存器兩者的數(shù)據(jù)輸入口及程序存儲器、數(shù)據(jù)存儲器、時鐘芯片三者的數(shù)據(jù)口；單片機的輸出口與地址鎖存器的數(shù)據(jù)輸出口合并后接程序存儲器、數(shù)據(jù)存儲器兩者的地址口及譯碼器的輸入；單片機的輸入口接所說功能鍵，串行口接移位寄存器的輸入；譯碼器的各輸出接存儲器、時鐘芯片和數(shù)據(jù)鎖存器的片選腳；數(shù)據(jù)鎖存器的輸出經顯示驅動接各顯示發(fā)光器件的段數(shù)據(jù)腳；移位寄存器的輸出經顯示驅動接各顯示發(fā)光器件的位數(shù)據(jù)腳。
單片機的輸出口還接有故障指示電路。
儲蓄利率顯示屏開機后，先執(zhí)行自檢程序，機內單元若有故障，則以代碼顯示故障部位，否則進入正常工作狀態(tài)。在正常工作狀態(tài)下，單片機從存儲器中取出各種利率、保值率數(shù)據(jù)，并從時鐘芯片中取出時間，然后經顯示驅動電路送顯示發(fā)光器件去顯示。當單片機查詢到有功能鍵按下時，單片機控制顯示屏進入修改狀態(tài)，操作人員可用功能鍵修改數(shù)據(jù)。
以下結合附圖和實施例對本實用新型進行詳細描述。


圖1和圖2分別是本實用新型的主控電路和顯示電路原理圖；圖3是本實用新型的外形圖。
本實用新型由機箱、直流電源、主控電路和顯示電路組成。其各部分結構及工作原理分述如下1.電源部分電源選用標準微機電源，取+5V、+12V兩組電源作為顯示屏電源。在此不再詳述其工作原理，其電路原理圖也省略。
2.主控電路見
圖1，該電路為單片微機電路，由單片機1、地址鎖存器2、程序存儲器4、數(shù)據(jù)存儲器3、時鐘芯片5、譯碼器7、數(shù)據(jù)鎖存器6、移位寄存器8組成。其中單片機1的P0口作為單片微機電路的數(shù)據(jù)總線口接地址鎖存器2和數(shù)據(jù)鎖存器6兩者的數(shù)據(jù)輸入口及程序存儲器4、數(shù)據(jù)存儲器3、時鐘芯片5三者的數(shù)據(jù)口；單片機的P2口與地址鎖存器2的數(shù)據(jù)輸出口合成單片微機電路的地址總線接程序存儲器4、數(shù)據(jù)存儲器3兩者的地址口及譯碼器7的輸入；單片機1的RXD腳接移位寄存器8的A和B輸入腳，TXD腳接移位寄存器8的時鐘腳。譯碼器7的各輸出分接數(shù)據(jù)存儲器3、時鐘芯片5和數(shù)據(jù)鎖存器6三者的片選腳。
單片機1是主控電路的控制核心，它從程序存儲器4中取出程序指令，執(zhí)行完成不同的控制功能。每次開機后單片機1均自動進入故障自檢狀態(tài)，若有故障則發(fā)出故障指示狀態(tài)碼，否則進入正常工作程序。在送顯示的過程中，它從數(shù)據(jù)存儲器3中取出二十種儲蓄利率值、十二種保值利率值和利率起始執(zhí)行時間值，再從時鐘芯片5中取出日歷時鐘值，譯碼后將段數(shù)據(jù)送數(shù)據(jù)鎖存器6，將位數(shù)據(jù)送移位寄存器8。
3.功能鍵及故障指示電路功能鍵由按鍵F1～F4組成，功能鍵的一端接單片機的P1口，另一端接地；故障指示電路由發(fā)光二極管L1～L4和各自的電阻串聯(lián)組成，該電路一端接單片機1的P1口，另一端接電源。單片機自檢過程中自P1口發(fā)出的故障代碼由此發(fā)光二極管顯示。此外，當單片機從P1口查詢到按鍵F1～F4發(fā)出的鍵控信號時，單片機便控制主控電路執(zhí)行相應的修改程序。
4.掉電保護電路該電路附合在譯碼電路上，它由譯碼器7、三極管Q、二極管D、可充電電池E、電容C7、電阻R6～R9等元件組成。該電路在正常工作狀態(tài)時由譯碼器7完成對數(shù)據(jù)存儲器3、時鐘芯片5和數(shù)據(jù)鎖存器6的片選譯碼工作，當電源電壓降低時，三極管Q關斷，電池E使譯碼器7的使能腳1的電平變高，從而使譯碼器的輸出腳4～7腳輸出高電平，這樣其5腳輸出的存儲器3的片選信號被強迫拉高，因此防止了數(shù)據(jù)存儲器3被錯誤讀寫。失電后數(shù)據(jù)存儲器由備用電池E供電，以維持其芯片內數(shù)據(jù)不變。
5.RS-232接口電路該電路由ICL232串行接口芯片9、電容C4、C5、C6、C23等元件組成。該芯片的發(fā)送輸入腳T1I和接收輸出腳R10分別接單片機1的串行數(shù)據(jù)發(fā)送腳TXD和接收腳RXD。串行接口芯片內設有可將+5V電壓提升轉換成+12V電壓的泵電源，以形成標準RS-232接口。該電路可將單片機的串口數(shù)據(jù)信號轉換成標準RS-232信號，具有通訊功能。
6.顯示驅動電路與顯示發(fā)光器件見圖2，該電路由PNP三極管Q1～Q8、NPN三極管Q9～Q72、八個串入并出移位寄存器8、電阻R1～R136、數(shù)碼管、發(fā)光點陣LED1～LED64等元件組成。三極管Q1～Q8完成段數(shù)據(jù)驅動工作，它們的基極分接數(shù)據(jù)鎖存器6的八位輸出，集電極接每個顯示發(fā)光器件的段數(shù)據(jù)腳。八個串入并出移位寄存器8串接成六十四位移位寄存器，其中第一個移位寄存器的數(shù)據(jù)輸入腳接單片機的RXD腳，后面的移位寄存器的數(shù)據(jù)輸入腳則依次接前一個移位寄存器的高位輸出腳，各移位寄存器的時鐘腳均接單片機的TXD腳。三極管Q9～Q72將八個移位寄存器的移位信號放大后分別送各顯示發(fā)光器件的位數(shù)據(jù)腳，選通點亮相應的發(fā)光數(shù)碼管和點陣。
本實用新型的各電路及電源均裝在圖3所示的長方形機箱內，圖中機箱的側壁上從上到下依次為電源線、功能鍵及電源開關。
本實用新型的優(yōu)點是具有顯示功能，可顯示活期、定期、零存整取、整存整取、僑匯、大額儲蓄六大類二十余種利率值；顯示利率起始執(zhí)行時間；顯示十二個月保值率值；顯示月、日、星期、時、分、秒時間值。
具有數(shù)值修改功能，用鍵控方式可隨意修改各種顯示數(shù)據(jù)。
具有數(shù)值存儲功能，設有數(shù)據(jù)掉電保護電路，存入的數(shù)據(jù)可長期保存。
具有故障自檢功能，用發(fā)光二極管以代碼形式顯示機內電路的故障部位。
具有數(shù)據(jù)通訊功能，設有RS-232接口，可與計算機聯(lián)機實現(xiàn)數(shù)據(jù)交換和遠傳數(shù)據(jù)修改功能。
權利要求1.智能型儲蓄利率顯示屏有機箱和直流電源，其特征在于機箱內裝有由單片機(1)、地址鎖存器(2)、程序存儲器(4)、數(shù)據(jù)存儲器(3)、時鐘芯片(5)、譯碼器(7)、數(shù)據(jù)鎖存器(6)、移位寄存器(8)、顯示驅動電路、顯示發(fā)光器件、功能鍵組成的單片微機電路，其中單片機(1)的數(shù)據(jù)口接地址鎖存器(2)和數(shù)據(jù)鎖存器(6)兩者的數(shù)據(jù)輸入口及程序存儲器(4)、數(shù)據(jù)存儲器(3)、時鐘芯片(5)三者的數(shù)據(jù)口；單片機的輸出口與地址鎖存器(2)的數(shù)據(jù)輸出口合并后接程序存儲器(4)、數(shù)據(jù)存儲器(3)兩者的地址口及譯碼器(7)的輸入；單片機的輸入口接所說功能鍵，串行口接移位寄存器(8)的輸入；譯碼器(7)的各輸出分接數(shù)據(jù)存儲器(3)、時鐘芯片(5)和數(shù)據(jù)鎖存器(6)的片選腳；數(shù)據(jù)鎖存器(6)的輸出經顯示驅動電路接各顯示發(fā)光器件的段數(shù)據(jù)腳；移位寄存器(8)的輸出經顯示驅動電路接各顯示發(fā)光器件的位數(shù)據(jù)腳。
2.根據(jù)權利要求1所述的智能型儲蓄利率顯示屏，其特征在于它還有串行接口芯片(9)，該芯片的發(fā)送輸入腳和接收輸出腳分別接單片機(1)的串行數(shù)據(jù)發(fā)送腳和接收腳。
3.根據(jù)權利要求1或2所述的智能型儲蓄利率顯示屏，其特征在于它還有由發(fā)光二極管和電阻串聯(lián)組成的故障指示電路，該電路與單片機(1)的輸出口相接。
專利摘要便利儲戶、可隨時修改顯示數(shù)據(jù)的儲蓄利率顯示屏由機箱和單片微機電路組成。單片機1的數(shù)據(jù)口接地址鎖存器2、數(shù)據(jù)鎖存器6、程序存儲器4、數(shù)據(jù)存儲器3、時鐘芯片5的數(shù)據(jù)口；輸出口與地址鎖存器的數(shù)據(jù)輸出口合并后接存儲器地址口及譯碼器7的輸入；輸入口接功能鍵，串行口接移位寄存器8的輸入。譯碼器的各輸出分接數(shù)據(jù)存儲器、時鐘芯片和數(shù)據(jù)鎖存器的片選腳；數(shù)據(jù)鎖存器和移位寄存器的輸出經顯示驅動電路分接顯示發(fā)光器件的段數(shù)據(jù)腳和位數(shù)據(jù)腳。
文檔編號G09F9/33GK2218399SQ9422098
公開日1996年1月24日 申請日期1994年9月28日 優(yōu)先權日1994年9月28日
發(fā)明者岳昕陽 申請人:承德拓普電腦公司