專利名稱：具有串式直接存儲(chǔ)器存取顯示控制器的數(shù)據(jù)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理，具體涉及具有串式(bursting)直接存儲(chǔ)器存取顯示控制器的數(shù)據(jù)處理系統(tǒng)。
液晶顯示器(LCD)屏幕通常用來顯示由數(shù)據(jù)處理系統(tǒng)產(chǎn)生的數(shù)據(jù)和/或圖形。LCD屏幕典型地應(yīng)用于要求小尺寸和功耗較低的場(chǎng)合中。一個(gè)分立的LCD控制器一般用于使LCD屏幕與數(shù)據(jù)處理系統(tǒng)接口，外部的視頻存儲(chǔ)器用于存儲(chǔ)顯示的數(shù)據(jù)，以刷新LCD屏幕。然而，應(yīng)用外部視頻存儲(chǔ)器會(huì)增加數(shù)據(jù)處理系統(tǒng)中的針腳總數(shù)、電路板尺寸、封裝成本和功耗。
總的來說，本發(fā)明提供一種具有顯示控制器的數(shù)據(jù)處理系統(tǒng)，該顯示控制器利用總線判優(yōu)和數(shù)據(jù)成串(data bursting)來提供顯示的數(shù)據(jù)，以便利用系統(tǒng)存儲(chǔ)器而不是分立的視頻RAM來刷新諸如LCD顯示屏幕之類顯示屏幕上的像素。系統(tǒng)存儲(chǔ)器由顯示控制器與中央處理單元(CPU)共享。屏幕DMA(直接存儲(chǔ)器存取)控制器將系統(tǒng)存儲(chǔ)器來的顯示數(shù)據(jù)按照預(yù)定的數(shù)目字的串裝填一個(gè)行緩存器。屏幕DMA控制器是一種通用的、飛(fly-by)型串式DMA控制器。一個(gè)LCD控制邏輯電路將來自行緩存器的顯示數(shù)據(jù)泵激通過光標(biāo)邏輯電路、幀速率控制電路和LCD接口電路，以刷新LCD顯示屏幕。
屏幕DMA控制器接收一個(gè)比CPU或LCD控制邏輯使用的時(shí)鐘快些的時(shí)鐘信號(hào)。這就容許屏幕DMA控制器運(yùn)行得比CPU快些，以減小檢索顯示數(shù)據(jù)所需的帶寬。此外，如果CPU時(shí)鐘頻率因功率控制目的而改變，則LCD顯示屏幕由于使用不同的時(shí)鐘而不會(huì)受到影響。CPU、顯示控制器和系統(tǒng)存儲(chǔ)器設(shè)在所示實(shí)施例的同一集成路上。利用系統(tǒng)存儲(chǔ)器來存儲(chǔ)顯示的數(shù)據(jù)，可減少針腳總數(shù)、封裝成本、電路板空間和功耗，這對(duì)于手持式電池供電的裝置諸如尋呼機(jī)、無線電話機(jī)、袖珍游戲機(jī)等等來說，DMA控制器是特別有用的。
當(dāng)涉及將信號(hào)、狀態(tài)位比特或類似裝置表現(xiàn)為它的羅輯“真”或邏輯假時(shí)，將分別應(yīng)用術(shù)語“肯定”和“否定”。如果邏輯“真”狀態(tài)為數(shù)字邏輯電平“1”，則邏輯“假”狀態(tài)便為數(shù)字邏輯電平“0”。而如果邏輯“真”狀態(tài)為數(shù)字邏輯電平“0”，則邏輯“假”狀態(tài)便為數(shù)字邏輯電平“1”。術(shù)語“總線”是指可用以傳輸一種或多種不同類型信息的許多信號(hào)通路，諸如數(shù)據(jù)、地址、控制或狀態(tài)信息。


圖1示出按照本發(fā)明的數(shù)據(jù)處理系統(tǒng)的一個(gè)實(shí)施例方框圖。
圖2示出圖1的數(shù)據(jù)處理系統(tǒng)的一部分的方框圖。
圖3示出圖1的數(shù)據(jù)處理系統(tǒng)中各種信號(hào)的定時(shí)圖。
圖4示出圖1的數(shù)據(jù)處理系統(tǒng)工作的流程圖。
參考圖1至圖4，充分地描述本發(fā)明。圖1示出按照本發(fā)明的數(shù)據(jù)處理系統(tǒng)20的方框圖。數(shù)據(jù)處理系統(tǒng)20包括中央處理單元(CPU)22、定時(shí)器24、通用異步接收機(jī)/發(fā)射機(jī)(UART)模塊26、LCD控制模塊28、串行外圍接口(SPI)32、內(nèi)部信息總線電路34、系統(tǒng)集成模塊(SIM)40、多功能端口42和44以及端口46和48。
SIM40連接到內(nèi)部總線電路34上，借助于內(nèi)部總線電路34可接收和發(fā)送信號(hào)到數(shù)據(jù)處理系統(tǒng)20，或到數(shù)據(jù)處理系統(tǒng)20的外部電路。多功能端口42和44能接收和發(fā)送數(shù)字處理系統(tǒng)20外部的信號(hào)，它們連接到內(nèi)部總線電路34上。端口46和48能接收和發(fā)送數(shù)據(jù)處理系統(tǒng)20外部的信號(hào)，它們連接到內(nèi)部總線電路34上。端口42、44和46是多用途并行的雙向端口，用以發(fā)送和接收對(duì)數(shù)據(jù)處理系統(tǒng)20外部的信號(hào)，諸如鍵盤，外部存儲(chǔ)器、DSP(數(shù)字信號(hào)處理器)、調(diào)制解調(diào)器等等外部電路的信號(hào)。端口48用來向LCD顯示器49發(fā)送顯示的數(shù)據(jù)。端口42、44、46和48可連接到集成電路針腳、焊點(diǎn)(pad)或其它類型端子上，用以發(fā)送和接收數(shù)據(jù)處理系統(tǒng)20外部的信號(hào)。SIM40能接收和發(fā)送連接到內(nèi)部總線電路34上的其它模塊的任何模塊的信號(hào)。
CPU22連接到內(nèi)部總線電路34上，可以接收和發(fā)送連接到內(nèi)部總線電路34上的每一個(gè)其它模塊的信號(hào)。CPU22可以任選的接收和發(fā)送通過SIM40的數(shù)據(jù)處理系統(tǒng)20外部的信號(hào)。CPU通常負(fù)責(zé)接收、解釋和執(zhí)行軟件指令，用以控制數(shù)據(jù)處理系統(tǒng)。UART26連接到內(nèi)部總線電路34上。UART26支持帶有諸如調(diào)制解調(diào)器之類外部裝置的異步串行通信，并支持標(biāo)準(zhǔn)波特率的其它數(shù)據(jù)處理系統(tǒng)。
SPI32能接收和發(fā)送數(shù)據(jù)處理系統(tǒng)20的外部的信號(hào)以及通過內(nèi)部總線電路34與其它模塊一起工作。SPI32是一個(gè)主/從串行外圍接口，用來與諸如為模/數(shù)轉(zhuǎn)換器、非易失性存儲(chǔ)器裝置和其它數(shù)據(jù)處理系統(tǒng)之類的外部裝置進(jìn)行通信。系統(tǒng)存儲(chǔ)器30與SIM40雙向地連接。系統(tǒng)存儲(chǔ)器30是一個(gè)常規(guī)的存儲(chǔ)器單元，含有以行和列排列組織的靜態(tài)隨機(jī)存取存儲(chǔ)器單元陣列。系統(tǒng)存儲(chǔ)器30可以處在數(shù)據(jù)處理系統(tǒng)20之外，或者可以是在數(shù)據(jù)處理系統(tǒng)20那樣的同一集成電路上。在圖示的實(shí)施例中，系統(tǒng)存儲(chǔ)器30是一個(gè)外部存儲(chǔ)器單元。定時(shí)器24連接在內(nèi)部總線電路34上，并通過內(nèi)部總線電路34與數(shù)據(jù)處理系統(tǒng)20的其它模塊進(jìn)行通信。
LCD控制模塊28連接到內(nèi)部總線電路34上。LCD控制模塊28提供控制功能，用以刷新連接到端口48上的LCD顯示屏幕。LCD控制模塊28將在討論圖2時(shí)較詳細(xì)地說明。
圖1的數(shù)據(jù)處理系統(tǒng)20的實(shí)施例示明了微處理器系列內(nèi)的一個(gè)具體微處理器。由于同一系列中的諸多微理器通常具有許多不同的在板上的外圍設(shè)備或模塊，圖1只示出數(shù)據(jù)處理系統(tǒng)20的一個(gè)實(shí)施例。數(shù)據(jù)處理系統(tǒng)20的其它實(shí)施例可以具有與圖1示例的那些外圍設(shè)備相比少些、多些或不同的外圍設(shè)備。
圖2示出圖1數(shù)據(jù)處理系統(tǒng)20的部分電路的方框圖。LCD控制模塊28含有CPU接口寄存器56、屏幕直接存儲(chǔ)器存取(DMA)控制器58、行緩存器60和顯示器控制部件61。顯示器控制部件61含有光標(biāo)邏輯62、幀速率控制器64和LCD接口66。屏幕DMA控制器58是一個(gè)通用的、飛型16比特寬的串式DMA。片(chip)選邏輯54是SIM40(圖1)的一部分。內(nèi)部總線電路34(亦示于圖1中)包括一條地址總線51和一條數(shù)據(jù)總線52。
CPU22具有一個(gè)輸入端，用以接收標(biāo)有“CPU CLOCK”的時(shí)鐘信號(hào)；多個(gè)雙向端子，連接到地址總線51；一個(gè)輸入端，用以接收標(biāo)有“BR*”的總線請(qǐng)求信號(hào)；一個(gè)輸出端，用以提供出標(biāo)有“BG*的總線準(zhǔn)備就緒信號(hào)；以及多個(gè)雙端子，連接到數(shù)據(jù)總線52。片選邏輯54是圖1中示出的SIM40的一部分，具有多個(gè)輸入端子，連接到地址總線51；第一輸出端，用以提供出標(biāo)有“CS*”的片選信號(hào)；以及第二輸出端，用以提供出標(biāo)有“OE*”的輸出允許(enable)信號(hào)。請(qǐng)注意，在信號(hào)名字后面加星號(hào)(*)表示該信號(hào)是邏輯“0”激話。系統(tǒng)存儲(chǔ)器30具有第一輸出端，連接到片選邏輯54上，用以接收片選信號(hào)CS*；第二輸入端，連接到片選邏輯54的第二輸出端上，用以接收輸出允許信號(hào)OE*；多個(gè)雙向端子，連接到地址總線51；以及多個(gè)雙向端子，連接到數(shù)據(jù)總線52上。
CPU接口寄存器56具有多個(gè)雙向端子，連接到地址總線51；多個(gè)雙向端子，連接到數(shù)據(jù)總線52；以及一個(gè)輸入端，用以接收，標(biāo)有“SYSTEM CLOCK”的時(shí)鐘信號(hào)。屏幕DMA58具有多個(gè)輸出端子，連接到地址總線51；第一輸出端，用以提供總線請(qǐng)求信號(hào)BR*；第二輸出端，用以提供標(biāo)有“WS”的寫入選通；第一輸入端，用以接收總線許可(grant)信號(hào)BG*；第二輸入端，用以接收標(biāo)有“RD”的請(qǐng)求數(shù)據(jù)控制信號(hào)；以及第三輸入端，用以接收時(shí)鐘信號(hào)SYSTEMCLOCK。行緩存器60具有多個(gè)輸入端，連接到數(shù)據(jù)總線52；一個(gè)輸出端，用以提供請(qǐng)求數(shù)據(jù)控制信號(hào)RD；一個(gè)輸入端，用以接收寫入選通WS；以及多個(gè)輸出端。
在顯示器控制部件61中，光標(biāo)邏輯62具有多個(gè)輸入端子，連接到行緩存器60輸出端子；多個(gè)輸出端子；以及一個(gè)輸入端，用以接收標(biāo)有“LCD CLOCK”的時(shí)鐘信號(hào)。幀速率控制器64具有一個(gè)輸入端，用以接收時(shí)鐘信號(hào)LCD CLOCK；多個(gè)輸入端子，連接到光標(biāo)邏輯62輸出端上；以及多個(gè)輸出端子。LCD接口66具有多個(gè)輸入端，連接到幀速率控制器64輸出端上；以及多個(gè)輸出端子，連接到端口48上。
圖3示出圖1數(shù)據(jù)處理系統(tǒng)中各信號(hào)的定時(shí)圖。時(shí)鐘信號(hào)SYSTEM CLOCK的每一個(gè)時(shí)鐘周期用“t”后面再加一個(gè)數(shù)號(hào)來標(biāo)識(shí)。參照?qǐng)D2和圖3，LCD控制模塊28利用總線判優(yōu)和數(shù)據(jù)成串，向行緩存器60提供來自系統(tǒng)存儲(chǔ)器30的顯示數(shù)據(jù)，按需刷新LCD屏幕49。行緩存器60實(shí)質(zhì)上含有兩個(gè)或多個(gè)行緩存器，工作情況類似于先進(jìn)先出(FIFO)緩存器。當(dāng)由顯示控制部件61將行緩存器60中諸多行緩存器之一來的顯示數(shù)據(jù)泵激進(jìn)入LCD顯示器49時(shí)，另一個(gè)行緩存器可以由系統(tǒng)存儲(chǔ)器30更新。當(dāng)行緩存器60為空或幾乎為空時(shí)，行緩存器60斷定請(qǐng)求數(shù)據(jù)信號(hào)RD為邏輯“1”送往屏幕DMA58。屏幕DMA58用系統(tǒng)存儲(chǔ)器30來的顯示數(shù)據(jù)以預(yù)定數(shù)目字的串填滿行緩存器60。預(yù)定數(shù)目字的串在所示的實(shí)施例中是8個(gè)或16個(gè)。但在其它實(shí)施例中，串?dāng)?shù)目也可以不同。屏幕DMA58如在圖3所示在時(shí)鐘周期t1斷定總線請(qǐng)求BR*到達(dá)CPU22。當(dāng)內(nèi)部總線電路34可應(yīng)用時(shí)，CPU22斷定，總線許可信號(hào)BG*為邏輯0如圖所示在時(shí)鐘周期t1的始端。請(qǐng)注意，在圖3中總線許可信號(hào)如圖所示發(fā)生在總線請(qǐng)求信號(hào)被肯定之后的一個(gè)時(shí)鐘周期上。然而，在總線請(qǐng)求與總線許可之間可發(fā)生幾次判優(yōu)狀態(tài)。另外，在CPU22處于功率減小方式時(shí)，總線許可信號(hào)BG*已是邏輯“0”，在此情況下，肯定總線許可信號(hào)只需要不到一個(gè)時(shí)鐘周期的時(shí)間。
在時(shí)鐘周期t2的始端，8個(gè)字成串從系統(tǒng)存儲(chǔ)器30到行緩存器60。在時(shí)鐘周期t2，標(biāo)為“A0”的一個(gè)基本地址由屏幕DMA58通過地址總線51提供給系統(tǒng)存儲(chǔ)器30。另外，片選邏輯54斷定片選信號(hào)CS*和輸出允許信號(hào)OE*來選擇系統(tǒng)存儲(chǔ)器30。對(duì)應(yīng)于基本地址A0的標(biāo)有“D0”的數(shù)據(jù)信號(hào)從系統(tǒng)存儲(chǔ)器30被讀出，并寫入行緩存器60。然后，屏幕DMA58使基本地址A0增量，以產(chǎn)生標(biāo)有“A1”的地址。將地址A1提供給系統(tǒng)存儲(chǔ)器30，并將標(biāo)有“D1”的數(shù)據(jù)信號(hào)寫入行緩存器60。從時(shí)鐘周期t4到時(shí)鐘周期t9，對(duì)于地址信號(hào)A2-A7數(shù)據(jù)串繼續(xù)檢索對(duì)應(yīng)的顯示數(shù)據(jù)信號(hào)D2-D7。在數(shù)據(jù)串完成之后，LCD控制模塊28停止控制內(nèi)部總線電路34。
為了減小對(duì)顯示數(shù)據(jù)檢索所需的帶寬，時(shí)鐘信號(hào)SYSTEMCLOCK是以比時(shí)鐘信號(hào)CPU CLOCK和LCD CLOCK高些的頻率來提供的。這容許屏幕DMA58運(yùn)行得比CPU22快些。此外，如果CPU時(shí)鐘頻率因功率控制目的而改變，則由于LCD顯示屏幕以不同的時(shí)鐘工作而不受影響。
顯示數(shù)據(jù)由行緩存器60提供給光標(biāo)邏輯62、幀速率控制器64和LCD接口66。這些部件給普通的LCD驅(qū)動(dòng)器提供常規(guī)的顯示控制邏輯。在示例的實(shí)施例中，LCD顯示器49是一個(gè)常規(guī)的單色LCD板，具有320×240像素到1024×512像素的屏幕尺寸。
LCD控制邏輯61泵激顯示數(shù)據(jù)通過光標(biāo)邏輯62、幀速率控制器64和LCD接口66，以刷新LCD顯示屏幕。光標(biāo)邏輯62接收顯示數(shù)據(jù)，并控制顯示屏幕上光標(biāo)的位置。光標(biāo)邏輯62含有一個(gè)垂直行計(jì)數(shù)器和一個(gè)水平像素計(jì)數(shù)器，來規(guī)定光標(biāo)在屏幕上的位置。幀速率控制器64接收顯示數(shù)據(jù)，并為更新顯示屏幕確定顯示速率定時(shí)。顯示速率取決于所用的特定LCD屏幕的顯示速率要求。LCD接口66將LCD顯示器49通過端口48接口到LCD控制模塊28上。
圖4示出圖1的數(shù)據(jù)處理系統(tǒng)20的工作流程圖，表示CLD控制模塊28從系統(tǒng)存儲(chǔ)器30中檢索顯示數(shù)據(jù)的過程。菱形框70和76表示判斷步驟，矩形框71、72、73、74、75、76、77和78表示在檢索操作中執(zhí)行的步驟。在步驟70，不斷地監(jiān)視行緩存器60的內(nèi)容。當(dāng)行緩存器60幾乎空時(shí)，“是”通路通到步驟71。在步驟71，LCD控制模塊28通過發(fā)出總線請(qǐng)求信號(hào)BR*請(qǐng)求訪問內(nèi)部總線電路34。在步驟72，訪問內(nèi)部總線電路34得到許可，總線許可信號(hào)BG*被肯定。在步驟73，屏幕DMA58在一個(gè)基本地址上訪問系統(tǒng)存儲(chǔ)器30，從基本地址開始向行緩存器60成串輸入顯示數(shù)據(jù)。在步驟74，從系統(tǒng)存儲(chǔ)器30中讀出顯示數(shù)據(jù)。在步驟75，顯示數(shù)據(jù)以預(yù)定數(shù)目字的串寫入行緩存器60。
在判斷步驟76，通過檢查對(duì)基本地址增量所用的計(jì)數(shù)器(未示出)的計(jì)數(shù)值，確定串是否結(jié)束。如果串未結(jié)束，則“否”的通路到步驟77，使先前的地址增量，再重復(fù)步驟74和75，從系統(tǒng)緩存器30中檢索顯示數(shù)據(jù)。當(dāng)串結(jié)束時(shí)，使“是”的通路到步驟78，如上所述，應(yīng)用顯示數(shù)據(jù)來刷新LCD顯示器屏幕49。
為了減少針腳總數(shù)、封裝成本及電路板空間，LCD顯示控制模塊28直接從系統(tǒng)存儲(chǔ)器30中檢索數(shù)據(jù)，而不使用分立的視頻隨機(jī)存取存儲(chǔ)器。LCD控制模塊28和CPU22利用單獨(dú)的時(shí)鐘信號(hào)定時(shí)，以使LCD控制模塊28工作得比CPU快些，以減小LCD控制模塊28所需的帶寬。
雖然，在優(yōu)選實(shí)施例的上下文中業(yè)已描述了本發(fā)明，但對(duì)本領(lǐng)域的技術(shù)人員很顯然可以按無數(shù)途徑修改本發(fā)明，可以設(shè)想出除了上文所述的具體實(shí)施例以外的許多實(shí)施例。例如，在示例的實(shí)施例中采用了LCD屏幕，然而，在其它實(shí)施例中可以應(yīng)用不同類型的顯示屏幕，例如LED(發(fā)光二極管)屏幕。為此，所附的權(quán)利要求書旨意是覆蓋對(duì)本發(fā)明所作的一切修改，它們都落在本發(fā)明的精神實(shí)質(zhì)和范圍之內(nèi)。
權(quán)利要求
1.一種數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，包含一個(gè)中央處理單元CPU(22)，耦合到一條總線(34)上，用以執(zhí)行從一個(gè)存儲(chǔ)器單元(30)中檢索的指令；一個(gè)顯示器控制器(28)，耦合到該條總線(34)上，用以從該存儲(chǔ)器單元(30)中取出顯示數(shù)據(jù)，該顯示數(shù)據(jù)用于刷新顯示器屏幕(49)。
2.如權(quán)利要求1的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，顯示器控制器(28)含有一個(gè)直接存儲(chǔ)器存取(DMA)控制器(58)，用于存取存儲(chǔ)器單元(30)；一個(gè)行緩存器(60)，耦合到存儲(chǔ)器單元(30)上，用以存儲(chǔ)從存儲(chǔ)器單元(30)中讀出的顯示數(shù)據(jù)。
3.如權(quán)利要求2的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，直接存儲(chǔ)器存取(DMA)控制器(58)按一個(gè)預(yù)定數(shù)目的串來檢索顯示數(shù)據(jù)。
4.如權(quán)利要求2的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，直接存儲(chǔ)器存取控制器是一種飛(fly-by)型串式直接存儲(chǔ)器存取控制器。
5.如權(quán)利要求1的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，顯示器控制器(28)是一個(gè)液晶顯示器控制器(28)。
6.如權(quán)利要求2的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，顯示器控制器(28)還包含一個(gè)顯示器控制部件(61)，該顯示器控制部件(61)含有光標(biāo)邏輯(62)，耦合到行緩存器(60)，用以接收顯示數(shù)據(jù)和控制顯示器屏幕(49)上光標(biāo)的位置；幀速率控制器(64)，耦合到行緩存器(60)和光標(biāo)邏輯(62)，用以接收顯示數(shù)據(jù)和確定用以更新顯示器屏幕(49)的顯示定時(shí)；液晶顯示器(LCD)接口(66)，耦合到幀速率控制器(64)和顯示器屏幕(49)，用以使顯示器屏幕(49)與顯示器控制器(28)接口。
7.如權(quán)利要求1的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，中央處理單元CPU(22)接收第一時(shí)鐘信號(hào)，顯示器控制器(28)接收第二時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)工作在第一頻率上，第二時(shí)鐘信號(hào)工作在不同于第一頻率的第二頻率上。
8.一種數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，含有一個(gè)中央處理單元CPU(22)，耦合到一條總線(34)上，用以執(zhí)行從一個(gè)存儲(chǔ)器單元(30)中檢索的指令；一個(gè)顯示器控制器(28)，耦合到該條總線(34)上，該顯示器控制器(28)含有一個(gè)直接存儲(chǔ)器存取(DMA)控制器(58)，用來存取存儲(chǔ)器單元(30)，以檢索顯示數(shù)據(jù)。一個(gè)行緩存器(60)，耦合到總線(34)和直接存儲(chǔ)器存取(DMA)控制器(58)上，用以存儲(chǔ)從存儲(chǔ)器單元(30)中檢索出的顯示數(shù)據(jù)，該顯示數(shù)據(jù)定期地刷新顯示器屏幕(49)。
9.如權(quán)利要求8的數(shù)據(jù)處理系統(tǒng)(20)，其特征在于，顯示器控制器(28)還包含一個(gè)顯示器控制部件(61)，該顯示器控制部件(61)含有光標(biāo)邏輯(62)，耦合到行緩存器(60)，用以接收顯示數(shù)據(jù)和控制顯示器屏幕(49)上光標(biāo)的位置；幀速率控制器(64)，耦合到行緩存器(60)和光標(biāo)邏輯(62)上，用以接收顯示數(shù)據(jù)和確定更新顯示器屏幕(49)的顯示定時(shí)；液晶顯示器(LCD)接口(66)，耦合到幀速率控制器(64)和顯示器屏幕(49)上，用以使顯示器屏幕(49)與顯示器控制器(28)接口。
10.在具有中央處理單元CPU(22)和液晶顯示器(LCD)控制器(28)用以控制液晶顯示器(49)的數(shù)據(jù)處理系統(tǒng)(20)中，中央處理單元CPU(22)和液晶顯示器(LCD)控制器(28)均耦合到一條總線(34)上，用于周期性地提供顯示數(shù)據(jù)以刷新液晶顯示器(49)和提供由中央處理單元(20)執(zhí)行的指令的方法，其特征在于，包括以下步驟請(qǐng)求訪問總線(34)；接收對(duì)總線(34)的訪問；啟動(dòng)系統(tǒng)存儲(chǔ)器(30)，用以讀系統(tǒng)存儲(chǔ)器(30)；按預(yù)定數(shù)目的串從系統(tǒng)存儲(chǔ)器(30)中讀出顯示數(shù)據(jù)；及將該預(yù)定數(shù)目串的顯示數(shù)據(jù)字寫入該液晶顯示器(LCD)控制器(28)。
全文摘要
數(shù)據(jù)處理系統(tǒng)(20)具有顯示控制器(28)，利用系統(tǒng)存儲(chǔ)器(30)而不利用視頻RAM，用于總線判優(yōu)和數(shù)據(jù)成串，以提供顯示數(shù)據(jù)來刷新液晶屏幕。屏幕DMA(58)利用從系統(tǒng)存儲(chǔ)器(30)取出的數(shù)據(jù)按預(yù)定數(shù)目字的串來填滿行緩存器(60)。DMA接收時(shí)鐘信號(hào)比CPU所用的快些，以使DMA運(yùn)行比CPU快些，來減小檢索顯示數(shù)據(jù)所需的帶寬。CPU時(shí)鐘因功率控制須改變時(shí)，液晶屏幕不受影響。系統(tǒng)存儲(chǔ)器存儲(chǔ)顯示數(shù)據(jù)可減小針腳總數(shù)、封裝成本和電路板空間。
文檔編號(hào)G09G5/399GK1140856SQ9610389
公開日1997年1月22日 申請(qǐng)日期1996年5月10日 優(yōu)先權(quán)日1995年5月15日
發(fā)明者梁云興, 安德魯·周, 格倫·佐厄納 申請(qǐng)人:摩托羅拉公司