一種像素電路及其驅(qū)動(dòng)方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路及其驅(qū)動(dòng)方法、顯示裝置。
【背景技術(shù)】
[0002] 隨著顯示技術(shù)的急速進(jìn)步，作為顯示裝置核心的半導(dǎo)體元件技術(shù)也隨之得到了 飛躍性的進(jìn)步。對(duì)于現(xiàn)有的顯示裝置而言，有機(jī)發(fā)光二極管（OrganicLightEmitting Diode，OLED)作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和可制作 在柔性襯底上等特點(diǎn)而越來(lái)越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。OLED按驅(qū)動(dòng)方式可分為 PMOLED(PassiveMatrixDriving0LED，無(wú)源矩陣驅(qū)動(dòng)有機(jī)發(fā)光二極管）和AM0LED(Active MatrixDriving0LED，有源矩陣驅(qū)動(dòng)有機(jī)發(fā)光二極管）兩種，由于A(yíng)MOLED顯示器具有低制 造成本、高應(yīng)答速度、省電、可用于便攜式設(shè)備的直流驅(qū)動(dòng)、工作溫度范圍大等等優(yōu)點(diǎn)而可 望成為取代IXD(liquidcrystaldisplay,液晶顯示器）的下一代新型平面顯示器。
[0003] 然而，現(xiàn)有技術(shù)對(duì)于大尺寸的AMOLED顯示器而言，上述AMOLED顯示器的陣列基板 上設(shè)置有多個(gè)TFT(ThinFilmTransistor，薄膜晶體管）。為了提高TFT的載流子迀移率， 并降低電阻率，使得通過(guò)相同電流時(shí)，功耗較小。一般采用多晶硅構(gòu)成上述TFT。然而由于 生產(chǎn)工藝和多晶硅的特性，導(dǎo)致在大面積玻璃基板上制作TFT開(kāi)關(guān)電路時(shí)，常常在諸如閾 值電壓Vth、迀移率等電學(xué)參數(shù)上出現(xiàn)波動(dòng)，從而使得流經(jīng)OLED器件的電流不僅會(huì)隨著TFT 長(zhǎng)時(shí)間導(dǎo)通所產(chǎn)生的導(dǎo)通電壓應(yīng)力的變化而改變，而且其還會(huì)隨著TFT的閾值電壓Vth漂 移而有所不同。如此一來(lái)，將會(huì)影響到顯示器的亮度均勻性與亮度恒定性。
[0004] 綜上所述，AMOLED顯示器在現(xiàn)實(shí)的過(guò)程中，會(huì)由于閾值電壓的漂移的影響，而導(dǎo)致 亮度均勻性的降低，從而降低顯示器的畫(huà)面品質(zhì)和質(zhì)量。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的實(shí)施例提供一種像素電路及其驅(qū)動(dòng)方法、顯示裝置，能夠避免閾值電壓 的漂移對(duì)顯示器的亮度均勻性和恒定性產(chǎn)生的影響。
[0006] 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：
[0007] 本發(fā)明實(shí)施例的一方面，提供一種像素電路，包括：第一晶體管、第二晶體管、第三 晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、存儲(chǔ)電容以及發(fā) 光器件；
[0008] 所述第一晶體管的柵極連接第一信號(hào)輸入端，第一極連接第一電壓端或第二電壓 端，第二極與所述第二晶體管的第一極相連接；
[0009] 所述第二晶體管的柵極連接第二信號(hào)輸入端，第二極與所述第八晶體管的第一極 相連接；
[0010] 所述第三晶體管的柵極連接所述存儲(chǔ)電容的一端，第一極連接所述第八晶體管的 第一極，第二極與所述第四晶體管的第一極相連接；
[0011] 所述第四晶體管的柵極連接所述第二信號(hào)輸入端，第二極與數(shù)據(jù)電壓端相連接；
[0012] 所述第五晶體管的柵極連接所述第二信號(hào)輸入端，第一極連接所述第二電壓端， 第二極與所述存儲(chǔ)電容的另一端相連接；
[0013] 所述第六晶體管的柵極連接使能信號(hào)端，第一極連接所述存儲(chǔ)電容的另一端，第 二極與所述第七晶體管的第一極相連接；
[0014] 所述第七晶體管的柵極連接所述使能信號(hào)端，第一極連接第三電壓端，第二極與 所述第三晶體管的第二極相連接；
[0015] 所述第八晶體管的柵極連接所述使能信號(hào)端，第二極連接所述發(fā)光器件的陽(yáng)極；
[0016] 所述發(fā)光器件的陰極與第四電壓端相連接。
[0017] 本發(fā)明實(shí)施例的另一方面，提供一種顯示裝置，包括如上所述的任意一種像素電 路。
[0018] 本發(fā)明實(shí)施例的有一方面，提供一種像素電路驅(qū)動(dòng)方法，包括驅(qū)動(dòng)如權(quán)利要求1-5 任一項(xiàng)所述的像素電路的方法，所述方法還包括：
[0019] 導(dǎo)通第一晶體管和第三晶體管，關(guān)閉第二晶體管、第四晶體管、第五晶體管、第六 晶體管、第七晶體管以及第八晶體管；通過(guò)第一電壓端或第二電壓端的電壓信號(hào)，對(duì)所述第 三晶體管的柵極電壓進(jìn)行重置；
[0020] 導(dǎo)通所述第二晶體管、所述第三晶體管、所述第四晶體管以及所述第五晶體管，關(guān) 閉所述第一晶體管、第六晶體管、第七晶體管以及第八晶體管；將數(shù)據(jù)電壓端輸入的數(shù)據(jù)電 壓寫(xiě)入所述第三晶體管的第二極，以對(duì)所述第三晶體管的柵極進(jìn)行充電，將第二電壓端輸 入的電壓寫(xiě)入存儲(chǔ)電容的另一端；
[0021] 導(dǎo)通所述第三晶體管、所述第六晶體管、所述第七晶體管以及所述第八晶體管，關(guān) 閉所述第一晶體管、所述第二晶體管、所述第四晶體管以及所述第五晶體管；通過(guò)所述第三 晶體管和所述第八晶體管的電流驅(qū)動(dòng)發(fā)光器件發(fā)光。
[0022] 本發(fā)明實(shí)施例提供一種像素電路及其驅(qū)動(dòng)方法、顯示裝置，其中，所述像素電路包 括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體 管、第八晶體管、存儲(chǔ)電容以及發(fā)光器件。具體的，第一晶體管的柵極連接第一信號(hào)輸入端， 第一極連接第一電壓端或第二電壓端，第二極與所述第二晶體管的第一極相連接；第二晶 體管的柵極連接第二信號(hào)輸入端，第二極與第八晶體管的第一極相連接；第三晶體管的柵 極連接存儲(chǔ)電容的一端，第一極連接第八晶體管的第一極，第二極與第四晶體管的第一極 相連接；第四晶體管的柵極連接第二信號(hào)輸入端，第二極與數(shù)據(jù)電壓端相連接；第五晶體 管的柵極連接第二信號(hào)輸入端，第一極連接第二電壓端，第二極與存儲(chǔ)電容的另一端相連 接；第六晶體管的柵極連接使能信號(hào)端，第一極連接存儲(chǔ)電容的另一端，第二極與第七晶體 管的第一極相連接；第七晶體管的柵極連接使能信號(hào)端，第一極連接第三電壓端，第二極與 第三晶體管的第二極相連接；第八晶體管的柵極連接使能信號(hào)端，第二極連接發(fā)光器件的 陽(yáng)極；發(fā)光器件的陰極與第四電壓端相連接。
[0023] 這樣一來(lái)，所述像素電路通過(guò)多個(gè)晶體管以及一個(gè)存儲(chǔ)電容對(duì)電路進(jìn)行開(kāi)關(guān)和充 放電控制，并在存儲(chǔ)電容的自舉作用，保持存儲(chǔ)電容兩端的電壓不變，從而使得流過(guò)發(fā)光二 極管的電流與TFT的閾值電壓無(wú)關(guān)，因此可以避免由于閾值電壓漂移導(dǎo)致的驅(qū)動(dòng)電流不穩(wěn) 定，顯示亮度不均勻的問(wèn)題。
【附圖說(shuō)明】
[0024] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0025] 圖1為現(xiàn)有技術(shù)提供的一種陣列基板的結(jié)構(gòu)示意圖；
[0026] 圖2為本發(fā)明實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0027] 圖3a為本發(fā)明實(shí)施例提供的一種用于控制圖2所示的像素電路的控制信號(hào)時(shí)序 圖；
[0028] 圖3b為本發(fā)明實(shí)施例提供的另一種用于控制圖2所示的像素電路的控制信號(hào)時(shí) 序圖；
[0029] 圖4為在圖3a的Pl階段，圖2的像素電路的等效電路圖；
[0030] 圖5為在圖3a的P2階段，圖2的像素電路的等效電路圖；
[0031] 圖6為在圖3a的P3階段，圖2的像素電路的等效電路圖；
[0032] 圖7為圖2中的像素電路圖對(duì)閾值電壓的補(bǔ)償效果圖；
[0033] 圖8為圖2中的像素電路圖對(duì)第三電壓端提供的供