像素電路及其驅(qū)動(dòng)方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路及其驅(qū)動(dòng)方法、顯示裝置。
【背景技術(shù)】
[0002] 有機(jī)發(fā)光二極管（OrganicLightEmittingDiode，OLED)是當(dāng)今平板顯示器研 宄領(lǐng)域的熱點(diǎn)之一，作為一種電流型發(fā)光器件，因其所具有的自發(fā)光、快速響應(yīng)、寬視角和 可制作在柔性襯底上等特點(diǎn)而越來(lái)越多地被應(yīng)用于高性能顯示領(lǐng)域當(dāng)中。目前，在手機(jī)、 PDA、數(shù)碼相機(jī)等顯示領(lǐng)域OLED已經(jīng)開(kāi)始取代傳統(tǒng)的液晶顯示屏（IXD,LiquidCrystal Display)。像素驅(qū)動(dòng)電路設(shè)計(jì)是OLED顯示器核心技術(shù)內(nèi)容，具有重要的研宄意義。與 TFT(ThinFilmTransistor，薄膜場(chǎng)效應(yīng)晶體管）-LCD利用穩(wěn)定的電壓控制亮度不同，OLED 屬于電流驅(qū)動(dòng)，需要穩(wěn)定的電流來(lái)控制發(fā)光。由于工藝制程和器件老化等原因，在原始的 2T1C驅(qū)動(dòng)電路（包括兩個(gè)薄膜場(chǎng)效應(yīng)晶體管和一個(gè)電容）中，各像素點(diǎn)的驅(qū)動(dòng)TFT的閾值 電壓存在不均勻性，這樣就導(dǎo)致了流過(guò)每個(gè)像素點(diǎn)OLED的電流發(fā)生變化使得顯示亮度不 均，從而影響整個(gè)圖像的顯示效果。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的一個(gè)目的提供一種像素電路，以避免因閾值漂移導(dǎo)致的顯示亮度不均。
[0004] 第一方面，本發(fā)明提供了一種像素電路，包括驅(qū)動(dòng)晶體管、第一儲(chǔ)能元件和驅(qū)動(dòng)模 塊，并具有復(fù)位電壓輸入端、數(shù)據(jù)電壓輸入端、工作電壓輸入端以及多個(gè)控制信號(hào)輸入端； 其中，
[0005] 所述驅(qū)動(dòng)晶體管的源極與所述第一儲(chǔ)能元件的第一端相連；
[0006] 所述驅(qū)動(dòng)模塊與所述第一儲(chǔ)能元件的第一端、第一儲(chǔ)能元件的第二端、所述驅(qū)動(dòng) 晶體管的柵極、所述復(fù)位電壓輸入端、所述數(shù)據(jù)電壓輸入端以及所述工作電壓輸入端相連， 并連接多個(gè)控制信號(hào)輸入端；所述驅(qū)動(dòng)模塊具有第一節(jié)點(diǎn)，在所述第一節(jié)點(diǎn)以及所述第一 儲(chǔ)能元件的第二端均懸空時(shí)，所述第一節(jié)點(diǎn)與所述第一儲(chǔ)能元件的第一端之間的電壓差保 持不變；
[0007] 所述驅(qū)動(dòng)模塊適于在所接入的第一控制信號(hào)輸入端輸入有效電平時(shí)，將所述工作 電壓輸入端與所述第一儲(chǔ)能元件的第一端導(dǎo)通；在所接入的第二控制信號(hào)輸入端輸入有效 電平時(shí)將所述第一節(jié)點(diǎn)與所述復(fù)位電壓輸入端導(dǎo)通；在所接入的第三控制信號(hào)輸入端輸入 有效電平時(shí)，將數(shù)據(jù)電壓輸入端與驅(qū)動(dòng)晶體管的柵極以及第一儲(chǔ)能元件的第二端導(dǎo)通；在 所接入的第四控制信號(hào)輸入端輸入有效電平時(shí)將所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)晶體管的柵極 導(dǎo)通。
[0008] 進(jìn)一步的，所述驅(qū)動(dòng)模塊包括五個(gè)開(kāi)關(guān)晶體管和一個(gè)第二儲(chǔ)能元件；
[0009] 第一開(kāi)關(guān)晶體管連接在所述工作電壓輸入端與所述第一儲(chǔ)能元件的第一端之間， 柵極連接第一控制信號(hào)輸入端；
[0010] 第二開(kāi)關(guān)晶體管連接在所述復(fù)位電壓輸入端與所述第一節(jié)點(diǎn)之間，柵極連接第二 控制信號(hào)輸入端；
[0011] 第三開(kāi)關(guān)晶體管連接在所述數(shù)據(jù)電壓輸入端與驅(qū)動(dòng)晶體管的柵極之間；第五開(kāi)關(guān) 晶體管連接在所述第一儲(chǔ)能元件的第二端與所述驅(qū)動(dòng)晶體管的柵極之間；
[0012] 第四開(kāi)關(guān)晶體管連接在所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)晶體管的柵極之間，所述四開(kāi)關(guān) 晶體管的柵極連接所述第四控制信號(hào)輸入端；
[0013] 所述第二儲(chǔ)能元件的第一端與所述第一儲(chǔ)能元件的第二端相連，所述第二儲(chǔ)能元 件的第二端與所述第一節(jié)點(diǎn)相連。
[0014] 進(jìn)一步的，所述第三開(kāi)關(guān)晶體管和所述第五開(kāi)關(guān)晶體管的柵極均連接所述第三控 制信號(hào)輸入端，并具有相同的有效電平。
[0015] 進(jìn)一步的，各個(gè)開(kāi)關(guān)晶體管均為P型晶體管。
[0016] 進(jìn)一步的，所述第四開(kāi)關(guān)晶體管的有效電平與所述第三開(kāi)關(guān)晶體管和所述第五開(kāi) 關(guān)晶體管的有效電平相反，所述第四控制信號(hào)輸入端與所述第三控制信號(hào)輸入端為同一輸 入端。
[0017] 進(jìn)一步的，所述第一開(kāi)關(guān)晶體管、所述第四開(kāi)關(guān)晶體管均為P型晶體管；所述第二 開(kāi)關(guān)晶體管、所述第三開(kāi)關(guān)晶體管和所述第五開(kāi)關(guān)晶體管均為N型晶體管。
[0018] 進(jìn)一步的，所述第一儲(chǔ)能元件和/或所述第二儲(chǔ)能元件為電容。
[0019] 進(jìn)一步的，所述驅(qū)動(dòng)晶體管為P型晶體管。
[0020] 第二方面，本發(fā)明還提供了一種用于驅(qū)動(dòng)上述任一項(xiàng)所述的像素電路的方法，包 括復(fù)位階段、補(bǔ)償階段和發(fā)光階段：
[0021] 在復(fù)位階段，在所述第一控制信號(hào)輸入端和所述第二控制信號(hào)輸入端、所述第三 控制信號(hào)輸入端均輸入對(duì)應(yīng)的有效電平；在所述第四控制信號(hào)輸入端輸入對(duì)應(yīng)的無(wú)效電 平；
[0022] 在補(bǔ)償階段，在所述第三控制信號(hào)輸入端輸入對(duì)應(yīng)的有效電平；在所述第一控制 信號(hào)輸入端、所述第二控制信號(hào)輸入端和所述第四控制信號(hào)輸入端輸入對(duì)應(yīng)的無(wú)效電平；
[0023] 在發(fā)光階段，在所述第一控制信號(hào)輸入端和所述第四控制信號(hào)輸入端輸入對(duì)應(yīng)的 有效電平；在所述第二控制信號(hào)輸入端和所述第三控制信號(hào)輸入端輸入對(duì)應(yīng)的無(wú)效電平。
[0024] 第三方面，本發(fā)明還提供了一種顯示裝置，包括上述任一項(xiàng)所述的像素電路。
[0025] 本發(fā)明提供的像素電路，能夠使得流經(jīng)電致發(fā)光單元的驅(qū)動(dòng)電流不受對(duì)應(yīng)的驅(qū)動(dòng) 模塊的開(kāi)啟閾值的影響，能夠徹底解決由于驅(qū)動(dòng)晶體管的開(kāi)啟閾值漂移導(dǎo)致顯示亮度不均 的問(wèn)題。
【附圖說(shuō)明】
[0026] 圖1為本發(fā)明一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0027] 圖2為圖1中實(shí)施例的驅(qū)動(dòng)模塊的電路示意圖；
[0028] 圖3為本發(fā)明一實(shí)施例提供的像素電路的電路結(jié)構(gòu)圖；
[0029] 圖4為驅(qū)動(dòng)圖3中的像素電路的方法的控制信號(hào)的時(shí)序圖；
[0030] 圖5a-圖5c為圖3中的像素電路在不同時(shí)序下的電流流向和節(jié)點(diǎn)電壓值的示意 圖。
【具體實(shí)施方式】
[0031] 為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例 中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例僅 僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人 員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他的實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0032] 本發(fā)明一實(shí)施例提供了一種像素電路，如圖1所示，該像素電路可以包括：驅(qū)動(dòng) 晶體管DT、第一儲(chǔ)能元件Cl和電致發(fā)光元件OLED和驅(qū)動(dòng)模塊；并具有復(fù)位電壓輸入端 Reset、數(shù)據(jù)電壓輸入端Data、工作電壓輸入端Vdd以及四個(gè)控制信號(hào)輸入端SI、S2、S3、S4 ; 優(yōu)選的，驅(qū)動(dòng)晶體管是P型的。其中，
[0033] 驅(qū)動(dòng)晶體管DT的源極與第一儲(chǔ)能元件Cl的第一端a端相連；
[0034] 驅(qū)動(dòng)模塊與第一儲(chǔ)能元件Cl的第一端a端、第一儲(chǔ)能元件Cl的第二端b端、驅(qū)動(dòng) 晶體管DT的柵極g、復(fù)位電壓輸入端Reset、數(shù)據(jù)電壓輸入端Data以及工作電壓輸入端Vdd 相連，并連接四個(gè)控制信號(hào)輸入端31、52、53、54，所述驅(qū)動(dòng)模塊內(nèi)部具有第一節(jié)點(diǎn)（圖中未 示出），在所述第一節(jié)點(diǎn)以及所述第一儲(chǔ)能元件Cl的第二端b端均懸空時(shí)，所述第一節(jié)點(diǎn)與 所述第一儲(chǔ)能元件Cl的第一端a端之間的電壓差保持不變；
[0035] 所述驅(qū)動(dòng)模塊適于在所接入的第一控制信號(hào)輸入端Sl輸入有效電平時(shí)，將所述 工作電壓輸入端Vdd與所述第一儲(chǔ)能元件Cl的第一端a端導(dǎo)通；在所接入的第二控制信號(hào) 輸入端S2輸入有效電平時(shí)將所述第一節(jié)點(diǎn)與所述復(fù)位電壓輸入端Reset導(dǎo)通；在所接入的 第三控制信號(hào)輸入端S3輸入有效電平時(shí)，將數(shù)據(jù)電壓輸入端Data與驅(qū)動(dòng)晶體管DT的柵極 以及第一儲(chǔ)能元件Cl的第二端b端導(dǎo)通；在所接入的第四控制信號(hào)輸入端S4輸入有效電 平時(shí)將所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)晶體管的柵極導(dǎo)通。
[0036] 本發(fā)明提供的像素電路，能夠使得驅(qū)動(dòng)模塊的控制端的電壓包含驅(qū)動(dòng)模塊的開(kāi)啟 閾值的分量，這樣在顯示過(guò)程中，所包含的開(kāi)啟閾值分量與驅(qū)動(dòng)模塊的開(kāi)啟閾值抵消，進(jìn)而 能夠使得流經(jīng)電致發(fā)光單元的驅(qū)動(dòng)電流不受對(duì)應(yīng)的驅(qū)動(dòng)模塊的開(kāi)啟閾值的影響，能夠徹底 解決由于驅(qū)動(dòng)晶體管的開(kāi)啟閾值漂移導(dǎo)致顯示亮度不均的問(wèn)題。
[0037] 這里的有效電平應(yīng)理解為能夠使驅(qū)動(dòng)模塊開(kāi)啟相應(yīng)功能的電平。比如對(duì)于第一控 制信號(hào)輸入端S1，其對(duì)應(yīng)的有效電平應(yīng)理解為能夠使工作電壓輸入端與所述第一儲(chǔ)能元件 的第一端導(dǎo)通的電平；相應(yīng)的，第二控制信號(hào)輸入端S2對(duì)應(yīng)的有效電平應(yīng)理解為能夠?qū)⑺?述第一節(jié)點(diǎn)與所述復(fù)位電壓輸入端導(dǎo)通的電平，以此類推。并且對(duì)于不同的控制信號(hào)輸入 端，其對(duì)應(yīng)的有效電平可能不一樣。
[0038] 在具體實(shí)施時(shí)，如圖2所示，該驅(qū)動(dòng)模塊可以具體包括：
[0039] 五個(gè)開(kāi)關(guān)晶體管T1、T2、T3、T4、T5和一個(gè)第二儲(chǔ)能元件C2,第一開(kāi)關(guān)晶體管Tl的 源極連接工作電壓輸入端Vdd、漏極連接第一儲(chǔ)能元件Cl的第一端a端，柵極連接第一控制 信號(hào)輸入端Sl;第二開(kāi)關(guān)晶體管T2的漏極連接復(fù)位電壓輸入端Reset，源極連接與第一節(jié) 點(diǎn)（圖中表示為NI)之間，柵極連接第二控制信號(hào)輸入端S2 ;
[0040] 第三開(kāi)關(guān)晶體管T3的源極連接數(shù)據(jù)電壓輸入端Data、漏極連接驅(qū)動(dòng)晶體管DT的 柵極g;第五開(kāi)關(guān)晶體管T5的源極連接第一儲(chǔ)能元件Cl的第二端b端，漏極連接驅(qū)動(dòng)晶體 管DT的柵極g;第三開(kāi)關(guān)晶體管T3和第五開(kāi)關(guān)晶體管T5的柵極均連接第三控制信號(hào)輸入 端S3,并具有相同的有效電平；
[0041] 第四開(kāi)關(guān)晶體管T4的漏極連接第一節(jié)點(diǎn)N1、源極連接驅(qū)動(dòng)晶體管DT的柵極g，第 四開(kāi)關(guān)晶體管T4的柵極連接第四控制信號(hào)輸入端S4 ;
[0042] 第二儲(chǔ)能元件C2的第一端與第一儲(chǔ)能元件的第二端b端相連，第二端連接第一節(jié) 點(diǎn)N1。
[0043] 由于第三開(kāi)關(guān)晶體管T3和第五開(kāi)關(guān)晶體管T5的柵極連接同一個(gè)控制信號(hào)輸入 端，則可以通過(guò)同一條信號(hào)線控制第三開(kāi)關(guān)晶體管T3和第五開(kāi)關(guān)晶體管T5的開(kāi)啟和關(guān)斷， 這樣也能夠減少信號(hào)線的使用。不難理解的是，在實(shí)際應(yīng)用中，第三開(kāi)關(guān)晶體管T3和第五 開(kāi)關(guān)晶體管T5也可以連接不同的控制信號(hào)線，相應(yīng)的，第三開(kāi)關(guān)晶體管T3和第五開(kāi)關(guān)晶體 管T5的有效電平也無(wú)需一致。
[0044] 在具體實(shí)施時(shí)，這里的所述第四開(kāi)關(guān)晶體管T4的有效電平可以與所