基于動態(tài)部分可重構(gòu)fpga的計算機系列課程實驗平臺裝置的制造方法
【技術(shù)領(lǐng)域】
:
[0001]本發(fā)明涉及基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，屬于計算機教學(xué)實驗的技術(shù)領(lǐng)域。
【背景技術(shù)】
:
[0002]“數(shù)字邏輯電路”、“計算機組成原理”及“計算機系統(tǒng)結(jié)構(gòu)”等課程是計算機專業(yè)的核心課程，計算機系列課程實驗平臺可以使學(xué)生更容易理解復(fù)雜的計算機組成結(jié)構(gòu)和運行原理，提高學(xué)生的自主學(xué)習(xí)和創(chuàng)新能力。目前，計算機組成原理與計算機系統(tǒng)結(jié)構(gòu)等課程的實驗平臺一般包括采用通用集成電路實現(xiàn)的功能固定的純硬件結(jié)構(gòu)和采用單片機加FPGA/CPLD或多片F(xiàn)PGA/CPLD實現(xiàn)的靜態(tài)可編程結(jié)構(gòu)等類型，上述實驗平臺存在著功能靈活性差、實驗設(shè)計不方便、硬件結(jié)構(gòu)復(fù)雜、體積大、可靠性低、系統(tǒng)升級困難等缺點。本發(fā)明采用了基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，對于改進實驗方法、提高硬件平臺功能的靈活性和穩(wěn)定性、減小平臺體積、降低連線復(fù)雜程度以及系統(tǒng)的升級等具有重要的意義。

【發(fā)明內(nèi)容】

:
[0003]針對現(xiàn)有計算機組成原理、計算機系統(tǒng)結(jié)構(gòu)等課程實驗平臺的不足，本發(fā)明提供了一種基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置。本發(fā)明的動態(tài)部分可重構(gòu)FPGA可以在系統(tǒng)工作運行中動態(tài)地改變其中的部分功能，而保證其余部分功能不受影響；能夠根據(jù)不同的實驗要求動態(tài)的實現(xiàn)FPGA中控制區(qū)和實驗區(qū)的硬件資源配置；動態(tài)部分可重構(gòu)FPGA通過通信接口模塊與本地PC (上位機)、遠程PC (上位機)及服務(wù)器實現(xiàn)通信。
[0004]本發(fā)明的技術(shù)方案如下:
[0005]基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置包括硬件電路系統(tǒng)和PC ;所述硬件電路系統(tǒng)，包括動態(tài)部分可重構(gòu)FPGA模塊、時鐘模塊、輸入模塊、顯示模塊和電源模塊；時鐘模塊、輸入模塊、顯不模塊和PC分別與動態(tài)部分可重構(gòu)FPGA模塊連接；所述輸入模塊為FPGA提供輸入信號；所述顯示模塊用于顯示實驗平臺的運行結(jié)果；所述電源模塊為硬件平臺裝置提供所需電源；時鐘模塊為FPGA提供外部時鐘。
[0006]根據(jù)本發(fā)明優(yōu)選的，所述硬件電路系統(tǒng)，還包括通信接口模塊；所述PC通過通信接口模塊與動態(tài)部分可重構(gòu)FPGA模塊連接；所述PC是本地PC或遠程PC。本地PC和遠程PC分別用于實現(xiàn)實驗平臺的本地實驗和遠程實驗。
[0007]根據(jù)本發(fā)明進一步優(yōu)選的，所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置還包括服務(wù)器，所述動態(tài)部分可重構(gòu)FPGA模塊通過串口和JTAG方式與本地PC連接；所述服務(wù)器通過網(wǎng)絡(luò)分別與遠程PC和動態(tài)部分可重構(gòu)FPGA模塊連接。服務(wù)器負責(zé)給遠程PC提供可用的實驗平臺IP地址、管理和監(jiān)測實驗平臺IP的變化。
[0008]據(jù)本發(fā)明優(yōu)選的，所述輸入模塊與動態(tài)部分可重構(gòu)FPGA的I/O直接連接，顯示模塊通過緩沖器與動態(tài)部分可重構(gòu)FPGA的I/O連接。
[0009]根據(jù)本發(fā)明優(yōu)選的，所述的動態(tài)部分可重構(gòu)FPGA模塊包括控制模塊、存儲器模塊和實驗區(qū)模塊?？刂颇K負責(zé)與本地PC(上位機)、遠程PC(上位機)及服務(wù)器的通信和對存儲器模塊與實驗區(qū)模塊的控制；存儲器模塊用于存儲來自上位機的CPU指令、微指令；實驗區(qū)模塊供實驗者自主完成相關(guān)課程的實驗設(shè)計與驗證等。利用本發(fā)明所述實驗裝置進行實驗時，實驗者可以根據(jù)不同實驗的實驗需要對所述控制模塊、存儲器模塊和實驗區(qū)模塊的實驗資源動態(tài)地進行配置，以提高FPGA使用的靈活性和高效性。
[0010]根據(jù)本發(fā)明優(yōu)選的，所述動態(tài)部分可重構(gòu)FPGA采用Xilinx的Virtex_5系列的FPGAo Virtex-5系列的FPGA功能強大，性價比高，支持最新的動態(tài)部分可重構(gòu)的設(shè)計方法。
[0011]動態(tài)部分可重構(gòu)FPGA可以實現(xiàn)FPGA硬件資源的動態(tài)分配，利用本發(fā)明所述實驗裝置進行實驗時，實驗者可以根據(jù)不同實驗的實驗需要對所述控制模塊、存儲器模塊和實驗區(qū)模塊的實驗資源動態(tài)地進行配置。
[0012]根據(jù)本發(fā)明優(yōu)選的，所述時鐘模塊由晶振電路實現(xiàn)，輸入模塊由多個按鍵開關(guān)實現(xiàn)，顯示模塊由多個LED燈和多個數(shù)碼管實現(xiàn)。
[0013]所述動態(tài)部分可重構(gòu)FPGA模塊采用基于EAPR流程的設(shè)計方法?；贓APR流程的設(shè)計方法使的系統(tǒng)的設(shè)計模塊化，減少了各個模塊的相互干擾，提高了系統(tǒng)的穩(wěn)定性，簡化了動態(tài)部分可重構(gòu)設(shè)計的過程。
[0014]本發(fā)明的優(yōu)勢在于:
[0015]1、本發(fā)明所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置通過將傳統(tǒng)設(shè)計方法中的存儲器模塊、單片機模塊集成到了一塊動態(tài)部分可重構(gòu)的FPGA中，使得實驗平臺的硬件電路占用空間減少、連線復(fù)雜度降低，提高了硬件電路的可靠性和穩(wěn)定性。
[0016]2、本發(fā)明所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，可以通過在動態(tài)部分可重構(gòu)FPGA中設(shè)計增加相應(yīng)功能的模塊，很容易的實現(xiàn)對實驗平臺的升級和改進。同時降低了實驗平臺的開發(fā)成本。
[0017]3、本發(fā)明所述動態(tài)部分可重構(gòu)FPGA模塊可以根據(jù)不同實驗的實驗需要，動態(tài)的分配實驗區(qū)模塊的區(qū)域，實現(xiàn)了 FPGA硬件資源的動態(tài)分配，提高了設(shè)計的靈活性和資源利用率。
[0018]4、本發(fā)明所述動態(tài)部分可重構(gòu)FPGA模塊的設(shè)計完全采用硬件設(shè)計的方法實現(xiàn)，設(shè)計復(fù)雜度低，系統(tǒng)運行速度快。
[0019]5、本發(fā)明所述計算機系列課程實驗平臺裝置的硬件電路，結(jié)構(gòu)簡單，實用性強，有利于培養(yǎng)學(xué)生對新技術(shù)的應(yīng)用能力。
【附圖說明】
:
[0020]圖1是傳統(tǒng)的計算機系列課程實驗平臺的硬件電路系統(tǒng)結(jié)構(gòu)圖；
[0021]圖2是本發(fā)明所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置的結(jié)構(gòu)圖；
[0022]圖3是本發(fā)明所述動態(tài)部分可重構(gòu)FPGA內(nèi)部模塊劃分圖；
[0023]圖4是基于EAPR流程進行動態(tài)部分可重構(gòu)FPGA的設(shè)計方法流程圖?！揪唧w實施方式】:
[0024]下面結(jié)合實施例和說明書附圖對本發(fā)明做詳細的說明，但不限于此。
[0025]實施例1、
[0026]基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置包括硬件電路系統(tǒng)和PC ;所述硬件電路系統(tǒng)，包括動態(tài)部分可重構(gòu)FPGA模塊、時鐘模塊、輸入模塊、顯示模塊、通信接口模塊電源模塊和服務(wù)器；所述服務(wù)器分別與遠程PC和動態(tài)部分可重構(gòu)FPGA模塊連接；時鐘模塊與動態(tài)部分可重構(gòu)FPGA模塊連接；所述本地PC通過通信接口模塊與動態(tài)部分可重構(gòu)FPGA模塊連接；所述PC是本地PC ;所述動態(tài)部分可重構(gòu)FPGA模塊通過串口和JTAG方式與本地PC連接。所述輸入模塊為FPGA提供輸入信號；所述顯示模塊用于顯示實驗平臺的運行結(jié)果；所述電源模塊為硬件平臺裝置提供所需電源；時鐘模塊為FPGA提供外部時鐘。
[0027]所述輸入模塊與動態(tài)部分可重構(gòu)FPGA的I/O直接連接，顯示模塊通過緩沖器與動態(tài)部分可重構(gòu)FPGA的I/O連接。
[0028]所述的動態(tài)部分可重構(gòu)FPGA模塊包括控制模塊、存儲器模塊和實驗區(qū)模塊?？刂颇K負責(zé)與本地PC (上位機)、遠程PC (上位機)及服務(wù)器的通信和對存儲器模塊與實驗區(qū)模塊的控制；存儲器模塊用于存儲來自上位機的CPU指令、微指令；實驗區(qū)模塊供實驗者自主完成相關(guān)課程的實驗設(shè)計與驗證等。利用本發(fā)明所述實驗裝置進行實驗時，實驗者可以根據(jù)不同實驗的實驗需要對所述控制模塊、存儲器模塊和實驗區(qū)模塊的實驗資源動態(tài)地進行配置，以提高FPGA使用的靈活性和高效性。
[0029]動態(tài)部分可重構(gòu)FPGA可以實現(xiàn)FPGA硬件資源的動態(tài)分配，利用本發(fā)明所述實驗裝置進行實驗時，實驗者可以根據(jù)不同實驗的實驗需要對所述控制模塊、存儲器模塊和實驗區(qū)模塊的實驗資源動態(tài)地進行配置。
[0030]實施例2、
[0031]如實施例1所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其區(qū)別在于:所述PC是遠程PC ;所述服務(wù)器通過網(wǎng)絡(luò)分別與遠程PC和動態(tài)部分可重構(gòu)FPGA模塊連接。
[0032]實施例3、
[0033]如實施例1或2所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其區(qū)別在于:所述動態(tài)部分可重構(gòu)FPGA采用Xilinx的Virtex-5系列的FPGA。Virtex-5系列的FPGA功能強大，性價比高，支持最新的動態(tài)部分可重構(gòu)的設(shè)計方法。
【主權(quán)項】
1.基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置包括硬件電路系統(tǒng)和PC ;所述硬件電路系統(tǒng)，包括動態(tài)部分可重構(gòu)FPGA模塊、時鐘模塊、輸入模塊、顯示模塊和電源模塊；時鐘模塊、輸入模塊、顯不模塊和PC分別與動態(tài)部分可重構(gòu)FPGA模塊連接。
2.如權(quán)利要求1所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述硬件電路系統(tǒng)還包括通信接口模塊；所述PC通過通信接口模塊與動態(tài)部分可重構(gòu)FPGA模塊連接；所述PC是本地PC或遠程PC。
3.如權(quán)利要求2所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置還包括服務(wù)器；所述動態(tài)部分可重構(gòu)FPGA模塊通過串口和JTAG方式與本地PC連接；所述服務(wù)器通過網(wǎng)絡(luò)分別與遠程PC和動態(tài)部分可重構(gòu)FPGA模塊連接。
4.如權(quán)利要求1所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述輸入模塊與動態(tài)部分可重構(gòu)FPGA的I/O直接連接，顯示模塊通過緩沖器與動態(tài)部分可重構(gòu)FPGA的I/O連接。
5.如權(quán)利要求1所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述動態(tài)部分可重構(gòu)FPGA采用Xilinx的Virtex_5系列的FPGA。
6.如權(quán)利要求1所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述時鐘模塊由晶振電路實現(xiàn)，輸入模塊由多個按鍵開關(guān)實現(xiàn)，顯示模塊由多個LED燈和多個數(shù)碼管實現(xiàn)。
7.如權(quán)利要求1所述的基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其特征在于:所述的動態(tài)部分可重構(gòu)FPGA模塊包括控制模塊、存儲器模塊和實驗區(qū)模塊。
【專利摘要】本發(fā)明涉及基于動態(tài)部分可重構(gòu)FPGA的計算機系列課程實驗平臺裝置，其包括硬件電路系統(tǒng)和PC。硬件電路系統(tǒng)包括動態(tài)部分可重構(gòu)FPGA模塊、時鐘模塊、輸入模塊、顯示模塊、通信接口模塊和電源模塊；動態(tài)部分可重構(gòu)FPGA包括控制模塊、存儲器模塊和實驗區(qū)模塊；時鐘模塊、輸入模塊直接與FPGA的I/O連接；顯示模塊通過緩沖器與FPGA的I/O相連。動態(tài)部分可重構(gòu)FPGA可以在系統(tǒng)工作運行中動態(tài)地改變其中的部分功能，而保證其余部分功能不受影響。本發(fā)明能有效的降低計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗平臺硬件電路的連線復(fù)雜性，節(jié)約占用空間，提高系統(tǒng)的穩(wěn)定性，有利于實驗平臺的改進和升級。
【IPC分類】G09B23-18
【公開號】CN104732849
【申請?zhí)枴緾N201510160308
【發(fā)明人】王祖強, 楊恒, 由蕓, 徐輝, 劉榮興
【申請人】山東大學(xué)
【公開日】2015年6月24日
【申請日】2015年4月7日