通，對Output進行放噪，從而保證了柵極驅(qū)動信號的穩(wěn)定性輸出；
[0116]在輸出階段S2，Input接入低電平，M121關斷，上拉節(jié)點PU的電位繼續(xù)保持高電位，Mll保持開啟狀態(tài)；此時CLK為高電平，上拉節(jié)點PU的電位由于自舉效應(bootstrapping)持續(xù)升高，從而Mll持續(xù)保持開啟狀態(tài)，柵極驅(qū)動信號輸出；PU的電位為高電位，Mlll仍處于開啟狀態(tài)，同時CLKB為低電平，M112處于關斷狀態(tài)，從而M12和M123繼續(xù)關斷；
[0117]在第一放噪階段S3，Reset接入高電平(即為下一級移位寄存器單元輸出的柵極驅(qū)動信號)，使得M122處于導通狀態(tài)，PU的電位被拉低，從而實現(xiàn)關斷Mll與Mlll ;由于CLKB為高電平，CLKB通過Cpd將H)的電位拉高為高電位，M123和M12都處于導通狀態(tài)，同時對PU與Output進行放電；
[0118]在第二放噪階段S4，CLK為高電平，CLKB為低電平，此時I3U的電位為低電位，Ml 11與Ml 12均為關斷狀態(tài)，M122打開，從而使得H)的電位拉為高電位，M12打開，從而實現(xiàn)對Output進行放噪；同時F1D的電位為高電位，Ml23打開，從而實現(xiàn)對F1U進行放噪；上述可使得由CLK產(chǎn)生的耦合噪聲電壓得以消除，從而實現(xiàn)低電平輸出，保證柵極驅(qū)動信號輸出的穩(wěn)定性；
[0119]在下一幀到來之前，該移位寄存器單元一直重復第一放噪階段S3與第二放噪階段S4,不斷對上拉節(jié)點和柵極驅(qū)動信號輸出端Output進行放噪。
[0120]如圖10所示，反向掃描的第η級移位寄存器單元G(n)的第一具體實施例(η為正整數(shù))包括輸入端Input、柵極驅(qū)動信號輸出端Output、復位端Reset、上拉晶體管M11、下拉晶體管M12、下拉節(jié)點控制模塊11、上拉節(jié)點控制模塊12和輸出放噪晶體管M13，其中，
[0121]所述上拉晶體管Mll，柵極與上拉節(jié)點I3U連接，第一極接入第一時鐘信號CLK，第二極與所述柵極驅(qū)動信號輸出端Output連接；
[0122]所述下拉晶體管M12，柵極與下拉節(jié)點H)連接，第一極與所述柵極驅(qū)動信號輸出端連接Output，第二極接入第一低電平VGL ；
[0123]所述下拉節(jié)點控制模塊11包括:
[0124]第一下拉節(jié)點控制晶體管Mill，柵極與所述上拉節(jié)點PU連接，第一極與所述下拉節(jié)點ro連接，第二極接入所述第一低電平VGL ；
[0125]以及，下拉節(jié)點控制電容Cpd，連接于所述下拉節(jié)點ro和輸出所述第二時鐘信號CLKB的第二時鐘信號輸出端之間；
[0126]所述上拉節(jié)點控制模塊12包括第一晶體管Ml21、第二晶體管Ml22、上拉節(jié)點控制晶體管Ml23和存儲電容Cs，其中，
[0127]所述上拉節(jié)點控制晶體管M123，柵極與所述下拉節(jié)點H)連接，第一極接入所述第一低電平VGL，第二極與所述上拉節(jié)點I3U連接；
[0128]所述存儲電容Cs，連接與所述上拉節(jié)點PU和所述柵極驅(qū)動信號輸出端Output之間；
[0129]所述第一晶體管M121，柵極與所述復位端Reset連接，第一極接入所述第二電平VSS，第二極與所述上拉節(jié)點PU連接；
[0130]所述第二晶體管M122，柵極與所述輸入端Input連接，第一極與所述上拉節(jié)點連接，第二極接入所述高電平VDD ；
[0131]所述輸出放噪晶體管M13，柵極接入第二時鐘信號CLKB，第一極與所述柵極驅(qū)動信號輸出端Output連接，第二端接入所述第一低電平VGL，在每一顯示周期的預充電階段和第一放噪階段導通，以對所述柵極驅(qū)動信號輸出端Output進行放噪，使得所述柵極驅(qū)動信號輸出端Output輸出低電平。
[0132]反向掃描的第η級移位寄存器單元G(n)的第一具體實施例與正向掃描的第η級移位寄存器單元G(n)的第一具體實施例對應，并且，如圖10所示的反向掃描的第η級移位寄存器單元G(n)的第一具體實施例的工作時序圖也如圖6所示。
[0133]如圖11所示，反向掃描的第η級移位寄存器單元G(n)的第二具體實施例(η為正整數(shù))在如圖10所示的反向掃描的第η級移位寄存器單元G(n)的第一具體實施例的基礎上增加了一個第二下拉節(jié)點控制晶體管M112 ;
[0134]所述第二下拉節(jié)點控制晶體管M112，柵極接入所述第一時鐘信號CLK，第一極與所述下拉節(jié)點ro連接，第二極接入所述第一時鐘信號clk。
[0135]反向掃描的第η級移位寄存器單元G(n)的第二具體實施例與正向掃描的第η級移位寄存器單元G(n)的第二具體實施例對應，并且，如圖11所示的反向掃描的第η級移位寄存器單元G(n)的第二具體實施例的工作時序圖也如圖8所示。
[0136]如圖12所示，正向掃描的第η級移位寄存器單元G(n)的第三具體實施例(η為正整數(shù))在如圖9所示的第三具體實施例的基礎上減少了輸出放噪晶體管Μ13。
[0137]反向掃描的第η級移位寄存器單元G(n)的第三具體實施例與正向掃描的第η級移位寄存器單元G(n)的第三具體實施例對應，并且，如圖12所示的反向掃描的第η級移位寄存器單元G(n)的第三具體實施例的工作時序圖也如圖8所示。
[0138]由上可知，包括多級以上移位寄存器單元的移位寄存器僅通過一種電路結(jié)構(gòu)即可以實現(xiàn)正向掃描和反向掃描，只需在切換掃描方向時相應改變接入第一晶體管的第一極的信號，以及接入第二晶體管的第二極的信號即可，需要使用晶體管少，功耗低。
[0139]本發(fā)明實施例所述的柵極驅(qū)動電路，包括多級上述的移位寄存器單元，不僅可以實現(xiàn)柵極驅(qū)動的功能，采用的信號線與TFT少，實現(xiàn)了窄邊框設計，同時可以實現(xiàn)雙向掃描，提高了良率，降低了生產(chǎn)成本，增強了柵極移位寄存器的穩(wěn)定性；本發(fā)明充分利用每個元器件實現(xiàn)輸出端無效時，不斷進行降噪，使噪音的干擾降到最低，解決了由CLK引起的耦合電壓問題，提高了良率；同時可以避免TFT本身的閾值電壓的漂移而造成的移位寄存器單元輸出異常與壽命縮短的現(xiàn)象。
[0140]本發(fā)明實施例所述的移位寄存器單元的驅(qū)動方法，應用于上述的移位寄存器單元，所述驅(qū)動方法包括:在每一顯示周期內(nèi)，在正向掃描和反向掃描時:
[0141]在預充電階段，輸入端接入高電平，復位端接入低電平，第一時鐘信號為低電平，第二時鐘信號為高電平，上拉節(jié)點控制模塊控制上拉節(jié)點的電位被拉高為高電位，從而控制上拉晶體管導通，下拉節(jié)點控制模塊控制下拉節(jié)點的電位為低電位，從而控制下拉晶體管關斷，所述輸出放噪晶體管導通，柵極驅(qū)動信號輸出端輸出低電平，所述輸出放噪晶體管；
[0142]在輸出階段，所述輸入端接入低電平。所述復位端接入低電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，上拉節(jié)點控制模塊控制所述上拉節(jié)點的電位被進一步自舉拉高，從而控制所述上拉晶體管保持導通，使得所述柵極驅(qū)動信號輸出端輸出所述第一時鐘信號，下拉節(jié)點控制模塊控制該下拉節(jié)點的電位維持為低電位；
[0143]在第一放噪階段，所述輸入端接入低電平，所述復位端接入高電平，所述第一時鐘信號為低電平，所述第二時鐘信號為高電平，上拉節(jié)點控制模塊控制所述上拉節(jié)點的電位被拉低為低電位，下拉節(jié)點控制模塊控制將所述下拉節(jié)點的電位上拉為高電位，從而控制所述下拉晶體管導通，使得所述柵極驅(qū)動信號輸出端輸出低電平，所述輸出放噪晶體管導通，以對所述柵極驅(qū)動信號輸出端進行放噪，使得所述柵極驅(qū)動信號輸出端輸出低電平；
[0144]在第二放噪階段，所述輸入端接入低電平，所述復位端接入低電平，所述第一時鐘信號為高電平，所述第二時鐘信號為低電平，上拉節(jié)點控制模塊控制所述上拉節(jié)點的電位維持為低電位，從而控制所述上拉晶體管關斷，下拉節(jié)點控制模塊控制將所述下拉節(jié)點的電位下拉為低電位。
[0145]具體的，本發(fā)明實施例所述的移位寄存器單元的驅(qū)動方法還包括:在一顯示周期內(nèi)第二放噪階段結(jié)束后至下一顯示周期開始前，重復所述第一放噪階段和所述第二放噪階段。
[0146]具體的，所述驅(qū)動方法還包括:
[0147]在每一顯示周期的第二放噪階段，下拉節(jié)點控制模塊進一步控制所述下拉節(jié)點的電位拉高為高電位，從而通過所述上拉節(jié)點控制模塊進一步控制所述