輸入端3b，源極為第一輸出單元3的第一輸入端3a，漏極為第一輸出單元3的輸出端3c ；
[0102]電容C連接與第五開關(guān)晶體管T5的柵極與漏極之間。
[0103]具體地，在具體實(shí)施時(shí)，如圖4a所示，第五開關(guān)晶體管T5可以為N型晶體管，或者如圖4b所示，第五開關(guān)晶體管T5也可以為P型晶體管，在此不作限定。
[0104]以上僅是舉例說明移位寄存器單元中第一輸出單元的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一輸出單元的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0105]較佳地，在具體實(shí)施時(shí)，在發(fā)明實(shí)施例提供的移位寄存器單元中，如圖4a和圖4b所示，第二輸出單元4具體可以包括:第六開關(guān)晶體管T6和第七開關(guān)晶體管T7 ;其中，
[0106]第六開關(guān)晶體管T6，其柵極為第二輸出單元4的第二輸入端4b，源極為第二輸出單元4的第一輸入端4a，漏極為第二輸出單元4的第一輸出端4c ;
[0107]第七開關(guān)晶體管T7，其柵極為第二輸出單元4的第二輸入端4b，源極為第二輸出單元4的第一輸入端4a，漏極為第二輸出單元4的第二輸出端4d。
[0108]具體地，在具體實(shí)施時(shí)，如圖4a所示，第六開關(guān)晶體管T6和第七開關(guān)晶體管T7可以為N型晶體管，或者如圖4b所示，第六開關(guān)晶體管T6和第七開關(guān)晶體管T7也可以為P型晶體管，在此不作限定。
[0109]以上僅是舉例說明移位寄存器單元中第二輸出單元的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二輸出單元的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0110]較佳地，在具體實(shí)施時(shí)，在發(fā)明實(shí)施例提供的移位寄存器單元中，如圖4a和圖4b所示，控制單元5具體可以包括:第八開關(guān)晶體管T8，第九開關(guān)晶體管T9，第十開關(guān)晶體管TlO和第^^一開關(guān)晶體管Tll ;其中，
[0111]第八開關(guān)晶體管T8，其柵極和第九開關(guān)晶體管T9的柵極相連且均為控制模塊5的輸入端5a，源極分別與第九開關(guān)晶體管T9的源極和第一直流源VGl相連，漏極與第十開關(guān)晶體管TlO的漏極相連且為控制模塊5的輸出端5b ;
[0112]第九開關(guān)晶體管T9的漏極分別與第十開關(guān)晶體管TlO的柵極和第十一開關(guān)晶體管Tll的漏極相連；
[0113]第十開關(guān)晶體管TlO的源極分別與第十一開關(guān)晶體管Tll的源極、第十一開關(guān)晶體管Tll的柵極、以及第四直流源VG4相連。
[0114]在具體實(shí)施時(shí)，在具體實(shí)施時(shí)，當(dāng)?shù)谝浑娢粸楦唠娢?，第二電位為低電位時(shí)，第四直流源的電壓為高電位電壓；當(dāng)?shù)谝浑娢粸榈碗娢唬诙娢粸楦唠娢粫r(shí)，第四直流源的電壓為低電位電壓。
[0115]具體地，在具體實(shí)施時(shí)，如圖4a所示，第八開關(guān)晶體管T8、第九開關(guān)晶體管T9、第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll可以為N型晶體管，或者如圖4b所示，第八開關(guān)晶體管T8、第九開關(guān)晶體管T9、第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll也可以為P型晶體管，在此不作限定。
[0116]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖5a和圖5b所示，第二直流源VG2為第四直流源VG4，即第二直流源VG2與第四直流源VG4接同一電源端。
[0117]以上僅是舉例說明移位寄存器單元中控制單元的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，控制單元的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。
[0118]較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，開關(guān)晶體管一般均采用相同材質(zhì)的晶體管，在具體實(shí)施時(shí)，為了簡(jiǎn)化制作工藝，所有開關(guān)晶體管即上述第一至第十一開關(guān)晶體管均采用P型晶體管或N型晶體管。當(dāng)?shù)谝恢恋谑婚_關(guān)晶體管均為N型晶體管時(shí)，第一電位為高電位，第二電位為低電位，且在正向掃描時(shí)，第一參考電壓為高電位電壓，第二參考電壓為低電位電壓，在反向掃描時(shí)，第一參考電壓為低電位電壓，第二參考電壓為高電位電壓。當(dāng)?shù)谝恢恋谑婚_關(guān)晶體管均為P型晶體管時(shí)，第一電位為低電位，第二電位為高電位，第一參考電壓為低電位電壓，第二參考電壓為高電位電壓；在反向掃描時(shí)，第一參考電壓為高電位電壓，第二參考電壓為低電位電壓。
[0119]需要說明的是本發(fā)明上述實(shí)施例中提到的開關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal OxideSemiconductor)，在此不做限定。在具體實(shí)施中，這些開關(guān)晶體管的源極和漏極根據(jù)晶體管類型以及輸入信號(hào)的不同，其功能可以互換，在此不做具體區(qū)分。
[0120]下面分別以圖5a和圖5b所示的移位寄存器單元為例，對(duì)其工作過程作以詳細(xì)的描述。下述描述中以I表示高電位信號(hào)，O表示低電位信號(hào)。
[0121]實(shí)例一:
[0122]在圖5a所示的移位寄存器單元中，所有晶體管均為N型晶體管，各N型晶體管在高電位作用下截止，在低電位作用下導(dǎo)通；正向掃描時(shí)，第一電位為高電位，第二電位為低電位，第一參考電壓和第二直流源的電壓為高電位電壓，第二參考電壓和第一直流源的電壓為低電位電壓，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖6a所不。具體地，選取如圖6a所不的輸入輸出時(shí)序圖中的T1、T2、T3和Τ4四個(gè)階段。
[0123]在Tl 階段，Input = 1，CLK = 0，Reset = 0，Charge = O。由于第二直流源 VG2的電壓為高電位，因此剛開始時(shí)第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll導(dǎo)通。由于Input = I，第三開關(guān)晶體管T3導(dǎo)通，高電位的第一參考電壓Vrefl通過第三開關(guān)晶體管T3傳輸給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位，第八開關(guān)晶體管T8和第九開關(guān)晶體管T9導(dǎo)通，從而使第十開關(guān)晶體管TlO截止，第二節(jié)點(diǎn)B的電位為低電位，并且由于第一節(jié)點(diǎn)A的電位為高電位，電容C開始充電，第五開關(guān)晶體管T5導(dǎo)通，低電位的時(shí)鐘信號(hào)CLK通過第五開關(guān)晶體管T5輸出給柵極信號(hào)輸出端Output，因此，柵極信號(hào)輸出端Output輸出輸出低電位信號(hào)。
[0124]在T2 階段，Input = 0，CLK = 1，Reset = 0，Charge = O。由于 CLK = 1，根據(jù)電容的作用，第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，第八開關(guān)晶體管T8和第九開關(guān)晶體管T9導(dǎo)通，從而使第十開關(guān)晶體管TlO截止，第二節(jié)點(diǎn)B的電位為低電位，并且由于第一節(jié)點(diǎn)A的電位為高電位，第五開關(guān)晶體管T5導(dǎo)通，高電位的時(shí)鐘信號(hào)CLK通過第五開關(guān)晶體管T5的漏極輸出給柵極信號(hào)輸出端Output，因此，柵極信號(hào)輸出端Output輸出輸出高電位信號(hào)。并且，由于第五開關(guān)晶體管T5的漏極的電位為高電位，因此第一開關(guān)晶體管Tl導(dǎo)通，高電位的第二直流源VG2的電壓通過第一開關(guān)晶體管傳輸給柵極信號(hào)輸出端Output，從而有效減小柵極信號(hào)輸出端輸出的信號(hào)的失真。
[0125]在T3 階段，Input = 0，CLK = 0，Reset = 1，Charge = O。由于 Reset = 1，第四開關(guān)晶體管T4導(dǎo)通，低電位的第二參考電壓Vref2通過第四開關(guān)晶體管T4傳輸給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位變?yōu)榈碗娢弧Ｓ捎诘诙绷髟碫G2的電壓為高電位，因此第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll導(dǎo)通，第二節(jié)點(diǎn)B的電位為高電位，第六開關(guān)晶體管T6和第七開關(guān)晶體管T7導(dǎo)通，低電位的第一直流源VGl分別通過第六開關(guān)晶體管T6和第七開關(guān)晶體管T7傳輸給第一節(jié)點(diǎn)A和柵極信號(hào)輸出端Output，從而對(duì)第一節(jié)點(diǎn)A和柵極信號(hào)輸出端Output進(jìn)行放噪，因此，柵極信號(hào)輸出端Output輸出輸出低電位信號(hào)。
[0126]在T4 階段，Input = 0，CLK = O 或 CLK = 1，Reset = 0，Charge = O。由于第二直流源VG2的電壓為高電位，因此第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll導(dǎo)通，第二節(jié)點(diǎn)B的電位為高電位，第六開關(guān)晶體管T6和第七開關(guān)晶體管T7導(dǎo)通，低電位的第一直流源VGl分別通過第六開關(guān)晶體管T6和第七開關(guān)晶體管T7傳輸給第一節(jié)點(diǎn)A和柵極信號(hào)輸出端Output，從而對(duì)第一節(jié)點(diǎn)A和柵極信號(hào)輸出端Output進(jìn)行放噪，因此，柵極信號(hào)輸出端Output輸出輸出低電位信號(hào)。
[0127]一直保持T4階段到下一幀到來，第一節(jié)點(diǎn)A的電位一直為低電電位，第二節(jié)點(diǎn)B點(diǎn)的電位一直為高電位，信號(hào)輸出端Output始終輸出低電位信號(hào)，從而降低了上述移位寄存器單元的信號(hào)輸出端Output輸出的信號(hào)的噪聲。并且，上述移位寄存器單元還可以減小柵極信號(hào)輸出端輸出的信號(hào)的失真，有效改善高分辨率產(chǎn)品充電不足的問題。
[0128]實(shí)例二:
[0129]在圖5a所示的移位寄存器單元中，所有晶體管均為N型晶體管，各N型晶體管在高電位作用下截止，在低電位作用下導(dǎo)通；在反向掃描時(shí)，第一電位為高電位，第二電位為低電位，第二參考電壓和第二直流源的電壓為高電位電壓，第一參考電壓和第一直流源的電壓為低電位電壓，對(duì)應(yīng)的輸入輸出時(shí)序圖如圖6b所不。具體地，選取如圖6b所不的輸入輸出時(shí)序圖中的T1、T2、T3和Τ4四個(gè)階段。
[0130]在Tl 階段，Input = 0，CLK = 0，Reset = 1，Charge = O。由于第二直流源 VG2的電壓為高電位，因此剛開始時(shí)第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll導(dǎo)通。由于Reset = I，第四開關(guān)晶體管T4導(dǎo)通，高電位的第二參考電壓Vref2通過第四開關(guān)晶體管T4傳輸給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位，第八開關(guān)晶體管T8和第九開關(guān)晶體管T9導(dǎo)通，從而使第十開關(guān)晶體管TlO截止，第二節(jié)點(diǎn)B的電位為低電位，并且由于第一節(jié)點(diǎn)A的電位為高電位，電容C開始充電，第五開關(guān)晶體管T5導(dǎo)通，低電位的時(shí)鐘信號(hào)CLK通過第五開關(guān)晶體管T5輸出給柵極信號(hào)輸出端Output，因此，柵極信號(hào)輸出端Output輸出輸出低電位信號(hào)。
[0131]在T2 階段，Input = 0，CLK = 1，Reset = 0，Charge = O。由于 CLK= 1，根據(jù)電容的作用，第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，第八開關(guān)晶體管T8和第九開關(guān)晶體管T9導(dǎo)通，從而使第十開關(guān)晶體管TlO截止，第二節(jié)點(diǎn)B的電位為低電位，并且由于第一節(jié)點(diǎn)A的電位為高電位，第五開關(guān)晶體管T5導(dǎo)通，高電位的時(shí)鐘信號(hào)CLK通過第五開關(guān)晶體管T5的漏極輸出給柵極信號(hào)輸出端Output，因此，柵極信號(hào)輸出端Output輸出輸出高電位信號(hào)。并且，由于第五開關(guān)晶體管T5的漏極的電位為高電位，因此第一開關(guān)晶體管Tl導(dǎo)通，高電位的第二直流源VG2的電壓通過第一開關(guān)晶體管傳輸給柵極信號(hào)輸出端Output，從而有效減小柵極信號(hào)輸出端輸出的信號(hào)的失真。
[0132]在T3 階段，Input = 1，CLK = 0，Reset = 0，Charge = O。由于 Input = 1，第三開關(guān)晶體管T3導(dǎo)通，低電位的第一參考電壓Vrefl通過第三開關(guān)晶體管T3傳輸給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位變?yōu)榈碗娢?。由于第二直流源VG2的電壓為高電位，因此第十開關(guān)晶體管TlO和第十一開關(guān)晶體管Tll導(dǎo)通，第二節(jié)點(diǎn)B的電位