移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯不裝置。
【背景技術(shù)】
[0002]在科技發(fā)展日新月異的現(xiàn)今時(shí)代中，液晶顯示器已經(jīng)廣泛地應(yīng)用在電子顯示產(chǎn)品上，如電視機(jī)、計(jì)算機(jī)、手機(jī)及個(gè)人數(shù)字助理等。液晶顯示器包括數(shù)據(jù)驅(qū)動(dòng)電路(SourceDriver)、柵極驅(qū)動(dòng)電路(Gate Driver)及液晶顯示屏等。其中，液晶顯示屏中具有像素陣列，而柵極驅(qū)動(dòng)電路用以依序開(kāi)啟像素陣列中對(duì)應(yīng)的像素行，以將數(shù)據(jù)驅(qū)動(dòng)電路輸出的像素?cái)?shù)據(jù)傳輸至像素，進(jìn)而顯示待顯圖像。目前，柵極驅(qū)動(dòng)電路多被集成于液晶顯示屏內(nèi)部以實(shí)現(xiàn)液晶顯示器件的窄邊框設(shè)計(jì)和節(jié)省IC成本。
[0003]隨著科學(xué)技術(shù)的發(fā)展和消費(fèi)者對(duì)高畫(huà)質(zhì)的需求，顯示屏在朝著大尺寸、高分辨率和高的幀掃描頻率的方向發(fā)展。然而，顯示屏尺寸的增加會(huì)發(fā)生電阻電容的延遲問(wèn)題，從而使得LCD在關(guān)機(jī)時(shí)在畫(huà)面中會(huì)出現(xiàn)殘影現(xiàn)象。而分辨率的提高和幀掃描頻率的增加則會(huì)使得掃描每一像素行的時(shí)間大幅下降，這就意味著在有限的行掃描時(shí)間內(nèi)，柵極驅(qū)動(dòng)電壓不能夠完成對(duì)所選像素行的全部充電。
[0004]目前，一般使用預(yù)充電技術(shù)來(lái)解決大尺寸顯示屏電阻電容的延遲問(wèn)題和實(shí)現(xiàn)對(duì)高分辨率和高幀掃描頻率顯示屏的完全充電。但是，這需要使用多個(gè)時(shí)鐘控制器，并且如果相鄰兩像素行之間的充電時(shí)間不同，導(dǎo)致所需的時(shí)序控制也可能不同，并且柵極驅(qū)動(dòng)電路中移位寄存器的級(jí)聯(lián)關(guān)系也不同。從而導(dǎo)致柵極驅(qū)動(dòng)技術(shù)在大尺寸、高分辨率和高幀掃描頻率的產(chǎn)品上的應(yīng)用難度增加，生產(chǎn)成本增高，使得該產(chǎn)品不具備競(jìng)爭(zhēng)力。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，用于解決現(xiàn)有的柵極驅(qū)動(dòng)電路在大尺寸、高分辨率和高幀掃描頻率的產(chǎn)品上的應(yīng)用難度大、生產(chǎn)成本高的問(wèn)題。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種移位寄存器，包括:
[0007]與上拉節(jié)點(diǎn)、輸入信號(hào)端、復(fù)位信號(hào)端、第一時(shí)鐘信號(hào)端、低電平電源端相連接的信號(hào)輸入單元，用于將第一時(shí)鐘信號(hào)端的信號(hào)輸出至所述上拉節(jié)點(diǎn)；
[0008]與所述上拉節(jié)點(diǎn)和所述復(fù)位信號(hào)端相連接的上拉節(jié)點(diǎn)升壓?jiǎn)卧?，用于將所述上拉?jié)點(diǎn)的電壓上拉至高電平；
[0009]與下拉節(jié)點(diǎn)、所述輸入信號(hào)端和所述低電平電源端相連接的下拉節(jié)點(diǎn)降壓?jiǎn)卧糜趯⑺鱿吕?jié)點(diǎn)的電壓下拉至低電平；
[0010]與所述下拉節(jié)點(diǎn)、所述輸入信號(hào)端、所述復(fù)位信號(hào)端、所述第一時(shí)鐘信號(hào)端、所述低電平電源端和高電平電源端相連接的下拉節(jié)點(diǎn)升壓?jiǎn)卧?，用于將所述下拉?jié)點(diǎn)的電壓上拉至高電平；
[0011]與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、低電平電源端相連接上拉節(jié)點(diǎn)降壓?jiǎn)卧?，用于將所述上拉?jié)點(diǎn)的電壓下拉至低電平；
[0012]與所述上拉節(jié)點(diǎn)、所述高電平電源端和輸出信號(hào)端相連接的上拉單元，用于在所述上拉節(jié)點(diǎn)處于高電平時(shí)向所述輸出信號(hào)端輸出高電平的輸出信號(hào)；
[0013]與所述下拉節(jié)點(diǎn)、所述低電平電源端和所述輸出信號(hào)端相連接的下拉單元，用于在所述下拉節(jié)點(diǎn)處于高電平時(shí)向所述輸出信號(hào)端輸出低電平的輸出信號(hào)；
[0014]所述上拉節(jié)點(diǎn)升壓?jiǎn)卧?、所述上拉?jié)點(diǎn)降壓?jiǎn)卧蜕侠瓎卧嘟挥谒錾侠?jié)點(diǎn)，所述下拉節(jié)點(diǎn)升壓?jiǎn)卧?、所述下拉?jié)點(diǎn)降壓?jiǎn)卧拖吕瓎卧嘟挥谒鱿吕?jié)點(diǎn)。
[0015]可選地，所述信號(hào)輸入單元包括:第一負(fù)載子單元、第二晶體管和第三晶體管；
[0016]所述第一負(fù)載子單元的一端與所述輸入信號(hào)端連接，所述第一負(fù)載子單元的另一端與所述第二晶體管的控制極和所述第三晶體管的第二極連接；
[0017]所述第二晶體管的第一極與所述第一時(shí)鐘信號(hào)端連接，所述第二晶體管的第二極與所述上拉節(jié)點(diǎn)連接；
[0018]所述第三晶體管的控制極與所述復(fù)位信號(hào)端連接，所述第三晶體管的第一極與所述低電平電源端連接，所述第三晶體管的第二極與所述第二晶體管的控制極連接。
[0019]可選地，所述第一負(fù)載子單元包括:第一晶體管；
[0020]所述第一晶體管的控制極與所述第一晶體管的第一極和所述輸入信號(hào)端連接，所述第一晶體管的第二極與所述第二晶體管的控制極和所述第三晶體管的第二極連接。
[0021]可選地，所述上拉節(jié)點(diǎn)升壓?jiǎn)卧?電容；
[0022]所述電容的第一端與所述復(fù)位信號(hào)端連接，所述電容的第二端與所述上拉節(jié)點(diǎn)連接。
[0023]可選地，所述下拉節(jié)點(diǎn)降壓?jiǎn)卧?第十晶體管；
[0024]所述第十晶體管的控制極與所述輸入信號(hào)端連接，所述第十晶體管的第一極與所述低電平電源端連接，所述第十晶體管的第二極與所述下拉節(jié)點(diǎn)連接。
[0025]可選地，所述下拉節(jié)點(diǎn)升壓?jiǎn)卧?第二負(fù)載子單元、第五晶體管、第六晶體管、第七晶體管、第九晶體管、第十一晶體管、第三負(fù)載子單元、第十三晶體管和第十四晶體管；
[0026]第二負(fù)載子單元的一端與所述高電平電源端連接，所述第二負(fù)載子單元的另一端與所述第五晶體管的第二極、所述第六晶體管的控制極和所述第十一晶體管的第一極連接;
[0027]所述第五晶體管的控制極與所述輸入信號(hào)端連接，所述第五晶體管的第一極與所述低電平電源端連接，所述第五晶體管的第二極與所述第六晶體管的控制極連接；
[0028]所述第六晶體管的第一極與所述復(fù)位信號(hào)端連接，所述第五晶體管的第二極與所述第九晶體管的控制極和所述第十三晶體管的控制極連接；
[0029]所述第七晶體管的控制極與所述輸入信號(hào)端連接，所述第七晶體管的第一極與所述低電平電源端連接，所述第七晶體管的第二極與所述第九晶體管的控制極和所述第十三晶體管的控制極連接；
[0030]所述第九晶體管的第一極與所述第一時(shí)鐘信號(hào)端連接，所述第九晶體管的第二極與所述下拉節(jié)點(diǎn)連接；
[0031]所述第十一晶體管的控制極與所述輸入信號(hào)端連接，所述第十一晶體管的第二極與所述第十四晶體管的控制極連接；
[0032]所述第三負(fù)載子單元的一端與所述高電平電源端連接，所述第三負(fù)載子單元的另一端與所述第十一晶體管的第二極、所述第十三晶體管的第二極和所述第十四晶體管的控制極連接；
[0033]所述第十三晶體管的第一極與所述低電平電源端連接，所述第十三晶體管的第二極與所述第十四晶體管的控制極連接；
[0034]所述第十四晶體管的第一極與第二時(shí)鐘信號(hào)端或所述高電平電源端連接，所述第十四晶體管的第二極與所述下拉節(jié)點(diǎn)連接；
[0035]其中，當(dāng)所述第十四晶體管的第一極與所述第二時(shí)鐘信號(hào)端連接時(shí)，所述第二時(shí)鐘信號(hào)端輸出的信號(hào)與所述第一時(shí)鐘信號(hào)端輸出的信號(hào)相反。
[0036]可選地，所述第二負(fù)載子單元包括:第四晶體管；
[0037]所述第四晶體管的控制極與所述第四晶體管的第一極和所述高電平電源端連接，所述第四晶體管的第二極與所述第五晶體管的第二極、所述第六晶體管的控制極和所述第十一晶體管的第一極連接。
[0038]可選地，所述第三負(fù)載子單元包括:第十二晶體管；
[0039]所述第十二晶體管的控制極與所述第十二晶體管的第一極和所述高電平電源端連接，所述第十二晶體管的第二極與所述第十一晶體管的第二極、所述第十三晶體管的第二極和所述第十四晶體管的控制極連接。
[0040]可選地，所述上拉節(jié)點(diǎn)降壓?jiǎn)卧?第八晶體管；
[0041]所述第八晶體管的控制極與所述下拉節(jié)點(diǎn)連接，所述第八晶體管的第一極與所述低電平電源端連接，所述第八晶體管的第二極與所述上拉節(jié)點(diǎn)連接。
[0042]可選地，所述上拉單元包括:第十五晶體管；
[0043]所述第十五晶體管的控制極與所述上拉節(jié)點(diǎn)連接，所述第十五晶體管的第一極與所述高電平電源端連接，所述第十五晶體管的第二極與所述輸出信號(hào)端連接。
[0044]可選地，所述下拉單元包括:第十六晶體管；
[0045]所述第十六晶體管的控制極與所述下拉節(jié)點(diǎn)連接，所述第十六晶體管的第一極與所述低電平電源端連接，所述第十六晶體管的第二極與所述輸出信號(hào)端連接。
[0046]可選地，所有晶體管均為N型晶體管。
[0047]為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)上述的移位寄存器，除第一級(jí)移位寄存器和最后一級(jí)移位寄存器之外，每一級(jí)移位寄存器的輸入信號(hào)端與上一級(jí)移位寄存器的輸出信號(hào)端相連，每一級(jí)移位寄存器的復(fù)位信號(hào)端與下一級(jí)移位寄存器電路的輸出信號(hào)端相連。
[0048]所述柵極驅(qū)動(dòng)電路順序地輸出各級(jí)移位寄存器的輸出信號(hào)端輸出的柵極驅(qū)動(dòng)信號(hào)。
[0049]為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括至少一個(gè)上述的柵極驅(qū)動(dòng)電路。
[0050]可選地，所述柵極驅(qū)動(dòng)電路為兩個(gè)，且分別位于所述顯示裝置的顯示區(qū)域的兩側(cè)。
[0051]可選地，位于所述顯示區(qū)域兩側(cè)的所述柵極驅(qū)動(dòng)電路同時(shí)向所述顯示裝置上顯示區(qū)域的柵極掃描線(xiàn)輸出相同的柵極驅(qū)動(dòng)信號(hào)。
[0052]可選地，所述顯示區(qū)域一側(cè)的所述柵極驅(qū)動(dòng)電路依次向所述顯示裝置上顯示區(qū)域的奇數(shù)行的柵極掃描線(xiàn)輸出柵極驅(qū)動(dòng)信號(hào)；
[0053]所述顯示區(qū)域另一側(cè)的所述柵極驅(qū)動(dòng)電路依次向所述顯示裝置上顯示區(qū)域的偶數(shù)行的柵極掃描線(xiàn)輸出柵極驅(qū)動(dòng)信號(hào)。
[0054]為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種移位寄存器的驅(qū)動(dòng)方法，所述移位寄存器采用上述的移位寄存器，所述移位寄存器的驅(qū)動(dòng)方法包括:
[0055]第一階段，所述輸入信號(hào)端輸出高電平，所述第一時(shí)鐘信號(hào)端輸出低電平，所述復(fù)位信號(hào)端輸出低電平，所述信號(hào)輸入單元向所述上拉節(jié)點(diǎn)輸出低電平，所述上拉節(jié)點(diǎn)的電壓維持低電平，所述下拉節(jié)點(diǎn)降壓?jiǎn)卧敵龅碗娖?，所述下拉?jié)點(diǎn)的電壓維持低電平，所述上拉單元關(guān)閉和所述下拉單元均關(guān)閉，所述輸出信號(hào)端的電壓維持低電平；
[0056]第二階段，所述輸入信號(hào)端輸出高電平，所述第一時(shí)鐘信號(hào)輸出高電平，所述復(fù)位信號(hào)端輸出低電平，所述信號(hào)輸入單元向所述上拉節(jié)點(diǎn)輸出高電平，所述上拉節(jié)點(diǎn)的電壓預(yù)充電至高電平，所述下拉節(jié)點(diǎn)降壓?jiǎn)卧敵龅碗娖?，所述下拉?jié)點(diǎn)的電壓維持低電平，所述上拉單元開(kāi)啟，所述下拉