柵極驅(qū)動(dòng)單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種柵極驅(qū)動(dòng)單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，液晶顯示面板(Liquid Crystal Display，簡(jiǎn)稱LCD)的柵線驅(qū)動(dòng)信號(hào)是由驅(qū)動(dòng)芯片(Driver IC)提供的，其可以使用GOA(Gate On Array，陣列基板行驅(qū)動(dòng))結(jié)構(gòu)對(duì)柵極進(jìn)行掃描，通過(guò)時(shí)序控制器Tcon的MLG (Multi Level Gate，多階掃描)功能將矩形波形移位作為柵極驅(qū)動(dòng)信號(hào)提供給顯示屏柵線。
[0003]在目前的GOA結(jié)構(gòu)中，當(dāng)某一行像素單元掃描完成后，選通該行像素單元的柵線上的柵極驅(qū)動(dòng)信號(hào)電位反轉(zhuǎn)，即從高電位跳變?yōu)榈碗娢换蛘邚牡碗娢惶優(yōu)楦唠娢?，在跳變瞬間柵極驅(qū)動(dòng)電路通過(guò)柵線施加給與其對(duì)應(yīng)的像素單元的輸出信號(hào)將產(chǎn)生電壓升或電壓降，進(jìn)而引起像素單元的跳變電壓，該跳變電壓與柵極電壓降成一定的正比關(guān)系。
[0004]像素電壓的準(zhǔn)確性和對(duì)稱性至關(guān)重要，影響像素電壓準(zhǔn)確性的重要因素之一就是柵極驅(qū)動(dòng)電路提供的輸出信號(hào)的電壓降對(duì)像素單元耦合而產(chǎn)生的跳變電壓。而柵極驅(qū)動(dòng)電路輸出信號(hào)的電壓降較大，勢(shì)必造成像素單元的跳變電壓大。減小柵極電壓降的方法，目前采用的方式是在陣列基板的外圍驅(qū)動(dòng)IC電路通過(guò)時(shí)序進(jìn)行電荷分享，達(dá)到電壓降低的效果，從而在對(duì)像素單元充電影響不大的前提下降低柵極電壓降的值。
[0005]但是，上述電荷分享方式并不適用于GOA結(jié)構(gòu)，對(duì)于GOA結(jié)構(gòu)的電荷分享結(jié)構(gòu)有待做進(jìn)一步研宄。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在的上述不足，提供一種柵極驅(qū)動(dòng)單元及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，該柵極驅(qū)動(dòng)單元具有較小的柵極電壓降，從而保證像素單元具有較小的跳變電壓，因此能提供更準(zhǔn)確、對(duì)稱性更好的像素電壓。
[0007]解決本發(fā)明技術(shù)問(wèn)題所采用的技術(shù)方案是該柵極驅(qū)動(dòng)單元，用于為柵線提供柵極驅(qū)動(dòng)信號(hào)，包括驅(qū)動(dòng)信號(hào)輸出單元，還包括輸出補(bǔ)償單元，所述驅(qū)動(dòng)信號(hào)輸出單元和所述輸出補(bǔ)償單元分別連接于負(fù)載的兩個(gè)輸入端，所述輸出補(bǔ)償單元用于對(duì)所述驅(qū)動(dòng)信號(hào)輸出單元輸出的柵極驅(qū)動(dòng)信號(hào)的電平跳變進(jìn)行補(bǔ)償。
[0008]優(yōu)選的是，所述驅(qū)動(dòng)信號(hào)輸出單元包括輸入模塊、下拉控制模塊、下拉模塊、復(fù)位模塊和輸出模塊，其中:
[0009]所述輸入模塊，分別連接上拉點(diǎn)和輸入信號(hào)端，用于將所述上拉點(diǎn)的電壓上拉為高電平，所述上拉點(diǎn)為所述輸入模塊與輸出模塊之間的連接點(diǎn)；
[0010]所述輸出模塊，分別連接所述上拉點(diǎn)、第一時(shí)鐘信號(hào)端和負(fù)載的第一輸入端，用于在第一時(shí)鐘信號(hào)和所述上拉點(diǎn)的控制下向所述負(fù)載輸出柵極驅(qū)動(dòng)信號(hào)；
[0011]所述下拉控制模塊，分別連接下拉點(diǎn)、第二時(shí)鐘信號(hào)端，用于在第二時(shí)鐘信號(hào)的控制下將所述下拉點(diǎn)的電壓預(yù)置為高電平，所述下拉點(diǎn)為所述下拉控制模塊與所述下拉模塊之間的連接點(diǎn)；
[0012]所述下拉模塊，分別連接輸入信號(hào)端、所述上拉點(diǎn)、所述下拉點(diǎn)、所述第二時(shí)鐘信號(hào)端、參考電壓端和所述輸出模塊，用于將所述上拉點(diǎn)和所述輸出模塊連接于負(fù)載的第一輸入端的電壓分別下拉為低電平；
[0013]所述復(fù)位模塊，分別連接重置信號(hào)端、所述上拉點(diǎn)、所述下拉點(diǎn)和參考電壓端，用于在復(fù)位信號(hào)的控制下復(fù)位所述下拉模塊的信號(hào)；
[0014]所述輸出補(bǔ)償單元，分別連接補(bǔ)償控制信號(hào)端、參考電壓端和負(fù)載的第二輸入端，用于使得所述輸入模塊向所述負(fù)載輸出的柵極驅(qū)動(dòng)信號(hào)相對(duì)第一時(shí)鐘信號(hào)的電平跳變提前跳變。
[0015]優(yōu)選的是，所述輸出補(bǔ)償單元包括第八晶體管，所述第八晶體管的柵極連接所述補(bǔ)償控制信號(hào)端，第一極連接所述參考電壓端，第二極連接所述負(fù)載的第二輸入端。
[0016]優(yōu)選的是，所述輸入模塊包括第一晶體管，其柵極和第一極與所述輸入信號(hào)端連接，其第二極連接所述上拉點(diǎn)。
[0017]優(yōu)選的是，所述輸出模塊包括第四晶體管和第一電容，所述第四晶體管的柵極連接所述上拉點(diǎn)，第一極連接所述第一時(shí)鐘信號(hào)端，第二極連接所述負(fù)載的第一輸入端；
[0018]所述第一電容的第一端連接所述上拉點(diǎn)，第二端連接所述負(fù)載的第一輸入端。
[0019]優(yōu)選的是，所述下拉控制模塊包括第九晶體管，其柵極和第一極分別連接所述第二時(shí)鐘信號(hào)端，第二極連接所述下拉點(diǎn)。
[0020]優(yōu)選的是，所述下拉模塊包括第三晶體管、第五晶體管、第七晶體管和第十晶體管，其中:
[0021]所述第五晶體管，其柵極連接所述第二時(shí)鐘信號(hào)端，第一極連接所述上拉點(diǎn)，第二極連接所述輸入信號(hào)端；
[0022]所述第三晶體管，其柵極連接所述下拉點(diǎn)，第一極連接所述負(fù)載的第一輸入端，第二極連接所述參考電壓端；
[0023]所述第七晶體管，其柵極連接所述下拉點(diǎn)，第一極連接所述參考電壓端，第二極連接所述上拉點(diǎn)；
[0024]所述第十晶體管，其柵極連接所述第二時(shí)鐘信號(hào)端，第一極連接所述負(fù)載的第一輸入端，第二極連接所述參考電壓端。
[0025]優(yōu)選的是，所述復(fù)位模塊包括第二晶體管、第六晶體管和第十一晶體管，其中:
[0026]所述第二晶體管，其柵極連接所述重置信號(hào)端，第一極連接所述參考電壓端，第二極連接所述負(fù)載的第一輸入端；
[0027]所述第六晶體管，其柵極連接所述重置信號(hào)端，第一極連接所述上拉點(diǎn)，第二極連接所述參考電壓端；
[0028]所述第十一晶體管，其柵極連接所述上拉點(diǎn)，第一極連接所述下拉點(diǎn)，第二極連接所述參考電壓端。
[0029]優(yōu)選的是，所述第一晶體管至所述第十一晶體管均為P型晶體管；
[0030]或者，
[0031]所述第一晶體管至所述第十一晶體管均為N型晶體管。
[0032]一種柵極驅(qū)動(dòng)電路，包括上述的柵極驅(qū)動(dòng)單元，多個(gè)所述柵極驅(qū)動(dòng)單元級(jí)聯(lián)連接，每一所述柵極驅(qū)動(dòng)單元為一條柵線提供柵極驅(qū)動(dòng)信號(hào)。
[0033]一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路。
[0034]一種上述的柵極驅(qū)動(dòng)單元的驅(qū)動(dòng)方法，其特征在于，包括輸入階段、下拉控制階段、下拉階段、電壓輸出階段和復(fù)位階段，其中:
[0035]在輸入階段:輸入模塊接收前一行柵線的柵極驅(qū)動(dòng)單元的輸出模塊的輸出信號(hào)作為輸入信號(hào)，并將輸入信號(hào)存儲(chǔ)在上拉點(diǎn)；
[0036]在下拉控制階段:在第二時(shí)鐘信號(hào)的控制下，將下拉控制模塊中的下拉點(diǎn)的電壓預(yù)置為高電平；
[0037]在下拉階段:在第二時(shí)鐘信號(hào)的控制下，拉高上拉點(diǎn)和負(fù)載第一輸入端的電壓；
[0038]在電壓輸出階段:在第一時(shí)鐘信號(hào)的作用下，向負(fù)載輸出柵極驅(qū)動(dòng)信號(hào)；以及，在補(bǔ)償控制信號(hào)的作用下，向負(fù)載輸出柵極驅(qū)動(dòng)信號(hào)的電平跳變補(bǔ)償信號(hào)；
[0039]在復(fù)位階段:以下一行柵線的柵極驅(qū)動(dòng)單元的輸出模塊的輸出信號(hào)作為重置信號(hào)，重置下拉模塊，拉低上拉點(diǎn)和負(fù)載第一輸入端的電壓。
[0040]優(yōu)選的是，電壓輸出階段包括輸出保持階段和輸出補(bǔ)償階段，其中:
[0041]在輸出保持階段:在第一時(shí)鐘信號(hào)的作用下，向負(fù)載第一輸入端輸入上拉點(diǎn)的電壓，作為柵極驅(qū)動(dòng)信號(hào)；
[0042]在輸出補(bǔ)償階段:在補(bǔ)償控制信號(hào)的作用下，第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)短路，輸出電壓降低，補(bǔ)償柵極驅(qū)動(dòng)信號(hào)。
[0043]優(yōu)選的是，所述補(bǔ)償控制信號(hào)的脈沖頻率為所述第一時(shí)鐘信號(hào)的脈沖頻率的兩倍；并且，其奇數(shù)序數(shù)的所述補(bǔ)償控制信號(hào)的矩形脈沖波超前于所述第一時(shí)鐘信號(hào)且其下降沿與所述第一時(shí)鐘信號(hào)的下降沿重合，偶數(shù)序數(shù)的所述補(bǔ)償控制信號(hào)的矩形脈沖波超前于所述第一時(shí)鐘信號(hào)且其下降沿與所述第一時(shí)鐘信號(hào)的上升沿重合。
[0044]優(yōu)選的是，所述補(bǔ)償控制信號(hào)的矩形脈沖波的有效時(shí)間范圍為1-3 μm。
[0045]優(yōu)選的是，所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)為一對(duì)時(shí)序相同，相位相反的矩形脈沖波，其高低電平各占50%。